KR100249334B1 - Fm 다중 신호의 수신 회로 - Google Patents
Fm 다중 신호의 수신 회로 Download PDFInfo
- Publication number
- KR100249334B1 KR100249334B1 KR1019960001694A KR19960001694A KR100249334B1 KR 100249334 B1 KR100249334 B1 KR 100249334B1 KR 1019960001694 A KR1019960001694 A KR 1019960001694A KR 19960001694 A KR19960001694 A KR 19960001694A KR 100249334 B1 KR100249334 B1 KR 100249334B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- frequency
- circuit
- pll
- digital signal
- Prior art date
Links
- 238000001514 detection method Methods 0.000 claims abstract description 44
- 239000003990 capacitor Substances 0.000 claims abstract description 24
- 238000001228 spectrum Methods 0.000 claims description 8
- 230000010355 oscillation Effects 0.000 claims description 3
- 239000000284 extract Substances 0.000 abstract description 5
- 230000005855 radiation Effects 0.000 abstract description 4
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 16
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 7
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 7
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000005236 sound signal Effects 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 4
- 239000011295 pitch Substances 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/1646—Circuits adapted for the reception of stereophonic signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Circuits Of Receivers In General (AREA)
- Superheterodyne Receivers (AREA)
Abstract
본 발명은 FM 다중 신호의 수신기 내부의 구성에 있어서, 클럭 동작을 행하는 각 구성 블럭에 대하여 각 클럭 신호를 공급하기 위한 발진기를 공용할 수 있는 FM 다중 신호의 수신 회로를 제공하는 것을 목적으로 한다.
선택된 방송국으로부터 송출되어 오는 반송파 신호의 주파수에 따라서 동작하는 PLL 주파수 신서사이저 회로(3)과, 상기 반송파 신호의 주파수 및 상기 PLL 주파수 신서사이저 회로(3)의 출력 신호 주파수를 기초로 얻어진 중간 주파수 신호가 FM 검파된 후에 상기 디지탈 신호의 주파수 대역을 추출하는 스위치드 커패시터 필터(21)과, 상기 스위치드 커패시터 필터(21)에서 얻어진 주파수 대역으로부터 상기 디지탈 신호를 복원하는 지연 검파 회로(42)에 사용되는 클럭 신호 CLK를 작성하기 위한 발진기(4)를 공용할 수 있다. 이에 따라, 코스트를 저감할 수 있고 또한 발진기의 불요 복사 문제도 해결할 수 있다.
Description
제1도는 본 발명의 FM 다중 신호의 수신 회로를 도시하는 블럭도.
제2도는 제1도의 일부 구성의 구체 회로 예를 도시하는 도면.
제3도는 제2도에 사용되는 파형을 도시하는 타임 챠트.
제4도는 제1도의 다른 일부 구성의 구체 예를 도시하는 도면.
제5도는 제1도의 다른 일부 구성의 구체 예를 도시하는 도면.
제6도는 본 발명의 FM 다중 신호의 수신 회로를 도시하는 블럭도.
제7도는 제6도의 일부 구성의 구체 예를 도시하는 도면.
* 도면의 주요부분에 대한 부호의 설명
3 : (제1) PLL 주파수 신서사이저 회로
4 : 발진기 5 : 수정 진동자
21 : 스위치드 커패시터 필터 42 : 지연 검파 회로
45 : 제2 PLL 주파수 신서사이저 회로
52 : 제어 회로
본 발명은 FM 다중 신호의 수신 회로에 관한 것이다.
FM 방송은 현재 스테레오 음성 방송으로서 널리 친숙해져 있지만, 최근에는 스테레오 신호의 주파수 대역보다 높은 주파수 대역에 각종 정보를 부호화한 디지탈 신호를 다중시킨 소위 FM 다중 방송이 일부 방송 개시되고 있다. 이 FM 다중 방송을 수신함으로써 이용자가 받아들이는 서비스로서는, 예를 들면 음성 프로그램과는 독립된 정보(뉴스, 일기 예보, 주가 정보 등), 음성 프로그램의 보완 정보(음악에 맞추어 가사를 표시하는 가라오께 방송, 타이틀명, 아티스트명 등)의 제공이 실현되고 있다. 또, 이후의 서비스로서, 도로 교통 정보를 차량 내 모니터에 표시시키는 시스템 등도 검토되고 있다.
그런데, FM 다중 방송을 수신하는 수신기에는 적어도 선택된 방송국으로부터 송출되어 오는 반송파 신호의 주파수에 동조를 취하는 PLL 주파수 신서사이저 회로와, 상기 반송파 신호의 주파수 및 상기 PLL 주파수 신서사이저 회로의 출력 신호의 주파수를 기초로 얻어진 중간 주파수 신호가 FM 검파된 후에, 상기 디지탈 신호의 주파수 대역을 추출하는 필터 회로와, 상기 필터 회로에서 얻어진 주파수 대역으로부터 상기 디지탈 신호를 복원하는 검파 회로가 내장되어 있다. 그러나, 상기 PLL 주파수 신서사이저 회로, 상기 필터 회로 및 상기 검파 회로는 각각 동작 클럭 입력을 필요로 하는 구조로서, 종래에는 각각의 회로에 대해 클럭 신호를 작성하기 위한 독립된 발진기를 설치했다.
또, 상기 PLL 주파수 신서사이저 회로, 상기 필터 회로 및 상기 검파 회로는 각각 동작 클럭 입력을 필요로 하는 구조로서, 종래에는 상기 PLL 주파수 신서사이저 회로에 사용되는 클럭 신호, 즉 상기 PLL 주파수 신서사이저 회로 내부에 설치된 발진기로부터 발생하는 클럭 신호를 그대로 직접 상기 필터 회로 및 상기 검파회로에 인가하여 공통으로 사용하기도 하였다.
그런데, 전자의 대책의 경우, FM 다중 신호를 수신하는 1개의 수신기에 대해 복수개의 발진기를 필요로 하기 때문에, 수신기의 단가가 높아짐과 아울러, 각 발전기로부터 발생하는 고조파가 불요 복사하게 되어 수신기의 수신 기능이 악화하는 등의 문제가 있었다.
그래서, 본 발명은 FM 다중 신호의 수신기 내부의 구성에서, 클럭 동작을 행하는 각 구성 블럭에 대해 각 클럭 신호를 공급하기 위한 발진기를 공용할 수 있는 FM 다중 신호의 수신 회로를 제공하는 것을 목적으로 한다.
또, 후자의 대책의 경우, 상기 PLL 주파수 신서사이저 회로 내부의 발진기로 부터 출력되는 클럭 신호를 상기 필터 회로 및 상기 검파 회로에 공통 인가하도록 구성하고 있기 때문에, 발진기의 출력 주파수는 상기 필터 회로 및 상기 검파 회로를 동작시킬 수도 있고, 또한 상기 PLL 주파수 신서사이저 회로 내부에서 FM 다중 신호를 송출하도록 사용하는 반송파 신호의 채널 스페이스 주파수도 작성할 수 있는 값으로 선정되어야 한다. 따라서, 발진기와 결합하는 진동자(수정, 세라믹 등)의 고유 진동수가 한정되어 버려, 진동자에 대한 사용자의 선택 폭이 좁아져 버리는 문제가 있었다. 또, 상기 필터 회로 또는 상기 검파 회로에 인가해야 할 클럭 신호의 주파수가 상기 PLL 주파수 신서사이저 회로에서만 본래 필요로 하는 클럭 신호의 주파수보다 높은 경우, 발진기의 출력 주파수를 전자의 클럭 신호의 주파수에 합쳐서 높게 설정하지 않으면 안되며, 이것에 의해 소비 전류가 많아지는 문제도 발생한다.
그래서, 본 발명은 PLL 주파수 신서사이저 회로 내부의 발진기에 결합되는 진동자의 고유 주파수의 선택 폭을 넓힐 수 있는 FM 다중 신호의 수신 회로를 제공하는 것을 목적으로 한다.
먼저, 본 발명은 전자의 문제점을 해결하기 위하여 행해진 것으로, 그 특징으로하는 것은 FM 스페레오 신호의 주파수보다 높은 주파수 스펙트럼의 간극에 각종 정보를 부호화한 디지탈 신호가 다중화된 FM 다중 신호를 수신하고, 이 FM 다중 신호로부터 상기 디지탈 신호를 추출하는 신호 처리를 행하는 FM 다중 신호의 수신 회로에 있어서, 선국된 방송국으로부터 송출되어 오는 반송파 신호의 주파수에 동조를 취하는 PLL 주파수 신서사이저 회로와, 상기 반송파 신호의 주파수 및 상기 PLL 주파수 회로의 출력 신호의 주파수를 기초로 얻어진 중간 주파수 신호가 FM 검파된 후에, 상기 디지탈 신호의 주파수 대역을 추출하는 필터 회로와, 상기 필터 회로로부터 얻어진 주파수 대역으로부터 상기 디지탈 신호를 복원하는 검파 회로에 사용되는 클럭 신호를 작성하기 위한 발진기를 공용한 점이다.
또, 본 발명은 후자의 문제점을 해결하기 위하여 행해진 것으로, 그 특징으로 하는 것은 FM 스테레오 신호의 주파수 대역보다 높은 주파수 스펙트럼의 간극에 각종 정보를 부호화한 디지탈 신호가 다중된 FM 다중 신호를 수신하고, 이 FM 다중 신호로부터 상기 디지탈 신호를 추출하는 신호 처리를 행하는 회로에 있어서, 적어도 선국된 방송국으로부터 송출되어 오는 반송파 신호의 주파수에 동조를 취하는 제1PLL 주파수 신서사이저 회로와, 상기 반송파 신호의 주파수 및 상기 제1PLL주파수 신서사이저 회로의 출력 신호의 주파수를 기초로 얻어진 중간 주파수 신호가 FM 검파된 후에, 상기 디지탈 신호의 주파수 대역을 추출하는 필터 회로와, 상기 필터 회로로부터 얻어진 주파수 대역으로부터 상기 디지탈 신호를 복원하는 검파 회로를 포함하는 FM 다중 신호의 수신 회로에 있어서, 상기 제1PLL 주파수 신서사이저 회로에서 사용되는 제1클럭 신호를 기초로, 상기 필터 회로 및 상기 검파 회로에 사용되는 제2클럭 신호를 발생하는 제2 PLL 주파수 신서사이저 회로와, 선국된 방송국의 반송파 신호에 상기 디지탈 신호가 존재하는지 여부를 검출하고, 상기 디지탈 신호의 존재를 검출한 출력에 기초하여 상기 필터 회로, 상기 검파 회로 및 상기 제2 PLL 주파수 신서사이저 회로를 동작시키는 제어 신호를 구비한 점이다.
본 발명에 의하면, 선국된 방송국으로부터 송출되어 오는 반송파 신호의 주파수에 따라 동작하는 PLL 주파수 신서사이저 회로와, 상기 반송파 신호의 주파수 및 상기 PLL 주파수 신서사이저 회로의 출력 신호의 주파수를 기초로 얻어진 중간 주파수 신호가 FM 검파된 후에 상기 디지탈 신호의 주파수 대역을 추출하는 필터 회로와, 상기 필터 회로로부터 얻어진 주파수 대역으로부터 상기 디지탈 신호를 복원하는 검파 회로에 사용되는 클럭 신호를 작성하기 위한 발진기를 공용할 수 있다. 이것에 비해, 비용을 저감할 수 있고, 또 발진기의 불요 복사의 문제도 해결할 수 있다.
또, 본 발명에 의하면, 제1 PLL 주파수 신서사이저 회로에 사용되는 제1 클럭 신호를 기초로, 필터 회로 및 검파 회로에 사용되는 제2 클럭 신호를 제2 PLL 주파수 신서사이저 회로에 작성하도록 했다. 또, 선국된 방송국의 반송파 신호에 디지탈 신호가 존재하는 것을 검출한 제어 회로의 출력에 기초하여, 필터 회로, 검파회로 및 제2 PLL 주파수 신서사이저 회로를 동작시키도록 했다. 이것에 의해, 제1 PLL 주파수 신서사이저 회로 내부의 발진기에 결합되는 진동자의 고유 주파수의 선국 폭이 넓어지고, 또 필터 회로 및 검파 회로의 클럭 주파수보다 낮은 고유 주파수를 갖는 진동자를 발진기에 결합할 수 있어, 소비 전류를 저감할 수도 있다.
본 발명의 상세한 설명을 도면에 따라 구체적으로 설명한다.
제1도는 본 발명의 FM 다중 신호의 수신 회로의 한 실시예를 도시하는 블럭도이다.
제1도에서, 참조 번호(1)은 FM 방송을 수신하기 위한 안테나이다. 이 안테나(1)에서 수신되는 FM 다중 신호는 반송파 상에 0~15 KHz의 주파수 대역을 갖는 음성 신호(L+R), 19 KHz의 파일럿 신호, 38 KHz를 중심으로 하여 23 KHz ~ 53 KHz의 주파수 대역을 갖는 음성 신호(L-R), 및 76 KHz를 중심으로 65 KHz ~ 87 KHz의 주파수 대역을 갖는 각종 정보를 표시하는 디지탈 신호가 중첩된 상태로 되어 있다. 참조 번호(2)는 증폭기로, 안테나(1)에서 수신된 미약한 FM 다중 신호를 증폭하는 것이다.
참조 번호(3)은 PLL 주파수 신서사이저 회로로, 라디오의 청취자가 선국한 라디오 방송국으로부터 송출되는 반송파 주파수에 따라 동작하는 것이다. 이하, 이 PLL 주파수 신서사이저 회로(3)의 내부 구성에 대해 설명한다. 참조 번호(4)는 발진기로서 예를 들면 수정 진동자(5)와 접속되어 발진 동작을 행하는 것으로, 본 실시예에서는 7.2 MHz의 클럭 신호 CLK를 발생하는 것이다. 참조 번호(6)은 기준 주파수 분주기로서 클럭 신호 CLK를 720 분주하여 100 KHz의 기준 주파수 신호 fr을 작성하는 것이다. 또, 기준 주파수 fr이 100 KHz인 이유는 FM 라디오 방송국에 공급되는 채널 스페이스, 즉 반송파 주파수의 최소 간격이 100 KHz로 설정되어 있는 것에 기인한다. 참조 번호(7)은 프로그램 가능한 분주기로서 선국된 라디오 방송국의 반송파 주파수에 따라 분주수가 가변되는 것으로, 기준 주파수 신호 fr(= 100 KHz)와 동등한 가변 주파수 신호 fp를 출력하는 것이다. 참조 번호(8)은 위상 비교기로, 기준 주파수 신호 fr 및 가변 주파수 신호 fp의 상대적 위상 관계를 비교하여 비교 신호 PD를 출력하는 것이다. 구체적으로는 가변 주파수 신호 fp의 위상이 기준 주파수 신호 fr의 위상보다 지연되어 있는 경우, 위상 비교기(8)에서는 위상 지연 시간에 대응하는 폭의 부 펄스가 출력되고, 또 가변 주파수 신호 fp의 위상이 기준 주파수 신호 fr의 위상보다 진행되어 있는 경우, 위상 비교기(8)에서는 위상 진행 시간에 대응하는 폭의 정(+) 펄스가 출력된다. 참조 번호(9)는 저역 필터로서 비교 신호 PD를 적분하여 아날로그 신호를 발생하는 것이다. 참조 번호(10)은 전압 제어 발진기 VCO이며 상기 아날로그 신호의 값에 따른 주파수 신호 fvco를 발생하는 것이다. 이 주파수 신호 fvco는 증폭기(11)을 통해 프로그램 가능한 분주기(7)로 궤환된다. 여기에서, 가변 주파수 신호 fp는 기준 주파수 신호 fr과 위상이 로크된 상태에 있고, 그 때문에, 양쪽 신호 fp 및 fr의 주파수는 동일하게 되어 있다. 즉, 주파수 신호 fvco는 기준 주파수 신호 fr 및 프로그램 가능한 분주기(7)의 분주수의 곱과 동일해 진다. 이 분주수는 선국된 라디오 방송국의 반송파 주파수에 대응하고 있기 때문에, 주파수 신호 fvco는 각 FM 라디오 방송국에 1대1로 대응한 값이 된다. 이상이 PLL 주파수 신서사이저 회로(3)의 구성이다.
참조 번호(12)는 믹서이며 안테나(1)에 도래한 복수의 FM 신호 frf와 주파수 신호 fvco와의 차를 출력하는 것이다. 참조 번호(13)은 밴드 패스 필터로서 믹서(12)에서 출력된 주파수 대역으로부터 10.7 MHz의 주파수만을 추출하는 것이다. 즉, 10.7 MHz와 주파수 신호 Fvco를 가산한 주파수가 시청자에게서 선국된 FM 라디오 방송국의 반송파 주파수이고, 해당 FM 라디오 방송국이 선국된 것이 판별된다. 참조 번호(14)는 FM 검파 회로로서 10.7 MHz의 반송파에 중첩된 스테레오 신호 (L-R)(L+R) 및 디지탈 신호 등의 주파수를 전압 변환하는 것이다. 즉, 여러가지 음정을 표시하는 주파수를 갖는 상기 스테레오 신호 및 디지탈 신호는 10.7 MHz의 반송파 주파수를 중심으로 ±75 KHz의 범위에서 변화하고 있고, 이 변화가 음량을 표시한다. 이 음량에 대응하는 주파수가 전압으로 변환된다.
참조 번호(15)는 저역 필터이며 FM 검파 회로(14)에서 얻어지는 주파수 스펙트럼으로부터 음성 신호 (L-R)(L+R)이 존재하는 주파수 대역을 추출하는 것이다. 참조 번호(16)은 멀티플렉서로서 음성 신호 (L-R)(L+R)을 기초로 우측의 음성 신호 R 및 좌측의 음성 신호 L을 만들어 내는 것이다. 이 멀티플렉서(16)로부터 얻어진 음성 신호 R 및 L은 각각 증폭기(17)(18)을 통해 스피커(19)(20)에서 방음된다.
참조 번호(21)은 스위치드 커패시터 필터 SCF로서 FM 검파된 FM 다중 신호의 주파수 스펙트럼 중에서 각종 정보를 포함하는 디지탈 신호가 다중되어 있는 주파수 대역을 추출하는 소위 밴드 패스 필터 기능을 갖는 것이다. 이 스위치드 커패시터 필터(21)의 구체 회로에 대해 제2도를 이용하여 설명한다. 또, 제2도에서, IN은 FM 검파 회로(14)의 출력이고, OUT는 후술하는 슬라이스 회로의 입력이 된다.
제2도에서, 참조 번호(22)는 연산 증폭기로서 -(반전 입력) 단자는 콘덴서( 23)을 통해 FM 검파 회로(14)의 출력과 접속됨과 동시에 콘덴서(24)를 통해 그 자체의 출력 단자와도 접속되어 있다. 또한, 연산 증폭기(22)의 +(비반전 입력) 단자는 접지 되어 있다. 또, 참조 번호(25) ~ (29)는 클럭 신호 CK1으로 개폐되는 스위치, (30) ~ (34)는 클럭 신호 CK2로 개폐되는 스위치이다. 또, 클럭 신호 CK1 및 CK2는 각각 1.8 MHz로 위상 반전 관계에 있고, 발진기(4)의 클럭 신호 CLK(7.2 MHz)를 기초로 작성된다. 구체적으로는 2단의 T 플립플롭(도시하지 않음)을 직렬 접속하여 처음 단의 T 플립플롭에 클럭 신호 CLK를 인가함으로써 다음 단의 T 플립플롭으로 부터 서로 위상 반전 관계에 있는 클럭 신호 CK1 및 CK2가 얻어진다. 이 관계를 제3도에 도시한다. 즉, 스위치(25) ~ (29)는 클럭 신호 CK1의 하이 레벨 기간에 폐쇄하고, 또한 스위치 (30) ~ (34)는 클럭 신호 CK2의 하이 레벨 기간에 폐쇄하며, 이에 따라 스위치 (25) ~ (29) 및 (30) ~ (34)는 상보적으로 개폐하게 된다. 스위치 (25) ~ (29) 및 (30) ~ (34)는 실제로는 MOS 트랜지스터로 실현된다. 참조 번호 (35)는 연산 증폭기이며 - 단자는 콘덴서(36)을 통해 그 자체의 출력 단자와 접속되고, + 단자는 접지되어 있다. 또, 연산 증폭기(22)의 출력 단자는 스위치(27), 콘덴서 (37) 및 스위치(32)를 통해 연산 증폭기(35)의 - 단자와 접속되어 있다. 또, 연산 증폭기(35)의 출력 단자는 스위치(34), 콘덴서(38) 및 스위치(32)를 통해 그 자체의 - 단자와 접속되어 있다. 또, 연산 증폭기(22)의 - 단자는 스위치(25), 콘덴서(39) 및 스위치(26)을 통해 연산 증폭기(35)의 출력 단자와 접속되어 있다. 또, 콘덴서(37)의 양단과 접지 사이에는 각각 스위치(28)(33)이 접속되고, 콘덴서(38)의 - 단과 접지 사이에는 스위치(29)가 접속되고, 컨덴서(39)의 양단과 접지 사이에는 각각 스위치(30)(31)이 접속되어 있다. 이상과 같이 접속된 스위치드 커패시터 필터(21)에서, 단자 IN에 FM 검파 출력이 인가되고, 스위치(25) ~ (29) 및 (30) ~ (34)가 클럭 신호 CK1 및 CK2에 동기하여 스위칭하여 콘덴서(23)(24)(36) ~ (39)가 적절하게 충반전을 행함으로써 단자 OUT으로부터는 76 KHz ± 11 KHz의 주파수 대역만이 추출되게 된다.
다시 제1도로 돌아가서, 참조 번호(40)은 전술한 슬라이스 회로로서 FM 다중 주파수 대역에 존재하는 각종 정보를 소정 레벨의 디지탈 값으로 파형 정형하는 것이다. 이 슬라이스 회로(40)의 구체 회로에 대해 제4도를 이용하여 설명한다. 스위치드 커패시터 필터(21)에서 추출한 FM 다중 주파수 대역에 존재하는 정보는 아직 미약하기 때문에, 이들 등의 정보를 소정 레벨의 디지탈 값으로 변환할 필요가 있다.
그래서, 제4도에서, 참조 번호(41)은 비교기이며 +단자는 기준 전원 Vref와 접속되고, - 단자에는 스위치드 커패시터 필터(21)의 출력이 인가된다. 또, 비교기(41)의 전원 입력은 전원 Vdd(예를 들면, 5 V) 및 접지와 접속되어 있다. 즉, 스위치드 커패시터 필터(21)로부터 출력되는 정보 레벨이 기준 전압 Vref보다 작을 때, 비교기(41)에서는 0 V(논리 「0」)이 출력되고, 한편 스위치드 커패시터 필터(21)의 출력이 기준 전압 Vref보다 클 때, 비교기(41)로부터는 5 V(논리 「1」)이 출력되며, 결과적으로 5 V의 진폭을 갖는 디지탈 값이 비교기(41)로부터 출력된다.
다시 제1도로 돌아가서, 참조 번호(42)는 지연 검파 회로이며, FM 다중 주파수 대역에 존재하는 디지탈 신호를 복원하는 것이다. 이 디지탈 신호의 1 데이타는 규격상 16 KHz이다. 지연 검파는 1 데이타 이전의 위상을 기준으로 하여 현재의 1 데이타와의 위상차를 검출하기 위해, 7.2 MHz의 클럭 신호 CLK로 1데이타만큼 지연하기 위해 제5도에 도시하는 450 단의 시프트 레지스터(43) 및 EXOR 게이트(44)가 필요하게 된다. 이렇게 복원된 16 KHz의 디지탈 신호는 도시하고 있지 않지만 동기 재생 오류 정정 회로 등에 인가되어 신호 처리를 실시한다.
그리고, 상술한 설명에서 명백해진 바와 같이, 발진기(4)로부터 출력되는 클럭 신호 CLK, 스위치드 커패시터 필터(21)에 인가되는 클럭 신호 CLK 및 지연 검파 회로(42)에 인가되는 클럭 신호 CLK는 전부 7.2 MHz이고, 발진기(4)의 출력을 공용할 수 있다. 다시 말하면, 클럭 신호 CLK를 발생하기 위한 수정 진동자(5)는 1개로 완료하게 된다. 이에 따라, 종래 문제가 되었던 FM 다중 신호의 수신기의 가격을 떨어뜨리는 것이 가능하게 되고, 또는 발진기의 고조파의 불요 복사의 문제도 해결할 수 있어 상기 수신기의 수신 기능이 향상하게 된다.
그리고, 제6도는 본 발명의 FM 다중 신호의 수신 회로의 다른 실시예를 도시하는 블럭도이다. 또, 제6도에서, 제1도와 동일 구성에는 동일 부호를 표기하는 것으로 한다.
제6도에서, 참조 번호(1)은 FM 방송을 수신하기 위한 안테나이다. 이 안테나(1)에서 수신되는 FM 다중 신호는 반송파 상에 0 ~ 15 KHz의 주파수 대역을 갖는 음성 신호 (L+R), 9 KHz의 파일럿 신호, 38 KHz를 중심으로 하여 23 KHz ~ 53 KHz의 주파수 대역을 갖는 음성 신호(L-R), 및 76 KHz를 중심으로 65 KHz ~ 87 KHz의 주파수 대역을 갖는 각종 정보를 표시하는 디지탈 신호가 중첩된 상태로 되어 있다. 참조 번호(2)는 증폭기이며 안테나(1)에서 수신된 미약한 FM 다중 신호를 증폭하는 것이다.
참조 번호(3)은 (제1) PLL 주파수 신서사이저 회로로서 라디오의 청취자가 선국하 라디오 방송국으로부터 송출되는 반송 주파수에 따라 동작하는 것이다. 이하, 이 PLL 주파수 신서사이저 회로(3)의 내부 구성에 대해 설명한다. 참조 번호(4)는 발진기이며, 예를 들면 수정 진동자(5)와 접속되어 발진 동작을 행하는 것으로 본 실시예에서는 4.5MHz의 클럭 신호 CLK1을 발생하는 것이다. 참조 번호(6)은 기준 주파수 분주기이며, 클럭 신호 CLK1을 45 분주하여 100 KHz의 기준 주파수 신호 fr1을 작성하는 것이다. 또, 기준 주파수 신호 fr1이 100 KHz인 이유는 FM 라디오 방송국에 공급되는 채널 스페이스, 즉 반송파 주파수의 초소 간격이 100 KHz로 설정되어 있는데 기인하다. 참조 번호(7)은 프로그램 가능한 분주기이며, 선국된 라디오 방송국의 반송파 주파수에 따라 분주수가 가변되는 것이고, 기준 주파수 신호 fr1(=100 KHz)와 동일하게 가변 주파수 신호 fp1을 출력하는 것이다. 참조 번호(8)은 위상 비교기로서 기준 주파수 신호 fr1 및 가변 주파수 신호 fp1의 상대적 위상 관계를 비교하여 비교 신호 PD1을 출력하는 것이다. 구체적으로는 가변 주파수 신호 fp1의 위상이 기준 주파수 신호 fr1의 위상보다 지연되어 있는 경우, 위상 비교기(8)에서는 위상 지연 시간에 대응하는 폭의 부 펄스가 출력되고, 또 가변 주파수 신호 fp1의 위상이 기준 주파수 신호 fr1의 위상보다 진행되어 있는 경우, 위상 비교기(8)로부터는 위상 진행 시간에 대응하는 폭의 정 펄스가 출력된다. 참조 번호(9)는 저역 필터로서 비교 신호 PD1을 적분하여 아날로그 신호를 발생하는 것이다. 참조 번호(10)은 전압 제어 발진기 VCO이며, 상기 아날로그 신호의 값에 따른 주파수 신호 fvco1을 발생하는 것이다. 이 주파수 신호 fvco1은 증폭기(11)을 통해 프로그램 가능한 분주기(7)로 귀환된다. 여기에서, 가변 주파수 신호 fp1은 기준 주파수 신호 fr1과 위상이 로크된 상태에 있고, 그 때문에 양쪽 신호 fp1 및 fr1의 주파수는 동일하게 되어 있다. 즉, 주파수 신호 fvco1은 기준 주파수 신호 fr1 및 프로그램 가능한 분주기(7)의 분주수의 곱과 동일해 진다. 이 분주수는 선국된 라디오 방송국의 반송파 주파수에 대응하기 위해, 주파수 신호 fvco1은 각 FM 라디오 방송국에 1대 1로 대응된 값이 된다. 이상이 PLL 주파수 신서사이저 회로(3)의 구성이다.
참조 번호(12)는 믹서로서 안테나(1)에 도래한 복수의 FM 신호 frf와 주파수 신호 fvco1과의 차를 출력하는 것이다. 참조 번호(13)은 밴드 패스 필터이며, 믹서(12)로부터 출력된 주파수 대역으로부터 10.7 MHz의 주파수만을 추출하는 것이다. 즉, 10.7 MHz와 주파수 신호 fvco1을 가산한 주파수가 청취자에게서 선국된 FM 라디오 방송국의 반송파 주파수이고, 해당 FM 라디오 방송국이 선국된 것이 판별된다. 참조 번호(14)는 FM 검파 회로이며, 10.7 MHz의 반송파에 중첩된 스테레오 신호 (L-R)(L+R) 및 디지탈 신호 등의 주파수를 전압 변환하는 것이다. 즉, 여러가지 음정을 표시하는 주파수를 갖는 상기 스테레오 신호 및 디지탈 신호는 10.7 MHz의 반송파 주파수를 중심으로 ±75 KHz의 범위로 변화하고 있고, 이 변화가 음량을 표시한다. 이 음량에 대응하는 주파수가 전압으로 변환된다.
참조 번호(15)는 저역 필터이며, FM 검파 신호(14)로부터 얻어지는 주파수 스펙트럼으로부터 음성 신호 (L-R)(L+R)이 존재하는 주파수 대역을 추출하는 것이다. 참조 번호(16)은 멀티플렉서로, 음성 신호 (L-R)(L+R)을 기초로 우측의 음성 신호 R 및 좌측의 음성 신호 L을 만들어 내는 것이다. 이 멀티플렉서(16)으로부터 얻어진 음성 신호 R 및 L을 각각 증폭기(17)(18)을 통해 스피커(19)(20)으로부터 방음된다.
참조 번호(21)은 스위치드 커패시터 필터 SCF이고, FM 검파된 FM 다중 신호의 주파수 스펙트럼 중에서 각종 정보를 포함하는 디지탈 신호가 다중되어 있는 주파수 대역을 추출하는 소위 밴드 패스 필터 기능을 갖는 것이다. 이 스위치드 커패시터 필터(21)의 구체 회로는 제2도이고, 앞서 설명한 바와 같다.
참조 번호(40)은 전술한 슬라이스 회로로서 FM 다중 주파수 대역에 존재하는 각종 정보를 소정 레벨의 디지탈 값으로 파형 정형하는 것이다. 이 슬라이스 회로(40)의 구체 회로는 제4도이며, 앞서 설명한 바와 같다.
참조 번호(42)는 지연 검파 회로로, FM 다중 주파수 대역에 존재하는 디지탈 신호를 복원하는 것이다. 이 디지탈 신호의 1 데이타는 규격상 16 KHz이다. 지연 검파는 1 데이타 이전의 위상을 기준으로 하여 현재의 1 데이타와의 위상차를 검출하기 때문에, 7.2 MHz의 클럭 신호 CLK2로 1 데이타만큼 지연하기 위해 제7도에 도시하는 450단의 시프트 레지스터(43) 및 EXOR 게이트(44)가 필요하게 된다. 이리하여 복원된 16 KHz의 디지탈 신호는 도시하지 않았지만 동기 재생 오류 정정 회로 등에 인가되어 신호 처리를 실시한다.
또, 참조 번호(45)는 전술한 (제2) PLL 주파수 신서사이저 회로이다. 이 PLL 주파수 신서사이저 회로(45) 내부에서, 참조 번호(46)은 45 분주기이며, PLL 주파수 신서사이저 회로(3) 내부의 발진기(4)로부터 발생하는 클럭 신호 CLK1을 435 분주하고, 100 KHz의 주파수 신호 fr2를 발생하는 것이다. 참조 번호(47)은 전압 제어 발진기 VCO로서 스위치드 커패시터 필터(21) 및 지연 검파 회로(42)를 동작시키기 위한 클럭 신호 CLK2(7.2 MHz)를 발생하는 것이고, 전압 제어 발진기(47)의 출력은 증폭기(48)을 통해 72 분주기(49)에 인가된다. 이 72 분주기(49)로부터는 100 KHz의 주파수 신호 fp2가 출력된다. 참조 번호(50)은 위상 비교기이며, 주파수 신호 fr2 및 fp2의 위상 비교를 행하는 것이다. 구체적으로는, 주파수 신호 fp2의 위상이 주파수 신호 fr2의 위상보다 지연되어 있을 때, 지연 시간에 상당하는 폭의 부 펄스가 위상 비교기(50)으로부터 위상 비교 출력 PD로서 출력되고, 반대로 주파수 신호 fp2의 위상이 주파수 신호 fr2의 위상보다 진행되어 있을 때, 진행된 시간에 상당하는 폭의 정 펄스가 위상 비교기(50)으로부터 위상 비교 출력 PD2로서 출력된다. 참조 번호(51)은 저역 필터로서 위상 비교기(50)의 출력 PD2를 적분하여 아날로그 신호를 출력하는 것이다. 전압 제어 발진기(47)은 저역 필터(51)의 출력에 따라 항상 클럭 신호 CLK1에 위상이 로크된 클럭 신호 CLK2를 발생한다.
또, 참조 번호(52)는 제어 회로로서 사용자에 의해 선국된 FM 방송국으로부터 송출되어 오는 신호가 FM 다중 신호일 때만 스위치드 커패시터 필터(21), 슬라이스 회로(40) 및 지연 검파 회로(42)로 이루어지는 블럭(53)과 클럭 발생기(45)를 동작시키도록 작용하는 것이다.
이상과 같이, 스위치드 커패시터 필터(21) 및 지연 검파 회로(42)를 동작시키기 위한 클럭 신호 CLK2를 클럭 발생기(45)에서 작성하도록 했기 때문에, 발진기(4)에 결합되는 진동자(5)의 고유 진동수를 클럭 신호 CLK2에 관계없이 클럭 신호 CLK1의 정수배이면 어떤 값이라도 선택하여 사용할 수 있어, 진동자(5)의 선택폭이 넓어지게 된다. 예를 들어 클럭 신호 CLK2인 주파수가 클럭 신호 CLK1의 주파수 보다 높은 경우에도 클럭 신호 CLK2의 주파수를 고려하지 않고 완료하기 때문에, 클럭 신호 CLK1의 주파수를 낮게 설정할 수 있어서 전류 소비량을 저감할 수 있게 된다. 또, 제어 회로(52)를 설치함으로써, 클럭 발생기(45) 및 클럭(53)을 FM 다중 신호의 수신시에만 동작시키도록 했기 때문에, 이점에서도 전류 소비량의 저감이 가능하게 된다.
본 발명에 의하면, FM 다중 신호의 수신 회로에 사용하는 발진기가 1개로 완료하고, 종래 발진기를 필요로 하는 구성으로 각각 발진기를 설치했기 때문에 발생했던 여러가지 문제를 해결할 수 있다. 즉, FM 다중 신호의 수신기의 가격을 낮출수 있고, 또 발진기의 고조파의 불요 복사의 문제도 없어져 수신기가 FM 다중 신호를 수신할 때의 수신 기능의 향상 등의 이점을 얻을 수 있다.
한편, 본 발명에 의하면, 필터 회로 및 검파 회로를 동작시키기 위한 제2 클럭 신호를 제2 PLL 주파수 신서사이저 회로에서 작성하도록 했기 때문에, 발진기에 결합되는 진동자의 고유 진동수를 제2 클럭 관계없이, 제1 클럭 신호의 정수배이면 어떤 값이라도 선택하여 사용할 수 있어서 진동자의 선택 폭이 넓어지게 된다. 예를 들면, 제2 클럭 신호의 주파수가 제1 클럭 신호의 주파수보다 높은 경우에도, 제2 클럭 신호의 주파수를 고려하지 않고 완료되기 때문에 제1 클럭 신호의 주파수를 낮게 설정할 수 있어, 전류 소비량을 저감할 수 있는 이점을 얻을 수 있다.
Claims (6)
- FM 스테레오 신호의 주파수 대역에서 상부의 주파수 스펙트럼의 간극에 각종 정보를 부호화한 디지탈 신호가 다중화된 FM 다중 신호를 수신하고, 상기 FM 다중 신호로부터 상기 디지탈 신호를 추출하여 신호 처리를 행하는 FM 다중 신호의 수신 회로에 있어서,선택된 방송국으로부터 송출되어 온 반송파 신호의 주파수에 동조를 취하는 PLL 주파수 신서사이저 회로와, 상기 반송파 신호의 주파수 및 상기 PLL 주파수 신서사이저 회로의 출력 신호의 주파수를 기초로 얻어진 중간 주파수 신호가 FM 검파된 후에, 상기 디지탈 신호의 주파수 대역을 추출하는 필터 회로와, 상기 필터 회로로부터 얻어진 주파수 대역으로부터 상기 디지탈 신호를 복원하는 검파 회로로 사용되는 클럭 신호를 작성하기 위한 발진기를 공유하고,상기 필터 회로 및 상기 검파 회로의 동작을 동일 발진기 출력으로 동기시킴으로써, 표시에 관한 상기 FM 다중 신호의 정밀도를 향상시키는 것을 특징으로 하는 FM 다중 신호의 수신 회로.
- 제1항에 있어서, 상기 필터 회로는 상기 클럭 신호를 기초로 온 오프하는 스위치드 커패시터를 이용한 밴드패스 필터인 것을 특징으로 하는 FM 다중 신호의 수신 회로.
- 제2항에 있어서, 상기 검파 회로는 상기 필터 회로로부터 얻어진 주파수 대역내의 정보를 상기 클럭 신호를 기초로 순차 시프트하는 복수 비트의 시프트 레지스터와, 상기 정보 및 상기 시프트 레지스터의 출력을 논리 연산하는 논리 회로를 포함하고, 상기 논리 회로로부터 상기 디지탈 신호를 복원하여 출력하는 것을 특징으로 하는 FM 다중 신호의 수신 회로.
- FM 스테레오 신호의 주파수 대역에서 상부의 주파수 스펙트럼의 극간에 각종 정보를 부호화한 디지탈 신호가 다중화된 FM 다중 신호를 수신하고, 상기 FM 다중 신호로부터 상기 디지탈 신호를 추출하여 신호 처리를 행하는 회로에 있어서, 적어도 선국된 방송국으로부터 송출되어 온 반송 주파수 신호의 주파수에 동조를 취하는 제1 PLL 주파수 신서사이저 회로와, 상기 반송파 신호의 주파수 및 상기 제1 PLL 주파수 신서사이저 회로의 출력 신호의 주파수를 기초로 얻어진 중간 주파수 신호가 FM 검파된 후에, 상기 디지탈 신호의 주파수 대역을 추출하는 필터 회로와, 상기 필터 회로에서 얻어진 주파수 대역으로부터 상기 디지탈 신호를 복원하는 검파 회로를 포함하는 FM 다중 신호의 수신 회로에 있어서,상기 제1 PLL 주파수 신서사이저 회로를 동작시키는 발진기, 및 상기 제1 PLL 주파수 신서사이저 회로로 사용되는 제1 클럭 신호를 기초로 상기 필터 회로 및 상기 검파 회로에 사용되는 제2 클럭 신호를 발생하는 제2 PLL 주파수 신서사이저 회로를 설치하고, 상기 필터 회로 및 상기 검파 회로를 상기 발진기의 발진 주파수로부터 얻을 수 없는 단일의 제2 클럭 신호로 동기 동작시킴으로써, 표시에 관한 상기 FM 다중 신호의 정밀도를 향상시키는 것을 특징으로 하는 FM 다중 신호의 수신 회로.
- 제4항에 있어서, 선국된 방송국의 반송파 신호에 상기 디지탈 신호가 존재하는지 여부를 검출하고, 상기 디지탈 신호의 존재를 검출된 출력에 기초하여 상기 필터 회로, 상기 검파 회로 및 상기 제2 PLL 주파수 신서사이저 회로를 동작시키는 제어 회로를 설치한 것을 특징으로 하는 FM 다중 신호의 수신 회로.
- 제4항에 있어서, 상기 제1 PLL 주파수 신서사이저 회로는 상기 제1 클럭 신호를 기초로 FM 다중 신호를 송출하는 반송파 신호의 채널 스페이스 주파수를 발생하는 기준 주파수 분주기를 포함하고, 상기 제1 클럭 신호를 발생하는 발진기에 접속되는 진동자의 주파수는 상기 채널 스페이스 주파수의 정수배의 주파수로 설정 가능한 것을 특징으로 하는 FM 다중 신호의 수신 회로.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07011919A JP3081484B2 (ja) | 1995-01-27 | 1995-01-27 | Ｆｍ多重信号の受信回路 |
| JP95-011919 | 1995-01-27 | ||
| JP95-028122 | 1995-02-16 | ||
| JP02812295A JP3223062B2 (ja) | 1995-02-16 | 1995-02-16 | Ｆｍ多重信号の受信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960030565A KR960030565A (ko) | 1996-08-17 |
| KR100249334B1 true KR100249334B1 (ko) | 2000-03-15 |
Family
ID=26347447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960001694A KR100249334B1 (ko) | 1995-01-27 | 1996-01-26 | Fm 다중 신호의 수신 회로 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR100249334B1 (ko) |
| CN (1) | CN1089508C (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8045717B2 (en) * | 2006-04-13 | 2011-10-25 | Media Tek Inc. | Stereo decoder and method for processing pilot signal |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04371024A (ja) * | 1991-06-19 | 1992-12-24 | Sony Corp | Ｐｌｌ周波数シンセサイザ |
| US5343168A (en) * | 1993-07-09 | 1994-08-30 | Northrop Grumman Corporation | Harmonic frequency synthesizer with adjustable frequency offset |
-
1996
- 1996-01-26 KR KR1019960001694A patent/KR100249334B1/ko not_active IP Right Cessation
- 1996-01-26 CN CN96102551A patent/CN1089508C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1089508C (zh) | 2002-08-21 |
| CN1136732A (zh) | 1996-11-27 |
| KR960030565A (ko) | 1996-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0526202B1 (en) | Local oscillating frequency synthesizer for use in a TDMA system | |
| JP2002108490A (ja) | クロック供給回路 | |
| KR0172904B1 (ko) | 에이치디티브이의 범용클럭발생장치 | |
| JP3366032B2 (ja) | キャリア同期用ｐｌｌ回路 | |
| US5008955A (en) | Receivers with microcomputer controlled tuning | |
| KR100249334B1 (ko) | Fm 다중 신호의 수신 회로 | |
| JP3223062B2 (ja) | Ｆｍ多重信号の受信回路 | |
| KR19990063159A (ko) | 무선수신방법 및 장치 | |
| WO2006114941A1 (ja) | クロック発生回路およびオーディオシステム | |
| CA1269451A (en) | Oscillator frequency control arrangement for a stereo decoder | |
| JP3081484B2 (ja) | Ｆｍ多重信号の受信回路 | |
| KR20010022059A (ko) | 라디오 수신기 | |
| JP3320576B2 (ja) | 発振回路 | |
| JP3191380B2 (ja) | マルチバンドラジオｉｃ | |
| JP2773616B2 (ja) | 同期基準波生成装置 | |
| US4933974A (en) | Switched capacitor pilot phase and magnitude detector | |
| KR200289266Y1 (ko) | 방송수신장치 | |
| JP2962255B2 (ja) | クロック系の冗長構成における位相制御方式 | |
| JPH08125630A (ja) | 直交周波数分割多重信号受信装置のシンボル期間検出回路 | |
| JPH0846549A (ja) | 周波数ホッピングスペクトル拡散通信方式の送受信機 | |
| US7764938B2 (en) | Signaling generation through multiplexing | |
| KR900002636B1 (ko) | 디지탈 교환기의 송신클럭동기장치 | |
| JP2562774B2 (ja) | 送受タイミング同期制御回路 | |
| JP2007116362A (ja) | ワードクロック自動同期周波数検出装置及びオーディオスイッチャ | |
| JPH04351025A (ja) | 電界強度監視用受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| E801 | Decision on dismissal of amendment | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE AMENDMENT REQUESTED 19990515 Effective date: 19990929 |
|
| S901 | Examination by remand of revocation | ||
| GRNO | Decision to grant (after opposition) | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20121129 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20131129 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |