JP2007116362A - ワードクロック自動同期周波数検出装置及びオーディオスイッチャ - Google Patents
ワードクロック自動同期周波数検出装置及びオーディオスイッチャ Download PDFInfo
- Publication number
- JP2007116362A JP2007116362A JP2005304680A JP2005304680A JP2007116362A JP 2007116362 A JP2007116362 A JP 2007116362A JP 2005304680 A JP2005304680 A JP 2005304680A JP 2005304680 A JP2005304680 A JP 2005304680A JP 2007116362 A JP2007116362 A JP 2007116362A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- word clock
- khz
- word
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【課題】複数のPLLを設けたり、PLL内のLPFのCR時定数や分周器の分周比を切替えずに、様々なサンプリング周波数のワードクロックに同期したクロック信号を生成する。
【解決手段】位相比較器5,LPF6,複数種類のサンプリング周波数の公倍数の発振周波数の電圧制御発振器7,電圧制御発振器7の出力をこの複数種類のサンプリング周波数のうちの最小周波数に低減する分周器8から成り、分周器8の出力が位相比較器5にフィードバックされるPLL4と、入力されたワードクロックの立上りの回数に基づいてこのワードクロックのサンプリング周波数を検出する検出手段2と、検出手段2が検出したサンプリング周波数がこの最小周波数以外の周波数である場合に、このワードクロックをこの最小周波数に間引く間引き手段3とを備え、間引き手段3が間引いたワードクロックが、PLL4内の位相比較器5に送られる。
【選択図】図1
【解決手段】位相比較器5,LPF6,複数種類のサンプリング周波数の公倍数の発振周波数の電圧制御発振器7,電圧制御発振器7の出力をこの複数種類のサンプリング周波数のうちの最小周波数に低減する分周器8から成り、分周器8の出力が位相比較器5にフィードバックされるPLL4と、入力されたワードクロックの立上りの回数に基づいてこのワードクロックのサンプリング周波数を検出する検出手段2と、検出手段2が検出したサンプリング周波数がこの最小周波数以外の周波数である場合に、このワードクロックをこの最小周波数に間引く間引き手段3とを備え、間引き手段3が間引いたワードクロックが、PLL4内の位相比較器5に送られる。
【選択図】図1
Description
本発明は、様々なサンプリング周波数のワードクロックにそれぞれ同期したクロック信号を生成する装置に関する。また本発明は、外部から入力される様々なサンプリング周波数のワードクロックに基づいて動作するオーディオスイッチャに関する。
デジタルオーディオ機器は、一般に、ワードクロック(デジタルオーディオ信号と同じサンプリング周波数のクロック)に同期したクロック信号を生成するためのPLL(フェーズロックドループ)を搭載しており、このPLLの出力に基づいて、機器内の回路を動作させる。
ワードクロックは、入力されるデジタルオーディオ信号自体から抽出されることも少なくない(例えば、特許文献1,2参照)。しかし、放送業務分野において多数のデジタルオーディオ機器を互いに接続するような場合には、それらの機器の間で正確にデジタルオーディオ信号を授受できるようにするために、外部から共通のワードクロックをそれらの機器に入力させることが望ましい。
例えば、テレビジョン放送局のスタジオで番組の収録や放送を行う際には、複数台のマイクロホンからのデジタルオーディオ信号や、VTR等から再生したデジタルオーディオ信号を、オーディオスイッチャと呼ばれる信号切替装置に全て入力させ、どのオーディオ信号をどの機器に送るかをこのオーディオスイッチャによって切り替えている。その場合には、それらの放送用カメラ,VTR,オーディオスイッチャ等に、外部から共通のワードクロックを入力させることが望ましい。
ここで、放送業務分野では、旧来は、デジタルオーディオ信号のサンプリング周波数として48kHzが採用されることが多かった。したがって、旧来は、デジタルオーディオ機器には、サンプリング周波数48kHzのワードクロックだけを入力させ、そのワードクロックに同期したクロック信号だけをPLLで生成させればよかった。
しかし、今日では、高音質化を目的として、96kHzや192kHzというサンプリング周波数も採用されるに至っている。
そのため、デジタルオーディオ機器には、48kHz,96kHz,192kHzという様々なサンプリング周波数のデジタルオーディオ信号に対応して、48kHz,96kHz,192kHzという様々なサンプリング周波数のワードクロックを入力し、それらのサンプリング周波数のワードクロックにそれぞれ同期したクロック信号を生成する機能が求められるようになっている。
このように様々なサンプリング周波数のワードクロックにそれぞれ同期したクロック信号を生成する方法としては、各サンプリング周波数毎にLPF(ローパスフィルタ)のCR時定数や分周器の分周比の異なる複数個のPLLを設ける方法や、あるいは、1個のPLLを設け、そのPLLのLPFのCR時定数や分周器の分周比を、入力されるワードクロックのサンプリング周波数に応じて切り替える方法が考えられる。
しかし、複数個のPLLを設けることは回路規模の増大をもたらし、また、PLLのLPFのCR時定数や分周器の分周比を切り替えることは処理の複雑化をもたらしてしまう。
本発明は、上述の点に鑑み、複数個のPLLを設けたり、PLL内のLPFのCR時定数や分周器の分周比を切り替えたりすることなく、様々なサンプリング周波数のワードクロックにそれぞれ同期したクロック信号を生成できるようにすることを課題とする。
上記課題を解決するため、本発明に係るワードクロック自動同期周波数検出装置は、位相比較器と、ローパスフィルタと、所定の複数種類のサンプリング周波数の公倍数に該当する発振周波数の電圧制御発振器と、この電圧制御発振器の出力を、この複数種類のサンプリング周波数のうちの最小周波数に低減する分周器とで構成され、この分周器の出力がこの位相比較器に比較信号としてフィードバックされるPLLと、外部から入力されたワードクロックの立ち上がりの回数に基づいて、このワードクロックのサンプリング周波数を検出する検出手段と、この検出手段によって検出されたサンプリング周波数がこの最小周波数以外の周波数である場合に、このワードクロックのサンプリング周波数をこの最小周波数に間引く間引き手段とを備え、この間引き手段によって間引かれたワードクロックが、このPLL内のこの位相比較器に送られてこの比較信号と比較されることを特徴とする。
このワードクロック自動同期周波数検出装置には、1つのPLLが設けられる。このPLLは、電圧制御発振器の発振周波数が、所定の複数種類のサンプリング周波数の公倍数に設定されているとともに、この電圧制御発振器の出力をこの複数種類のサンプリング周波数のうちの最小周波数に低減する分周器を有している。
また、このワードクロック自動同期周波数検出装置では、外部から入力されたワードクロックの立ち上がりの回数に基づき、そのワードクロックのサンプリング周波数が検出される。そして、その検出されたサンプリング周波数が前述の最小周波数以外の周波数である場合には、入力されたワードクロックのサンプリング周波数がこの最小周波数に間引かれ、その間引かれたワードクロックがPLL内の位相比較器に送られて前述の比較信号と比較される。
このように、様々なサンプリング周波数(所定の複数種類のサンプリング周波数)のうちのいずれの周波数のワードクロックが入力される場合にも、PLLの位相比較器での位相比較が単一の周波数(所定の複数種類のサンプリング周波数のうちの最小周波数)で行われて、入力したワードクロックに同期したクロック信号が生成(分周器から出力)される。
これにより、複数個のPLLを設けたり、PLL内のLPFのCR時定数や分周器の分周比を切り替えたりすることなく、様々なサンプリング周波数のワードクロックにそれぞれ同期したクロック信号を生成することができる。
次に、本発明に係るオーディオスイッチャは、外部から入力されたワードクロックに基づいて動作するオーディオスイッチャにおいて、位相比較器と、ローパスフィルタと、所定の複数種類のサンプリング周波数の公倍数に該当する発振周波数の電圧制御発振器と、この電圧制御発振器の出力を、この複数種類のサンプリング周波数のうちの最小周波数に低減する分周器とで構成され、この分周器の出力がこの位相比較器に比較信号としてフィードバックされるPLLと、外部から入力されたワードクロックの立ち上がりの回数に基づいて、このワードクロックのサンプリング周波数を検出する検出手段と、この検出手段によって検出されたサンプリング周波数がこの最小周波数以外の周波数である場合に、このワードクロックのサンプリング周波数をこの最小周波数に間引く間引き手段とを備え、この間引き手段によって間引かれたワードクロックが、このPLL内のこの位相比較器に送られてこの比較信号と比較され、この分周器の出力に基づいて動作することを特徴とする。
このオーディオスイッチャは、前述の本発明に係るワードクロック自動同期周波数検出装置を搭載し、このワードクロック自動同期周波数検出装置が外部入力ワードクロックから生成したクロック信号に基づいて動作するようにしたものである。
このオーディオスイッチャによれば、様々なサンプリング周波数のデジタルオーディオ信号が入力される場合にも、複数個のPLLを設けたり、PLL内のLPFのCR時定数や分周器の分周比を切り替えたりすることなく、それらのサンプリング周波数のワードクロックにそれぞれ同期したクロック信号に基づいてオーディオスイッチャ内の回路を動作させることができる。
本発明に係るワードクロック自動同期周波数検出装置によれば、複数個のPLLを設けたり、PLL内のLPFのCR時定数や分周器の分周比を切り替えたりすることなく、様々なサンプリング周波数のワードクロックにそれぞれ同期したクロック信号を生成することができる。
したがって、複数系統のデジタルオーディオ信号が入力されるオーディオ機器にこのワードクロック自動同期周波数検出装置を搭載すれば、様々なサンプリング周波数のデジタルオーディオ信号がそのオーディオ機器に入力される場合にも、複数個のPLLを設けたり、PLL内のLPFのCR時定数や分周器の分周比を切り替えたりすることなく、それらのサンプリング周波数のワードクロックにそれぞれ同期したクロック信号に基づいてそのオーディオ機器内の回路を動作させることができる。
次に、本発明に係るオーディオスイッチャによれば、様々なサンプリング周波数のデジタルオーディオ信号が入力される場合にも、複数個のPLLを設けたり、PLL内のLPFのCR時定数や分周器の分周比を切り替えたりすることなく、それらのサンプリング周波数のワードクロックにそれぞれ同期したクロック信号に基づいてオーディオスイッチャ内の回路を動作させることができる。
以下、本発明を図面を用いて具体的に説明する。図1は、本発明に係るワードクロック自動同期周波数検出装置の構成例を示す図である。このワードクロック自動同期周波数検出装置1は、周波数検出回路2と、間引き回路3と、PLL4とで構成されている。
PLL4は、位相比較器5と、LPF6と、VCXO(電圧制御型水晶発振器)7と、分周器8とで構成されており、分周器8の出力が位相比較器5に比較信号としてフィードバックされる。
VCXO7の発振周波数は、48kHz,96kHz,192kHzという3種類のサンプリング周波数に対する公倍数である24.576MHzに設定されている。
分周器8の分周比は、1/512に設定されている。この分周比の値は、VCXO7から出力されるクロックのサンプリング周波数を、上記3種類のサンプリング周波数48kHz,96kHz,192kHzのうちの最小周波数48kHzに低減する値である。
周波数検出回路2には、ワードクロック入力端子9に入力されたワードクロックが供給される。また、周波数検出回路2には、PLL4内のVCXO7の出力が供給される。
周波数検出回路2は、VCXO7の出力を動作クロックとして、供給されたワードクロックの立ち上がりを示す立ち上がりパルスを生成し、周波数48kHz(3種類のサンプリング周波数48kHz,96kHz,192kHzのうちの最小周波数)の1周期内におけるこの立ち上がりパルスの立ち上がりの回数から、ワードクロック入力端子9に入力されたワードクロックのサンプリング周波数を検出する回路である。
図2B,C,Dは、ワードクロック入力端子9にそれぞれサンプリング周波数48kHz,96kHz,192kHzのワードクロックが入力された場合に、周波数検出回路2で生成される立ち上がりパルスを示す図である。
周波数検出回路2は、周波数48kHzの基準パルスの1周期(図2A)におけるこの立ち上がりパルスの立ち上がりの回数を測定する。図2Bの立ち上がりパルスについては、この測定結果は1回(↑で指した箇所)となる。他方、図2Cの立ち上がりパルスについては、この測定結果は2回(↑で指した箇所)となる。他方、図2Dの立ち上がりパルスについては、この測定結果は4回(↑で指した箇所)となる。
そして、周波数検出回路2は、この測定結果が1回である場合には、供給されたワードクロックのサンプリング周波数が48kHzであると判別する。他方、この測定結果が2回である場合には、供給されたワードクロックのサンプリング周波数が96kHzであると判別する。他方、この測定結果が4回である場合には、供給されたワードクロックのサンプリング周波数が192kHzであると判別する。
周波数検出回路2からは、このようにして検出したワードクロックのサンプリング周波数を示す入力周波数検出信号が、間引き回路3に送られる。間引き回路3にも、ワードクロック入力端子9に入力されたワードクロックと、PLL4内のVCXO7の出力が供給される。
間引き回路3は、VCXO7の出力を動作クロックとして、周波数検出回路2からの入力周波数検出信号が48kHzを示している場合には、供給されたワードクロックをそのまま出力し、この入力周波数検出信号が96kHzや192kHzを示している場合には、供給されたワードクロックのサンプリング周波数を48kHzに間引いて出力する回路である。
間引き回路3から出力されたサンプリング周波数48kHzのワードクロックは、PLL4内の位相比較器5に基準信号として送られて、前述の比較信号(分周器8の出力)と比較される。
そして、PLL4内の分周器8の出力が、ワードクロック入力端子9に入力されたワードクロックに同期したクロック信号として、自動同期周波数検出装置1から出力される。
また、周波数検出回路2から間引き回路3に送られた前述の入力周波数検出信号も、間引き回路3から自動同期周波数検出装置1の外部に出力される。
このワードクロック自動同期周波数検出装置1では、48kHz,96kHz,192kHzという3種類のサンプリング周波数のワードクロックのうちのいずれが入力される場合にも、PLL4の位相比較器5での位相比較が単一の周波数(48kHz,96kHz,192kHzのうちの最小周波数48kHz)で行われて、入力したワードクロックに同期したクロック信号が生成(分周器8から出力)される。
これにより、複数個のPLLを設けたり、PLL内のLPFのCR時定数や分周器の分周比を切り替えたりすることなく、48kHz,96kHz,192kHzという3種類のサンプリング周波数のワードクロックにそれぞれ同期したクロック信号を生成することができる。
次に、このワードクロック自動同期周波数検出装置1をオーディオスイッチャに搭載した例について説明する。図3は、ワードクロック自動同期周波数検出装置1を搭載したオーディオスイッチャの構成例を示す図である。
このオーディオスイッチャには、n個(nは例えば128の倍数)の入力処理回路11(11−1〜11−n)と、マトリクススイッチ回路12と、n個の出力処理回路13(13−1〜13−n)とが設けられている。
また、このオーディオスイッチャは、BNCコネクタを用いた3つのワードクロック入力端子14(14−1〜14−3)を有するとともに、ワードクロック入力端子14−1〜14−3と1対1に対応させて、図1に示したワードクロック自動同期周波数検出装置1と同一構成の3個のワードクロック自動同期周波数検出装置1−1〜1−3が設けられている。
テレビジョン放送局のスタジオで番組の収録や放送を行う際には、各入力処理回路11は、それぞれスタジオ内の複数台のマイクロホンやVTR等(図示略)と接続され、各出力処理回路13は、それぞれ編集端末や番組送出装置等(図示略)に接続される。
これらのマイクロホンやVTR等からは、48kHz,96kHz,192kHzという様々なサンプリング周波数のデジタルオーディオ信号が、AES/EBUフォーマットで各入力処理回路11に入力される。
各入力処理回路11は、こうした様々なサンプリング周波数のAES/EBUフォーマットのデジタルオーディオ信号を、単一のサンプリング周波数48kHzのTDM(時分割多重)フォーマットに変換する回路である。
入力処理回路11−1〜11−nから出力されたTDMフォーマットのデジタルオーディオ信号は、それぞれマトリクススイッチ回路12の入力信号線IN−1〜IN−nに送られる。マトリクススイッチ回路12は、n本の入力信号線IN−1〜IN−nとn本の出力信号線OUT−1〜OUT−nとを交差させ、各交差箇所に、半導体素子から成る接続スイッチSWを設けたものである。
マトリクススイッチ回路12の出力信号線OUT−1〜OUT−nから出力されたTDMフォーマットのデジタルオーディオ信号は、それぞれ出力処理回路13−1〜13−nに送られる。各出力処理回路13は、このTDMフォーマットのデジタルオーディオ信号を、入力処理回路11に入力された際と同じサンプリング周波数(48kHz,96kHz,192kHzのいずれか)のAES/EBUフォーマットのデジタルオーディオ信号に変換する回路である。
各出力処理回路13から出力されたAES/EBUフォーマットのデジタルオーディオ信号は、編集端末や番組送出装置等に送られる。
各ワードクロック入力端子14には、各入力処理回路11に入力されるデジタルオーディオ信号のサンプリング周波数の種類に対応して、48kHz,96kHz,192kHzという様々なサンプリング周波数のワードクロックが入力される。すなわち、入力処理回路11にサンプリング周波数48kHz,96kHz,192kHzの3種類のデジタルオーディオ信号が全て入力される場合には、いずれか1個のワードクロック入力端子14にサンプリング周波数48kHzのワードクロックが入力され、別の1個のワードクロック入力端子14にサンプリング周波数96kHzのワードクロックが入力され、残りの1個のワードクロック入力端子14にサンプリング周波数192kHzのワードクロックが入力される。
ワードクロック入力端子14−1〜14−3に入力されたワードクロックは、それぞれ対応するワードクロック自動同期周波数検出装置1−1〜1−3に送られて、ワードクロック自動同期周波数検出装置1−1〜1−3内の周波数検出回路2(図1)に供給される。
ワードクロック自動同期周波数検出装置1−1〜1−3から出力されるクロック信号(図1の分周器8の出力)は、それぞれ、入力処理回路11,マトリクススイッチ回路12及び出力処理回路13のうち、当該ワードクロック自動同期周波数検出装置に供給されたワードクロックと同じサンプリング周波数で入力されたデジタルオーディオ信号を処理する部分に供給される(例えば、96kHzのワードクロックが供給されたワードクロック自動同期周波数検出装置からの出力クロック信号は、AES/EBUフォーマットでの入力時のサンプリング周波数が96kHzであったデジタルオーディオ信号を処理する部分に供給される)。
また、ワードクロック自動同期周波数検出装置1−1〜1−3から出力される前述の入力周波数検出信号は、それぞれ、出力処理回路13のうち、当該ワードクロック自動同期周波数検出装置に供給されたワードクロックと同じサンプリング周波数で入力されたデジタルオーディオ信号を処理する部分に供給される。
このオーディオスイッチャは、48kHz,96kHz,192kHzという3種類のサンプリング周波数のデジタルオーディオ信号に対応して、48kHz,96kHz,192kHzという3種類のサンプリング周波数のワードクロックを入力し、それらのサンプリング周波数のワードクロックにそれぞれ同期したクロック信号を生成して、そのクロック信号に基づいてオーディオスイッチャ内の回路を動作させる機能を有する。
これにより、48kHz,96kHz,192kHzという3種類のサンプリング周波数のデジタルオーディオ信号を同時に入力させ、それらのデジタルオーディオ信号をそれぞれどの機器に送るかを切り替えることができる。
そして、各ワードクロック自動同期周波数検出装置1−1〜1−3を同一構成とし、且つ、各ワードクロック自動同期周波数検出装置1−1〜1−3に複数個のPLLを設けたり、各ワードクロック自動同期周波数検出装置1−1〜1−3のPLL内のLPFのCR時定数や分周器の分周比を切り替えたりすることなく、48kHz,96kHz,192kHzという3種類のサンプリング周波数のワードクロックにそれぞれ同期したクロック信号を生成することができる。
なお、以外の例では、48kHz,96kHz,192kHzという3種類のサンプリング周波数のワードクロックが入力される場合について説明した。しかし、これ以外の適宜の複数種類のサンプリング周波数のワードクロックが入力される場合にも、以上に説明したのと同様にして本発明に係るワードクロック自動同期周波数検出装置を構成できることはもちろんである。
また、図3の例ではオーディオスイッチャを示したが、本発明に係るワードクロック自動同期周波数検出装置は、複数種類のサンプリング周波数のデジタルオーディオ信号が入力され得るあらゆるオーディオ機器に搭載することができる。
1 ワードクロック自動同期周波数検出装置、1−1〜1−3 ワードクロック自動同期周波数検出装置、 2 周波数検出回路、 3 間引き回路、 4 PLL、 5 位相比較器、 6 LPF、 7 VCXO、 8 分周器、 9 ワードクロック入力端子、 11−1〜11−n 入力処理回路、 12 マトリクススイッチ回路、 13−1〜13−n 出力処理回路、 14−1〜14−3、 ワードクロック入力端子
Claims (7)
- 位相比較器と、ローパスフィルタと、所定の複数種類のサンプリング周波数の公倍数に該当する発振周波数の電圧制御発振器と、前記電圧制御発振器の出力を、前記複数種類のサンプリング周波数のうちの最小周波数に低減する分周器とで構成され、前記分周器の出力が前記位相比較器に比較信号としてフィードバックされるPLLと、
外部から入力されたワードクロックの立ち上がりの回数に基づいて、前記ワードクロックのサンプリング周波数を検出する検出手段と、
前記検出手段によって検出されたサンプリング周波数が前記最小周波数以外の周波数である場合に、前記ワードクロックのサンプリング周波数を前記最小周波数に間引く間引き手段と
を備え、
前記間引き手段によって間引かれたワードクロックが、前記PLL内の前記位相比較器に送られて前記比較信号と比較される
ことを特徴とするワードクロック自動同期周波数検出装置。 - 請求項1に記載のワードクロック自動同期周波数検出装置において、
前記複数種類のサンプリング周波数は、前記最小周波数と、前記最小周波数の整数倍の周波数であり、
前記検出手段は、前記最小周波数の1周期内における前記立ち上がりの回数から、前記ワードクロックのサンプリング周波数を検出する
ことを特徴とするワードクロック自動同期周波数検出装置。 - 請求項2に記載のワードクロック自動同期周波数検出装置において、
前記複数種類のサンプリング周波数は、48kHz,96kHz及び192kHzであることを特徴とするワードクロック自動同期周波数検出装置。 - 外部から入力されたワードクロックに基づいて動作するオーディオスイッチャにおいて、
位相比較器と、ローパスフィルタと、所定の複数種類のサンプリング周波数の公倍数に該当する発振周波数の電圧制御発振器と、前記電圧制御発振器の出力を、前記複数種類のサンプリング周波数のうちの最小周波数に低減する分周器とで構成され、前記分周器の出力が前記位相比較器に比較信号としてフィードバックされるPLLと、
外部から入力されたワードクロックの立ち上がりの回数に基づいて、前記ワードクロックのサンプリング周波数を検出する検出手段と、
前記検出手段によって検出されたサンプリング周波数が前記最小周波数以外の周波数である場合に、前記ワードクロックのサンプリング周波数を前記最小周波数に間引く間引き手段と
を備え、
前記間引き手段によって間引かれたワードクロックが、前記PLL内の前記位相比較器に送られて前記比較信号と比較され、
前記分周器から出力されたクロック信号に基づいて動作する
ことを特徴とするオーディオスイッチャ。 - 請求項4に記載のオーディオスイッチャにおいて、
前記複数種類のサンプリング周波数は、前記最小周波数と、前記最小周波数の整数倍の周波数であり、
前記検出手段は、前記最小周波数の1周期内における前記立ち上がりの回数から、前記ワードクロックのサンプリング周波数を検出する
ことを特徴とするオーディオスイッチャ。 - 請求項5に記載のオーディオスイッチャにおいて、
前記複数種類のサンプリング周波数は、48kHz,96kHz及び192kHzであることを特徴とするオーディオスイッチャ。 - 請求項4に記載のオーディオスイッチャにおいて、
複数のワードクロック入力端子を有し、
前記PLL,前記検出手段及び前記間引き手段が、前記ワードクロック入力端子と対応させて複数組設けられており、
各々の前記入力端子に入力されたワードクロックが、対応する組の前記検出手段に供給される
ることを特徴とするオーディオスイッチャ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005304680A JP2007116362A (ja) | 2005-10-19 | 2005-10-19 | ワードクロック自動同期周波数検出装置及びオーディオスイッチャ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005304680A JP2007116362A (ja) | 2005-10-19 | 2005-10-19 | ワードクロック自動同期周波数検出装置及びオーディオスイッチャ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007116362A true JP2007116362A (ja) | 2007-05-10 |
Family
ID=38098168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005304680A Pending JP2007116362A (ja) | 2005-10-19 | 2005-10-19 | ワードクロック自動同期周波数検出装置及びオーディオスイッチャ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007116362A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2234270A1 (en) * | 2009-03-27 | 2010-09-29 | Yamaha Corporation | Digital audio device |
-
2005
- 2005-10-19 JP JP2005304680A patent/JP2007116362A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2234270A1 (en) * | 2009-03-27 | 2010-09-29 | Yamaha Corporation | Digital audio device |
US8548616B2 (en) | 2009-03-27 | 2013-10-01 | Yamaha Corporation | Digital audio device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8059200B2 (en) | Video clock generator for multiple video formats | |
US8233092B2 (en) | Video signal processing device | |
KR0172904B1 (ko) | 에이치디티브이의 범용클럭발생장치 | |
JPH03175833A (ja) | Muse信号の同期再生装置 | |
US5268932A (en) | Interface circuit between a plurality of transmission lines and high bit rate data terminal equipment | |
EP1876712A1 (en) | Clock generating circuit and audio system | |
JP2007116362A (ja) | ワードクロック自動同期周波数検出装置及びオーディオスイッチャ | |
EP1324619A2 (en) | An improved fractional divider | |
JP2006339940A (ja) | Pll制御回路およびその制御方法 | |
US7706490B2 (en) | Analog to digital converter clock synchronizer | |
JP4652323B2 (ja) | 固定レートサンプリングモードにおいて同期サンプリング設計を使用する方法 | |
JPS62105077A (ja) | 時刻装置 | |
JP3085214B2 (ja) | ディジタルオーディオ機器のクロック選択支援方式 | |
JP2003198874A (ja) | システムクロック生成回路 | |
JPH01109878A (ja) | 識別信号発生装置を有するテレビジョン受信機用回路装置 | |
JP3353372B2 (ja) | 液晶表示装置 | |
JP2962255B2 (ja) | クロック系の冗長構成における位相制御方式 | |
CN101064520B (zh) | 数字广播接收装置和数字广播系统 | |
JPWO2005117421A1 (ja) | 信号受信回路及び信号入力検知回路 | |
JP2913634B2 (ja) | 同期調整装置 | |
JP4153679B2 (ja) | サンプリング周波数変換装置 | |
US6859912B2 (en) | Method and circuit arrangement for clock recovery | |
JPH05102952A (ja) | デイジタル伝送装置のクロツク切替回路 | |
US20080056670A1 (en) | Recording/reproducing apparatus | |
JP2006101455A (ja) | デジタル音声調整装置 |