JP3518871B2 - クロマ信号処理回路 - Google Patents
クロマ信号処理回路Info
- Publication number
- JP3518871B2 JP3518871B2 JP07853092A JP7853092A JP3518871B2 JP 3518871 B2 JP3518871 B2 JP 3518871B2 JP 07853092 A JP07853092 A JP 07853092A JP 7853092 A JP7853092 A JP 7853092A JP 3518871 B2 JP3518871 B2 JP 3518871B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency
- data
- signal
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、例えばビデオテープレ
コーダに用いて好適なクロマ信号処理回路に関する。 【０００２】 【従来の技術】図２は従来のビデオテープレコーダにお
けるクロマ信号処理回路の一例の構成を示すブロック図
である。Ａ／Ｄ変換器１は、固定発振回路３２が出力す
る周波数４ｆSC（ｆSCはカラーサブキャリア周波数であ
り、ＮＴＳＣ方式の場合、３．５８ＭＨｚ）のクロック
に同期して、図示せぬ磁気テープより再生された、低域
変換されている再生ＲＦアナログクロマ信号（Ｒ−Ｙ，
Ｂ−Ｙ成分を含む）をＡ／Ｄ変換して、ハーフバンドフ
ィルタ（ＨＢＦ）２に出力する。ＨＢＦ２は入力データ
の周波数帯域を１／２に制限し、デシメーション回路３
に供給する。デシメーション回路３は入力データを１／
２に間引いてＡＣＣ回路４に出力するようになってい
る。ＡＣＣ回路４はカラーバースト成分のレベルをＡＧ
Ｃ動作により一定に調整した後、デコーダ５に出力す
る。 【０００３】デコーダ５はＡＣＣ回路４より入力された
データに、積分回路１５とともにＶＣＯ１７を構成する
ＲＯＭ１６より供給される周波数７４３ｋＨｚの基準デ
ータ（低域キャリア）を乗算して、ベースバンドのクロ
マデータ（Ｒ−Ｙ，Ｂ−Ｙ）を生成する。このデータは
ＨＢＦ６により周波数帯域が１／２に制限された後、デ
シメーション回路７に供給され、データが１／２に間引
かれるようになっている。このデータはさらにＨＢＦ８
により周波数帯域が１／２に制限された後、デシメーシ
ョン回路９に供給され、データがさらに１／２に間引か
れる。これにより、データの周波数はｆSC／２になるよ
うになっている。このデータはくし型フィルタ１０に供
給され、クロストーク成分が除去された後、ディエンフ
ァシス回路１１によりディエンファシスがなされるよう
になっている。ディエンファシス回路１１の出力はエン
コーダ１９に供給され、元の３．５８ＭＨｚのクロマ信
号に戻されるようになっている。 【０００４】ディエンファシス回路１１より出力された
データの一部はバーストゲートリミッタ１２に供給さ
れ、そこでカラーバースト成分が分離されるとともに、
その振幅が一定値に制限されるようになされている。こ
のバースト成分は、重み付け位相検出回路１３において
重み付けが行なわれる。すなわち、重み付け位相検出回
路１３は、入力データを予め設定した基準レベルと比較
し、その比較結果に対応して重み付けをした検出データ
を出力する。ローパスフィルタ（ＬＰＦ）１４はこの検
出データを平滑する。 【０００５】ＬＰＦ１４より出力されたデータは加算回
路３１を介して積分回路１５に供給されている。積分回
路１５は加算回路３１より入力されたデータを、発振回
路３２が出力するクロックに同期して累積加算する。こ
の積分回路１５の出力はＲＯＭ１６にアドレスとして供
給される。ＲＯＭ１６には正弦波のデータが記憶されて
おり、このアドレスに記憶されているデータを読み出す
ことにより７４３ｋＨｚの基準信号を生成し、デコーダ
５に出力している。すなわち、デコーダ５、ＨＢＦ６、
デシメーション回路７、ＨＢＦ８、デシメーション回路
９、くし型フィルタ１０、ディエンファシス回路１１、
バーストゲートリミッタ１２、重み付け位相検出回路１
３、ＬＰＦ１４、加算回路３１、ＶＣＯ１７によりＡＰ
Ｃ（自動位相制御）ループ１８が構成されており、再生
クロマデータ中のカラーバースト成分に対するＶＣＯ１
７の出力の位相誤差が除去されるようになされている。
積分回路１５とともにＶＣＯ１７を構成しているＲＯＭ
１６は、ＡＰＣループ１８の位相誤差が小さくなるよう
に発振周波数を調整する。 【０００６】一方、ＡＰＣループ１８では除去できない
周波数誤差を除去するために、ＡＰＣＩＤ検出回路３
３、積分回路３４、ＬＰＦ３５、加算回路３１、ＶＣＯ
１７よりなるＡＰＣＩＤループ３６が設けられている。
すなわち、ＲＯＭ１６が出力する７４３ｋＨｚのデータ
はＡＰＣＩＤ検出回路３３に供給され、１／（１８９／
４）に分周される。そしてこの分周信号の周波数が、磁
気テープから再生されたビデオ信号から分離された再生
水平同期信号の周波数（１５．７５ｋＨｚ）と比較され
る。ＡＰＣＩＤ検出回路３３は再生水平同期信号とＶＣ
Ｏ１７の出力との周波数誤差を出力する。この誤差は積
分回路３４に供給される。 【０００７】積分回路３４はこの周波数誤差を予め設定
した基準レベルと比較し、基準レベルの範囲内にあると
き第１の検出データを、基準レベルの範囲より大きいと
き第２の検出データを、さらに基準レベルの範囲より小
さいとき第３の検出データを、それぞれ出力する。周波
数誤差は各Ｈ（水平走査周期）毎に発生するが、積分回
路３４はこの周波数誤差が一定の期間（複数Ｈ）連続し
て発生したときこれを累積加算（積分）して出力する。
この積分出力は、ＬＰＦ３５で平滑された後、加算回路
３１に供給され、ＡＰＣループ１８における位相誤差と
加算され、ＶＣＯ１７の発振周波数を制御する。 【０００８】すなわち、再生クロマ信号は、Ａ／Ｄ変換
器１によりＡ／Ｄ変換され、デジタルデータとされた
後、そのカラーサブキャリア成分の位相と周波数がＡＰ
Ｃループ１８とＡＰＣＩＤループ３６により制御される
とともに、くし型フィルタ１０によりクロストーク成分
が除去されて出力されるのである。 【０００９】 【発明が解決しようとする課題】このように、従来の回
路は、カラーサブキャリア成分の位相を制御するのにＡ
ＰＣループ１８を有する他、周波数成分を制御するのに
ＡＰＣＩＤループ３６を有していた。その結果、構成が
複雑になるだけでなく、全体の回路規模が大きくなり、
コスト高となる課題があった。 【００１０】本発明はこのような状況に鑑みてなされた
ものであり、構成を簡略化し、全体的に回路規模を小さ
くして、低コスト化を可能にするものである。 【００１１】 【課題を解決するための手段】本発明のクロマ信号処理
回路は、磁気テープなどの記録媒体より再生された水平
同期信号に同期したクロックを生成するクロック生成手
段としてのＶＣＯ２３と、ＶＣＯ２３により生成された
クロックに同期して、磁気テープより再生された、低域
変換されたアナログクロマ信号をＡ／Ｄ変換するＡ／Ｄ
変換手段としてのＡ／Ｄ変換器１と、基準信号を発生す
る信号発生手段としてのＶＣＯ１７と、基準信号の位相
を、Ａ／Ｄ変換器１によりＡ／Ｄ変換されたクロマ信号
に含まれるカラーバースト成分の位相に同期するように
制御する位相制御手段としてのデコーダ５と、ＶＣＯ２
３により生成されたクロックを利用して、基準信号の周
波数を制御する周波数制御手段としての積分回路１５と
を備えることを特徴とする。 【００１２】 【作用】上記構成のクロマ信号処理回路においては、ク
ロマ信号をＡ／Ｄ変換するのに再生水平同期信号に同期
したクロックが用いられるとともに、このクロックを用
いて、デコーダ５に供給する基準信号が生成される。従
って、ＡＰＣＩＤループが不用となり、構成を簡略化
し、全体としての回路規模を小さくして、低コスト化す
ることができる。 【００１３】 【実施例】次に本発明のクロマ信号処理回路の一実施例
について説明する。図１は本発明のクロマ信号処理回路
の一実施例の構成を示すブロック図であり、図２におけ
る場合と対応する部分には同一の符号を付してあり、そ
の説明は繰返しになるので適宜省略する。図１の実施例
においては、図示せぬ磁気テープから再生された再生ビ
デオ信号から分離された再生水平同期信号が位相比較器
２１に供給されるようになされている。またこの位相比
較器２１には分周器２４の出力が供給されており、位相
比較器２１は両入力の位相を比較し、その誤差を出力す
る。 【００１４】この位相誤差信号はＬＰＦ２２により平滑
された後、ＶＣＯ２３に供給されるようになされてい
る。ＶＣＯ２３はＬＰＦ２２より入力された信号に対応
する位相に同期した周波数４ｆSCのクロックを生成し、
Ａ／Ｄ変換器１に出力するようになされている。また、
ＶＣＯ２３の出力するクロックは分周器２４に入力さ
れ、１／９１０に分周されて、位相比較器２１に入力さ
れている。すなわち、位相比較器２１、ＬＰＦ２２、Ｖ
ＣＯ２３、分周器２４により、再生水平同期信号の位相
と周波数に同期したクロックを生成するＰＬＬ２５が構
成されている。そして、このＰＬＬ２５により生成した
クロックがＶＣＯ１７を構成する積分回路１５に供給さ
れている。 【００１５】このように、図１の実施例においては、図
２の例におけるＡＰＣＩＤループ３６を構成する加算回
路３１、ＡＰＣＩＤ検出回路３３、積分回路３４、ＬＰ
Ｆ３５が省略されているとともに、固定発振回路３２が
省略されている。図１の実施例のその他の構成は図２に
おける場合と同様である。 【００１６】次にその動作について説明する。分周器２
４はＶＣＯ２３が出力する周波数４ｆSC（＝９１０fH：
fHは水平走査周波数）のクロックの周波数を１／９１０
に分周する。位相比較器２１はこの分周器２４の分周信
号と再生水平同期信号との位相を比較し、その位相誤差
信号を出力する。この位相誤差信号はＬＰＦ２２により
平滑され、ＶＣＯ２３に供給される。これにより、ＶＣ
Ｏ２３は再生水平同期信号の位相と周波数に同期したク
ロックを生成することになる。 【００１７】Ａ／Ｄ変換器１は、ＶＣＯ２３が出力する
周波数４ｆSCのクロックに同期して、低域変換されてい
る再生ＲＦアナログクロマ信号（Ｒ−Ｙ，Ｂ−Ｙ）をＡ
／Ｄ変換して、ハーフバンドフィルタ（ＨＢＦ）２に出
力する。ＨＢＦ２は入力データの周波数帯域を１／２に
制限し、デシメーション回路３に供給する。デシメーシ
ョン回路３は入力データを１／２に間引いてＡＣＣ回路
４に出力する。ＡＣＣ回路４はカラーバースト成分のレ
ベルを一定に調整（ＡＧＣ）した後、デコーダ５に出力
する。 【００１８】デコーダ５はＡＣＣ回路４より入力された
データに、ＲＯＭ１６より供給される周波数７４３ｋＨ
ｚの基準データ（低域キャリア）を乗算して、ベースバ
ンドのクロマデータ（Ｒ−Ｙ，Ｂ−Ｙ）を生成する。こ
のデータはＨＢＦ６により周波数帯域が１／２に制限さ
れた後、デシメーション回路７に供給され、データが１
／２に間引かれる。このデータはさらにＨＢＦ８により
周波数帯域が１／２に制限された後、デシメーション回
路９に供給され、さらに１／２のデータに間引かれる。
これにより、データの周波数はｆSC／２になる。このデ
ータはくし型フィルタ１０に供給され、クロストーク成
分が除去された後、ディエンファシス回路１１によりデ
ィエンファシスがなされる。さらにエンコーダ１９に供
給され、元の３．５８ＭＨｚのクロマ信号に戻される。 【００１９】ディエンファシス回路１１より出力された
データの一部はバーストゲートリミッタ１２に供給さ
れ、そこでカラーバースト成分が分離されるとともに、
その振幅が一定値に制限される。これにより、バースト
成分の位相誤差が振幅により影響を受けることが抑制さ
れる。このバースト成分は、重み付け位相検出回路１３
に入力され、予め設定した基準レベルと比較される。そ
して、その比較結果に対応して重み付けをした位相検出
データが出力される。ローパスフィルタ（ＬＰＦ）１４
はこの検出データを平滑する。 【００２０】ＬＰＦ１４より出力されたデータは積分回
路１５に供給される。積分回路１５はこの入力データ
を、ＶＣＯ２３が出力するクロック（このクロックは上
述したように、再生水平同期信号に同期している）に同
期して累積加算（積分）する。この積分回路１５が出力
するアドレスに記憶されているデータがＲＯＭ１６から
読み出されて、７４３ｋＨｚの基準データ（低域キャリ
ア）が生成される。そしてこの基準データがデコーダ５
に供給される。 【００２１】カラーバースト成分の位相誤差は、デコー
ダ５、ＨＢＦ６、デシメーション回路７、ＨＢＦ８、デ
シメーション回路９、くし型フィルタ１０、ディエンフ
ァシス回路１１、バーストゲートリミッタ１２、重み付
け位相検出回路１３、ＬＰＦ１４、ＶＣＯ１７により構
成されているＡＰＣループ１８により除去される。一
方、その周波数誤差の調整は、積分回路１５に供給され
るクロックが、上述したように、既に再生水平同期信号
の周波数および位相に同期したクロックとなっているた
め不用となる。 【００２２】本発明はビデオテープレコーダの他、ビデ
オディスクプレーヤなど、記録媒体よりビデオ信号を再
生し、その再生クロマ信号をデジタル的に処理する場合
に応用することが可能である。 【００２３】 【発明の効果】以上のように本発明のクロマ信号処理回
路によれば、クロマ信号をＡ／Ｄ変換するのに再生水平
同期信号に同期したクロックを用いるとともに、このク
ロックを用いて、位相制御手段に供給する基準信号を生
成するようにしたので、ＡＰＣＩＤループが不用とな
る。再生水平同期信号に同期したクロックを生成する回
路はクロマ信号の処理だけでなく、他の処理においても
必要であるから、その回路と共用することができる。従
って、構成を簡略化し、全体としての回路規模を小さく
して、低コスト化することができる。また、クロストー
クを除去した後のクロマ信号の処理に用いられるメモリ
の規模および処理を簡略化することができる。
コーダに用いて好適なクロマ信号処理回路に関する。 【０００２】 【従来の技術】図２は従来のビデオテープレコーダにお
けるクロマ信号処理回路の一例の構成を示すブロック図
である。Ａ／Ｄ変換器１は、固定発振回路３２が出力す
る周波数４ｆSC（ｆSCはカラーサブキャリア周波数であ
り、ＮＴＳＣ方式の場合、３．５８ＭＨｚ）のクロック
に同期して、図示せぬ磁気テープより再生された、低域
変換されている再生ＲＦアナログクロマ信号（Ｒ−Ｙ，
Ｂ−Ｙ成分を含む）をＡ／Ｄ変換して、ハーフバンドフ
ィルタ（ＨＢＦ）２に出力する。ＨＢＦ２は入力データ
の周波数帯域を１／２に制限し、デシメーション回路３
に供給する。デシメーション回路３は入力データを１／
２に間引いてＡＣＣ回路４に出力するようになってい
る。ＡＣＣ回路４はカラーバースト成分のレベルをＡＧ
Ｃ動作により一定に調整した後、デコーダ５に出力す
る。 【０００３】デコーダ５はＡＣＣ回路４より入力された
データに、積分回路１５とともにＶＣＯ１７を構成する
ＲＯＭ１６より供給される周波数７４３ｋＨｚの基準デ
ータ（低域キャリア）を乗算して、ベースバンドのクロ
マデータ（Ｒ−Ｙ，Ｂ−Ｙ）を生成する。このデータは
ＨＢＦ６により周波数帯域が１／２に制限された後、デ
シメーション回路７に供給され、データが１／２に間引
かれるようになっている。このデータはさらにＨＢＦ８
により周波数帯域が１／２に制限された後、デシメーシ
ョン回路９に供給され、データがさらに１／２に間引か
れる。これにより、データの周波数はｆSC／２になるよ
うになっている。このデータはくし型フィルタ１０に供
給され、クロストーク成分が除去された後、ディエンフ
ァシス回路１１によりディエンファシスがなされるよう
になっている。ディエンファシス回路１１の出力はエン
コーダ１９に供給され、元の３．５８ＭＨｚのクロマ信
号に戻されるようになっている。 【０００４】ディエンファシス回路１１より出力された
データの一部はバーストゲートリミッタ１２に供給さ
れ、そこでカラーバースト成分が分離されるとともに、
その振幅が一定値に制限されるようになされている。こ
のバースト成分は、重み付け位相検出回路１３において
重み付けが行なわれる。すなわち、重み付け位相検出回
路１３は、入力データを予め設定した基準レベルと比較
し、その比較結果に対応して重み付けをした検出データ
を出力する。ローパスフィルタ（ＬＰＦ）１４はこの検
出データを平滑する。 【０００５】ＬＰＦ１４より出力されたデータは加算回
路３１を介して積分回路１５に供給されている。積分回
路１５は加算回路３１より入力されたデータを、発振回
路３２が出力するクロックに同期して累積加算する。こ
の積分回路１５の出力はＲＯＭ１６にアドレスとして供
給される。ＲＯＭ１６には正弦波のデータが記憶されて
おり、このアドレスに記憶されているデータを読み出す
ことにより７４３ｋＨｚの基準信号を生成し、デコーダ
５に出力している。すなわち、デコーダ５、ＨＢＦ６、
デシメーション回路７、ＨＢＦ８、デシメーション回路
９、くし型フィルタ１０、ディエンファシス回路１１、
バーストゲートリミッタ１２、重み付け位相検出回路１
３、ＬＰＦ１４、加算回路３１、ＶＣＯ１７によりＡＰ
Ｃ（自動位相制御）ループ１８が構成されており、再生
クロマデータ中のカラーバースト成分に対するＶＣＯ１
７の出力の位相誤差が除去されるようになされている。
積分回路１５とともにＶＣＯ１７を構成しているＲＯＭ
１６は、ＡＰＣループ１８の位相誤差が小さくなるよう
に発振周波数を調整する。 【０００６】一方、ＡＰＣループ１８では除去できない
周波数誤差を除去するために、ＡＰＣＩＤ検出回路３
３、積分回路３４、ＬＰＦ３５、加算回路３１、ＶＣＯ
１７よりなるＡＰＣＩＤループ３６が設けられている。
すなわち、ＲＯＭ１６が出力する７４３ｋＨｚのデータ
はＡＰＣＩＤ検出回路３３に供給され、１／（１８９／
４）に分周される。そしてこの分周信号の周波数が、磁
気テープから再生されたビデオ信号から分離された再生
水平同期信号の周波数（１５．７５ｋＨｚ）と比較され
る。ＡＰＣＩＤ検出回路３３は再生水平同期信号とＶＣ
Ｏ１７の出力との周波数誤差を出力する。この誤差は積
分回路３４に供給される。 【０００７】積分回路３４はこの周波数誤差を予め設定
した基準レベルと比較し、基準レベルの範囲内にあると
き第１の検出データを、基準レベルの範囲より大きいと
き第２の検出データを、さらに基準レベルの範囲より小
さいとき第３の検出データを、それぞれ出力する。周波
数誤差は各Ｈ（水平走査周期）毎に発生するが、積分回
路３４はこの周波数誤差が一定の期間（複数Ｈ）連続し
て発生したときこれを累積加算（積分）して出力する。
この積分出力は、ＬＰＦ３５で平滑された後、加算回路
３１に供給され、ＡＰＣループ１８における位相誤差と
加算され、ＶＣＯ１７の発振周波数を制御する。 【０００８】すなわち、再生クロマ信号は、Ａ／Ｄ変換
器１によりＡ／Ｄ変換され、デジタルデータとされた
後、そのカラーサブキャリア成分の位相と周波数がＡＰ
Ｃループ１８とＡＰＣＩＤループ３６により制御される
とともに、くし型フィルタ１０によりクロストーク成分
が除去されて出力されるのである。 【０００９】 【発明が解決しようとする課題】このように、従来の回
路は、カラーサブキャリア成分の位相を制御するのにＡ
ＰＣループ１８を有する他、周波数成分を制御するのに
ＡＰＣＩＤループ３６を有していた。その結果、構成が
複雑になるだけでなく、全体の回路規模が大きくなり、
コスト高となる課題があった。 【００１０】本発明はこのような状況に鑑みてなされた
ものであり、構成を簡略化し、全体的に回路規模を小さ
くして、低コスト化を可能にするものである。 【００１１】 【課題を解決するための手段】本発明のクロマ信号処理
回路は、磁気テープなどの記録媒体より再生された水平
同期信号に同期したクロックを生成するクロック生成手
段としてのＶＣＯ２３と、ＶＣＯ２３により生成された
クロックに同期して、磁気テープより再生された、低域
変換されたアナログクロマ信号をＡ／Ｄ変換するＡ／Ｄ
変換手段としてのＡ／Ｄ変換器１と、基準信号を発生す
る信号発生手段としてのＶＣＯ１７と、基準信号の位相
を、Ａ／Ｄ変換器１によりＡ／Ｄ変換されたクロマ信号
に含まれるカラーバースト成分の位相に同期するように
制御する位相制御手段としてのデコーダ５と、ＶＣＯ２
３により生成されたクロックを利用して、基準信号の周
波数を制御する周波数制御手段としての積分回路１５と
を備えることを特徴とする。 【００１２】 【作用】上記構成のクロマ信号処理回路においては、ク
ロマ信号をＡ／Ｄ変換するのに再生水平同期信号に同期
したクロックが用いられるとともに、このクロックを用
いて、デコーダ５に供給する基準信号が生成される。従
って、ＡＰＣＩＤループが不用となり、構成を簡略化
し、全体としての回路規模を小さくして、低コスト化す
ることができる。 【００１３】 【実施例】次に本発明のクロマ信号処理回路の一実施例
について説明する。図１は本発明のクロマ信号処理回路
の一実施例の構成を示すブロック図であり、図２におけ
る場合と対応する部分には同一の符号を付してあり、そ
の説明は繰返しになるので適宜省略する。図１の実施例
においては、図示せぬ磁気テープから再生された再生ビ
デオ信号から分離された再生水平同期信号が位相比較器
２１に供給されるようになされている。またこの位相比
較器２１には分周器２４の出力が供給されており、位相
比較器２１は両入力の位相を比較し、その誤差を出力す
る。 【００１４】この位相誤差信号はＬＰＦ２２により平滑
された後、ＶＣＯ２３に供給されるようになされてい
る。ＶＣＯ２３はＬＰＦ２２より入力された信号に対応
する位相に同期した周波数４ｆSCのクロックを生成し、
Ａ／Ｄ変換器１に出力するようになされている。また、
ＶＣＯ２３の出力するクロックは分周器２４に入力さ
れ、１／９１０に分周されて、位相比較器２１に入力さ
れている。すなわち、位相比較器２１、ＬＰＦ２２、Ｖ
ＣＯ２３、分周器２４により、再生水平同期信号の位相
と周波数に同期したクロックを生成するＰＬＬ２５が構
成されている。そして、このＰＬＬ２５により生成した
クロックがＶＣＯ１７を構成する積分回路１５に供給さ
れている。 【００１５】このように、図１の実施例においては、図
２の例におけるＡＰＣＩＤループ３６を構成する加算回
路３１、ＡＰＣＩＤ検出回路３３、積分回路３４、ＬＰ
Ｆ３５が省略されているとともに、固定発振回路３２が
省略されている。図１の実施例のその他の構成は図２に
おける場合と同様である。 【００１６】次にその動作について説明する。分周器２
４はＶＣＯ２３が出力する周波数４ｆSC（＝９１０fH：
fHは水平走査周波数）のクロックの周波数を１／９１０
に分周する。位相比較器２１はこの分周器２４の分周信
号と再生水平同期信号との位相を比較し、その位相誤差
信号を出力する。この位相誤差信号はＬＰＦ２２により
平滑され、ＶＣＯ２３に供給される。これにより、ＶＣ
Ｏ２３は再生水平同期信号の位相と周波数に同期したク
ロックを生成することになる。 【００１７】Ａ／Ｄ変換器１は、ＶＣＯ２３が出力する
周波数４ｆSCのクロックに同期して、低域変換されてい
る再生ＲＦアナログクロマ信号（Ｒ−Ｙ，Ｂ−Ｙ）をＡ
／Ｄ変換して、ハーフバンドフィルタ（ＨＢＦ）２に出
力する。ＨＢＦ２は入力データの周波数帯域を１／２に
制限し、デシメーション回路３に供給する。デシメーシ
ョン回路３は入力データを１／２に間引いてＡＣＣ回路
４に出力する。ＡＣＣ回路４はカラーバースト成分のレ
ベルを一定に調整（ＡＧＣ）した後、デコーダ５に出力
する。 【００１８】デコーダ５はＡＣＣ回路４より入力された
データに、ＲＯＭ１６より供給される周波数７４３ｋＨ
ｚの基準データ（低域キャリア）を乗算して、ベースバ
ンドのクロマデータ（Ｒ−Ｙ，Ｂ−Ｙ）を生成する。こ
のデータはＨＢＦ６により周波数帯域が１／２に制限さ
れた後、デシメーション回路７に供給され、データが１
／２に間引かれる。このデータはさらにＨＢＦ８により
周波数帯域が１／２に制限された後、デシメーション回
路９に供給され、さらに１／２のデータに間引かれる。
これにより、データの周波数はｆSC／２になる。このデ
ータはくし型フィルタ１０に供給され、クロストーク成
分が除去された後、ディエンファシス回路１１によりデ
ィエンファシスがなされる。さらにエンコーダ１９に供
給され、元の３．５８ＭＨｚのクロマ信号に戻される。 【００１９】ディエンファシス回路１１より出力された
データの一部はバーストゲートリミッタ１２に供給さ
れ、そこでカラーバースト成分が分離されるとともに、
その振幅が一定値に制限される。これにより、バースト
成分の位相誤差が振幅により影響を受けることが抑制さ
れる。このバースト成分は、重み付け位相検出回路１３
に入力され、予め設定した基準レベルと比較される。そ
して、その比較結果に対応して重み付けをした位相検出
データが出力される。ローパスフィルタ（ＬＰＦ）１４
はこの検出データを平滑する。 【００２０】ＬＰＦ１４より出力されたデータは積分回
路１５に供給される。積分回路１５はこの入力データ
を、ＶＣＯ２３が出力するクロック（このクロックは上
述したように、再生水平同期信号に同期している）に同
期して累積加算（積分）する。この積分回路１５が出力
するアドレスに記憶されているデータがＲＯＭ１６から
読み出されて、７４３ｋＨｚの基準データ（低域キャリ
ア）が生成される。そしてこの基準データがデコーダ５
に供給される。 【００２１】カラーバースト成分の位相誤差は、デコー
ダ５、ＨＢＦ６、デシメーション回路７、ＨＢＦ８、デ
シメーション回路９、くし型フィルタ１０、ディエンフ
ァシス回路１１、バーストゲートリミッタ１２、重み付
け位相検出回路１３、ＬＰＦ１４、ＶＣＯ１７により構
成されているＡＰＣループ１８により除去される。一
方、その周波数誤差の調整は、積分回路１５に供給され
るクロックが、上述したように、既に再生水平同期信号
の周波数および位相に同期したクロックとなっているた
め不用となる。 【００２２】本発明はビデオテープレコーダの他、ビデ
オディスクプレーヤなど、記録媒体よりビデオ信号を再
生し、その再生クロマ信号をデジタル的に処理する場合
に応用することが可能である。 【００２３】 【発明の効果】以上のように本発明のクロマ信号処理回
路によれば、クロマ信号をＡ／Ｄ変換するのに再生水平
同期信号に同期したクロックを用いるとともに、このク
ロックを用いて、位相制御手段に供給する基準信号を生
成するようにしたので、ＡＰＣＩＤループが不用とな
る。再生水平同期信号に同期したクロックを生成する回
路はクロマ信号の処理だけでなく、他の処理においても
必要であるから、その回路と共用することができる。従
って、構成を簡略化し、全体としての回路規模を小さく
して、低コスト化することができる。また、クロストー
クを除去した後のクロマ信号の処理に用いられるメモリ
の規模および処理を簡略化することができる。
【図面の簡単な説明】
【図１】本発明のクロマ信号処理回路の一実施例の構成
を示すブロック図である。 【図２】従来のクロマ信号処理回路の一例の構成を示す
ブロック図である。 【符号の説明】 １ Ａ／Ｄ変換器 ４ ＡＣＣ回路 ５ デコーダ １０ くし型フィルタ １２ バーストゲートリミッタ １５ 積分回路 １６ ＲＯＭ １７ ＶＣＯ １８ ＡＰＣループ ２１ 位相比較回路 ２３ ＶＣＯ ２４ 分周器 ２５ ＰＬＬ ３６ ＡＰＣＩＤループ
を示すブロック図である。 【図２】従来のクロマ信号処理回路の一例の構成を示す
ブロック図である。 【符号の説明】 １ Ａ／Ｄ変換器 ４ ＡＣＣ回路 ５ デコーダ １０ くし型フィルタ １２ バーストゲートリミッタ １５ 積分回路 １６ ＲＯＭ １７ ＶＣＯ １８ ＡＰＣループ ２１ 位相比較回路 ２３ ＶＣＯ ２４ 分周器 ２５ ＰＬＬ ３６ ＡＰＣＩＤループ
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 記録媒体より再生された水平同期信号に
同期したクロックを生成するクロック生成手段と、 前記クロック生成手段により生成された前記クロックに
同期して、前記記録媒体より再生された、低域変換され
たアナログクロマ信号をＡ／Ｄ変換するＡ／Ｄ変換手段
と、 基準信号を発生する信号発生手段と、 前記基準信号の位相を、前記Ａ／Ｄ変換手段によりＡ／
Ｄ変換されたクロマ信号に含まれるカラーバースト成分
の位相に同期するように制御する位相制御手段と、 前記クロック生成手段により生成された前記クロックを
利用して、前記基準信号の周波数を制御する周波数制御
手段とを備えることを特徴とするクロマ信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07853092A JP3518871B2 (ja) | 1992-02-28 | 1992-02-28 | クロマ信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07853092A JP3518871B2 (ja) | 1992-02-28 | 1992-02-28 | クロマ信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05244639A JPH05244639A (ja) | 1993-09-21 |
| JP3518871B2 true JP3518871B2 (ja) | 2004-04-12 |
Family
ID=13664475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07853092A Expired - Fee Related JP3518871B2 (ja) | 1992-02-28 | 1992-02-28 | クロマ信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3518871B2 (ja) |
-
1992
- 1992-02-28 JP JP07853092A patent/JP3518871B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05244639A (ja) | 1993-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6108485A (en) | Audio data playback clock signal generating apparatus for use in digital VCR | |
| JPH0591522A (ja) | デイジタル発振器及びこれを用いた色副搬送波再生回路 | |
| JP3518871B2 (ja) | クロマ信号処理回路 | |
| EP0118936A1 (en) | Method of encoding a recording signal, record carrier provided with a recording signal encoded in accordance with the method, apparatus for carrying out the method, and apparatus for reproducing a signal encoded in accordance with the method | |
| JP3053532B2 (ja) | 色信号の周波数帯域変換のための搬送波発生装置 | |
| JP3371292B2 (ja) | クロマ信号処理装置 | |
| JP3123464B2 (ja) | 映像信号処理方法及び装置 | |
| JP3244437B2 (ja) | クロック発生回路および方法 | |
| JPH11252580A (ja) | ビデオデコーダ及びこれに用いるカラー位相ロックループ | |
| JP2918603B2 (ja) | 色信号処理装置 | |
| JPH0213519B2 (ja) | ||
| JPS6046879B2 (ja) | 色副搬送波発生方式 | |
| JPH058630B2 (ja) | ||
| JP2563418B2 (ja) | ディジタルテレビジョン受像機 | |
| JP3249363B2 (ja) | クロック再生回路 | |
| JP2892668B2 (ja) | キャリア信号発生回路及び映像信号記録再生装置 | |
| JP3249362B2 (ja) | クロック再生回路 | |
| KR100220847B1 (ko) | 디지탈 비디오 카메라의 오디오 재생 클럭 발생 장치 | |
| JP3249364B2 (ja) | クロック再生回路 | |
| JPH05244640A (ja) | クロマ信号処理回路 | |
| JPH01175480A (ja) | ディジタルテレビジョン受像機 | |
| JPH01164191A (ja) | タイムベースコレクタ | |
| JPH011392A (ja) | 色信号処理装置 | |
| JPS61102896A (ja) | カラ−信号処理回路 | |
| JPS62249593A (ja) | 時間軸補正装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021011 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040127 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080206 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090206 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100206 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |