JP3371292B2 - クロマ信号処理装置 - Google Patents
クロマ信号処理装置Info
- Publication number
- JP3371292B2 JP3371292B2 JP07853392A JP7853392A JP3371292B2 JP 3371292 B2 JP3371292 B2 JP 3371292B2 JP 07853392 A JP07853392 A JP 07853392A JP 7853392 A JP7853392 A JP 7853392A JP 3371292 B2 JP3371292 B2 JP 3371292B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- frequency
- chroma signal
- decimation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、例えばビデオテープレ
コーダに用いて好適なクロマ信号処理装置に関する。 【０００２】 【従来の技術】例えばＮＴＳＣ方式のビデオテープレコ
ーダにおいて、クロマ信号が低域変換されて記録されて
いるビデオテープより再生したクロマ信号のクロストー
クを除去するのに、デジタル的に処理する場合がある。
この場合、低域変換されているＲＦクロマ信号が、例え
ば４ｆSC（＝９１０ｆH（ｆSCはカラーサブキャリアの
周波数、ｆHは水平走査周波数））の周波数のクロック
でＡ／Ｄ変換されて、４ｆS Cのレートのデジタルデータ
とされる。その後、このデータは１／２にデシメーショ
ンされ（間引かれ）て２ｆSCのレートのデータにされた
後、ベースバンドのクロマデータ（色差データＲ−Ｙ，
Ｂ−Ｙ）に変換される。そしてこのデータは所定のクロ
ックでさらに１／４にデシメーションされ、（１／２）
ｆSCのレートのデータとされ、くし型フィルタに供給さ
れて、クロストーク成分の除去処理が行なわれる。 【０００３】 【発明が解決しようとする課題】いま、図４の上部に示
すように、第１ライン（Ｈ）に、Ｒ０１（Ｒ−Ｙのデー
タ。以下同様），Ｂ０１（Ｂ−Ｙのデータ。以下同
様），Ｒ０２，Ｂ０２，・・・，Ｒ０７，Ｂ０７のデー
タがあり、第２ライン（Ｈ）に、Ｒ１１，Ｂ１１，Ｒ１
２，Ｂ１２，・・・，Ｒ１７，Ｂ１７のデータがあり、
第３ライン以降にも同様のデータがあるものとする。こ
のデータ（データレート２ｆSC）を周波数ｆSC（２２
７．５ｆH）のクロックで１／４にデシメーションする
と、図４の下部に示すように、第１ラインで最初のデー
タＲ０１，Ｂ０１がサンプリングされた後、次に、そこ
から８クロック後のデータＲ０５，Ｂ０５がサンプリン
グされる。そこからさらに、８クロック後のデータは第
２ラインのデータＲ１２，Ｂ１２となるので、このデー
タがサンプリングされる。次に、このデータＲ１２，Ｂ
１２から８クロック後のデータＲ１６，Ｂ１６、以下同
様にして、順次８クロック後のデータＲ２３，Ｂ２３，
Ｒ２７，Ｂ２７，Ｒ３４，Ｂ３４がサンプリングされ
る。 【０００４】従来のデシメーション回路においては、こ
のように、各ラインの対応する位置のデータがサンプリ
ングされないので、くし型フィルタにおいてクロストー
ク成分を充分除去することができない課題があった。 【０００５】本発明はこのような状況に鑑みてなされた
ものであり、クロストーク成分を充分に除去することが
できるようにするものである。 【０００６】 【課題を解決するための手段】本発明のクロマ信号処理
装置は、記録媒体より再生されたデジタルクロマ信号か
らクロストーク成分を除去するための演算を行う演算手
段としてのくし型フィルタ１０と、くし型フィルタ１０
に供給するデジタルクロマ信号をデシメーションするデ
シメーション手段としてのデシメーション回路９とを備
えるクロマ信号処理装置において、デシメーション回路
９は、デジタルクロマ信号を複数の異なるクロック数分
だけ遅延させる遅延手段としての遅延回路３１、３２、
３３と、遅延回路３１、３２、３３により、複数の異な
るクロック数分だけ遅延されたデジタルクロマ信号の所
定のものを選択してくし型フィルタ１０に供給する選択
手段としてのスイッチ３４とを備えることを特徴とす
る。 【０００７】 【作用】上記構成のクロマ信号処理装置においては、遅
延回路３１、３２、３３により、例えば、２クロック
分、４クロック分、または６クロック分だけデジタルク
ロマ信号が遅延される。そして遅延されたデジタルクロ
マ信号の所定のものが、スイッチ３４により選択され
て、くし型フィルタ１０に供給される。従って、クロス
トーク成分を充分に除去することができる。 【０００８】 【実施例】次に、本発明のクロマ信号処理装置の一実施
例について説明する。図１は、本発明のクロマ信号処理
装置の一実施例の構成を示すブロック図である。Ａ／Ｄ
変換器１は、ＶＣＯ２３が出力する周波数９１０ｆHの
クロックに同期して、図示せぬ磁気テープより再生され
た、低域変換されている再生ＲＦアナログクロマ信号
（Ｒ−Ｙ，Ｂ−Ｙ成分を含む）をＡ／Ｄ変換して、ハー
フバンドフィルタ（ＨＢＦ）２に出力する。ＨＢＦ２
は、入力データの周波数帯域を１／２に制限し、デシメ
ーション回路３に供給する。デシメーション回路３は入
力データを１／２に間引いてＡＣＣ回路４に出力するよ
うになっている。ＡＣＣ回路４はカラーバースト成分の
レベルをＡＧＣ動作により一定に調整した後、デコーダ
５に出力する。 【０００９】デコーダ５はＡＣＣ回路４より入力された
データに、積分回路１５とともにＶＣＯ１７を構成する
ＲＯＭ１６より供給される周波数７４３ｋＨｚの基準デ
ータ（低域キャリア）を乗算して、ベースバンドのクロ
マデータ（Ｒ−Ｙ，Ｂ−Ｙ）を生成する。このデータは
ＨＢＦ６により周波数帯域が１／２に制限された後、デ
シメーション回路７に供給され、データが１／２に間引
かれるようになっている。このデータはさらにＨＢＦ８
により周波数帯域が１／２に制限された後、デシメーシ
ョン回路９に供給され、データがさらに１／２に間引か
れる。これにより、データの周波数はｆSC／２になるよ
うになっている。このデータはくし型フィルタ１０に供
給され、クロストーク成分が除去された後、ディエンフ
ァシス回路１１によりディエンファシスがなされるよう
になっている。ディエンファシス回路１１の出力はエン
コーダ１９に供給され、元の３．５８ＭＨｚのクロマ信
号に戻されるようになっている。 【００１０】ディエンファシス回路１１より出力された
データの一部はバーストゲートリミッタ１２に供給さ
れ、そこでカラーバースト成分が分離されるとともに、
その振幅が一定値に制限されるようになされている。こ
のバースト成分は、重み付け位相検出回路１３において
重み付けが行なわれる。すなわち、重み付け位相検出回
路１３は、入力データを予め設定した基準レベルと比較
し、その比較結果に対応して重み付けをした検出データ
を出力する。ローパスフィルタ（ＬＰＦ）１４はこの検
出データを平滑する。 【００１１】ＬＰＦ１４より出力されたデータは積分回
路１５に供給されている。積分回路１５は入力されたデ
ータを、ＶＣＯ２３が出力するクロックに同期して累積
加算する。この積分回路１５の出力はＲＯＭ１６にアド
レスとして供給される。ＲＯＭ１６には正弦波のデータ
が記憶されており、このアドレスに記憶されているデー
タを読み出すことにより７４３ｋＨｚの基準信号（低域
キャリア）を生成し、デコーダ５に出力している。すな
わち、デコーダ５、ＨＢＦ６、デシメーション回路７、
ＨＢＦ８、デシメーション回路９、くし型フィルタ１
０、ディエンファシス回路１１、バーストゲートリミッ
タ１２、重み付け位相検出回路１３、ＬＰＦ１４、ＶＣ
Ｏ１７によりＡＰＣ（自動位相制御）ループ１８が構成
されており、再生クロマデータ中のカラーバースト成分
に対するＶＣＯ１７の出力の位相誤差が除去されるよう
になされている。積分回路１５とともにＶＣＯ１７を構
成しているＲＯＭ１６は、ＡＰＣループ１８の位相誤差
が小さくなるように発振位相を調整する。 【００１２】位相比較器２１には、分周器２４の出力と
再生水平同期信号が供給されており、位相比較器２１は
両入力の位相を比較し、その誤差を出力する。この位相
誤差信号はＬＰＦ２２により平滑された後、ＶＣＯ２３
に供給されるようになされている。ＶＣＯ２３はＬＰＦ
２２より入力された信号に対応する位相の周波数４ｆSC
のクロックを生成し、Ａ／Ｄ変換器１に出力するように
なされている。また、ＶＣＯ２３の出力するクロックは
分周器２４に入力され、１／９１０に分周されて、位相
比較器２１に入力されている。すなわち、位相比較器２
１、ＬＰＦ２２、ＶＣＯ２３、分周器２４により、再生
水平同期信号の位相と周波数に同期したクロックを生成
するＰＬＬ２５が構成されている。そして、このＰＬＬ
２５により生成したクロックがＡ／Ｄ変換器１と、ＶＣ
Ｏ１７を構成する積分回路１５に供給されている。 【００１３】次に、その動作について説明する。分周器
２４はＶＣＯ２３が出力する周波数４ｆSC（＝９１
０fH）のクロックの周波数を１／９１０に分周する。位
相比較器２１はこの分周器２４の分周信号と、再生水平
同期信号との位相を比較し、その位相誤差信号を出力す
る。この位相誤差信号はＬＰＦ２２により平滑され、Ｖ
ＣＯ２３に供給される。これにより、ＶＣＯ２３は再生
水平同期信号の位相と周波数に同期したクロックを生成
することになる。 【００１４】Ａ／Ｄ変換器１は、ＶＣＯ２３が出力する
周波数９１０ｆHのクロックに同期して、低域変換され
ている再生ＲＦアナログクロマ信号（Ｒ−Ｙ，Ｂ−Ｙ）
をＡ／Ｄ変換して、ＨＢＦ２に出力する。ＨＢＦ２は入
力データの周波数帯域を１／２に制限し、デシメーショ
ン回路３に供給する。デシメーション回路３は入力デー
タを１／２に間引いてＡＣＣ回路４に出力する。ＡＣＣ
回路４はカラーバースト成分のレベルを一定に調整（Ａ
ＧＣ）した後、デコーダ５に出力する。 【００１５】デコーダ５はＡＣＣ回路４より入力された
データに、ＲＯＭ１６より供給される周波数７４３ｋＨ
ｚの基準データ（低域キャリア）を乗算して、ベースバ
ンドのクロマデータ（Ｒ−Ｙ，Ｂ−Ｙ）を生成する。こ
のデータはＨＢＦ６により周波数帯域が１／２に制限さ
れた後、デシメーション回路７に供給され、データが１
／２に間引かれる。このデータはさらにＨＢＦ８により
周波数帯域が１／２に制限された後、デシメーション回
路９に供給され、さらに１／２のデータに間引かれる。
これにより、データの周波数はｆSC／２になる。このデ
ータはくし型フィルタ１０に供給され、クロストーク成
分が除去された後、ディエンファシス回路１１によりデ
ィエンファシスがなされる。さらにエンコーダ１９に供
給され、元の３．５８ＭＨｚのクロマ信号に戻される。 【００１６】ディエンファシス回路１１より出力された
データの一部はバーストゲートリミッタ１２に供給され
る。バーストゲートリミッタ１２はディエンファシス回
路１１より入力されているデータをゲートし、カラーバ
ースト信号を抽出する。さらに、バーストゲートリミッ
タ１２は、このようにして分離したカラーバースト成分
の振幅が一定値になるように制限する。これにより、バ
ースト成分の位相誤差が振幅により影響を受けることが
抑制される。このバースト成分は、重み付け位相検出回
路１３に入力され、予め設定した基準レベルと比較され
る。そして、その比較結果に対応して重み付けをした位
相検出データが出力される。ローパスフィルタ（ＬＰ
Ｆ）１４はこの検出データを平滑する。 【００１７】ＬＰＦ１４より出力されたデータは積分回
路１５に供給される。積分回路１５はこの入力データ
を、ＶＣＯ２３が出力するクロック（このクロックは上
述したように、再生水平同期信号に同期している）に同
期して累積加算（積分）する。この積分回路１５が出力
するアドレスに記憶されているデータがＲＯＭ１６から
読み出されて、７４３ｋＨｚの基準データ（低域キャリ
ア）が生成される。そしてこの基準データがデコーダ５
に供給される。 【００１８】カラーバースト成分に対するＶＣＯ１７の
出力の位相誤差は、デコーダ５、ＨＢＦ６、デシメーシ
ョン回路７、ＨＢＦ８、デシメーション回路９、くし型
フィルタ１０、ディエンファシス回路１１、バーストゲ
ートリミッタ１２、重み付け位相検出回路１３、ＬＰＦ
１４、ＶＣＯ１７により構成されているＡＰＣループ１
８により除去される。一方、その周波数誤差の調整は、
積分回路１５に供給されるクロックが、上述したよう
に、既に再生水平同期信号の周波数および位相に同期し
たクロックとなっているため不用となる。 【００１９】次に、デシメーション回路９について説明
する。このデシメーション回路９は例えば図２に示すよ
うに構成される。すなわち、ＨＢＦ８より出力されたｆ
SCのレートのデータは、スイッチ３４の接点ａに直接入
力されるか、２クロック分（このデシメーション回路９
におけるクロック周波数はｆSC）だけデータを遅延させ
る遅延回路３１を介してスイッチ３４の接点ｂに入力さ
れるか、４クロック分だけデータを遅延させる遅延回路
３２を介してスイッチ３４の接点ｃに入力されるか、６
クロック分だけデータを遅延させる遅延回路３３を介し
てスイッチ３４の接点ｄに入力されるようになってい
る。 【００２０】スイッチ３４はその接点が、接点ａ，ｂ，
ｃ，ｄ，ａ，ｂ，・・・のように、１ライン（Ｈ）毎に
順次切り換えられるようになされている。そしてスイッ
チ３４により選択されたデータは、リサンプル回路３５
に供給され、周波数ｆSCのタイミングでリサンプルされ
るようになされている。そして、リサンプル回路３５の
出力がくし型フィルタ１０に出力されるようになされて
いる。 【００２１】次に図３を参照してその動作について説明
する。図３の上部には、デコーダ５より出力された２ｆ
SCのレートのデータが示されている。このデータは図４
における場合と同様に、第１ライン（Ｈ）に、Ｒ０１，
Ｂ０１，Ｒ０２，Ｂ０２，・・・，Ｒ０７，Ｂ０７があ
り、第２ライン（Ｈ）に、Ｒ１１，Ｂ１１，Ｒ１２，Ｂ
１２，・・・，Ｒ１７，Ｂ１７があり、第３ライン以降
にも同様のデータがある。このデータがデシメーション
回路７により１／２にデシメーションされ、さらにデシ
メーション回路９により１／２にデシメーションされ、
総合して１／４にデシメーションされる。いま、説明の
便宜上、デシメーション回路９により２ｆSCのレートの
データが１／４にデシメーションされるものとする。 【００２２】上述した場合と同様に、このデータはクロ
ックレートで１／４に、（Ｒ−Ｙ），（Ｂ−Ｙ）各々の
データレートで１／８に、デシメーションされる。従っ
て、いま、第１ラインのデータがスイッチ３４の接点ａ
を介してリサンプル回路３５に入力されており、その最
初のデータＲ０１，Ｂ０１がリサンプルされたとする
と、次に、４個後のデータ（８クロック後のデータ）Ｒ
０５，Ｂ０５がリサンプルされる。 【００２３】その後、４クロック分の時間が経過する
と、第１ラインのデータが終了し、次に第２ラインのデ
ータがデシメーション回路９に入力されてくる。このと
き、スイッチ３４が接点ａから接点ｂに切り換えられ
る。その結果、接点ｂにはさらに２クロック分の時間が
経過したとき、遅延回路３１から第２ラインの最初のデ
ータＲ１１，Ｂ１１が入力される。従って、第２ライン
においては、データＲ１１，Ｂ１１、その８クロック後
のＲ１５，Ｂ１５がリサンプルされる。 【００２４】その後、さらに２クロック分の時間が経過
すると、１Ｈの時間が経過するので、スイッチ３４の接
点がｂからｃに切り換えられる。このときデシメーショ
ン回路９には第３ラインのデータが入力される。遅延回
路３２はこのデータを４クロック遅延して出力する。こ
れにより、Ｒ１５，Ｂ１５から８クロック後のデータと
してＲ２１，Ｂ２１がリサンプルされる。以下、同様に
して、Ｒ２５，Ｂ２５，Ｒ３１，Ｂ３１，Ｒ３５，Ｂ３
５などがリサンプルされる。 【００２５】図３から明かなように、リサンプル回路３
５によりリサンプルされるデータは、各ラインにおいて
対応する位置のデータである。従って、くし型フィルタ
１０で処理することにより、クロストーク成分を充分に
除去することができる。 【００２６】以上においては、データを１／４にデシメ
ーションする場合を例としたが、１／２nにデシメーシ
ョンすると、従来の回路においてはｎＨ後のデータが存
在しないことになるが、本発明はこのような一般化した
場合においても応用が可能である。 【００２７】本発明はビデオテープレコーダの他、ビデ
オディスクプレーヤなど、記録媒体よりビデオ信号を再
生し、その再生クロマ信号をくし型フィルタで処理する
他、フィールドメモリやフレームメモリに記憶し、ライ
ン間処理やフィールド間処理の演算を行う場合に応用す
ることが可能である。 【００２８】 【発明の効果】以上のように本発明のクロマ信号処理装
置によれば、遅延手段により、複数の異なるクロック数
分だけデジタルクロマ信号を遅延し、この遅延したデジ
タルクロマ信号の所定のものを、選択手段により選択し
て演算回路に供給するようにしたので、演算手段の処理
を正確に実行することができる。例えば、演算手段とし
てくし型フィルタを用いた場合、クロストーク成分を充
分に除去することが可能になる。また、エンファシス、
デイエンファシスなどのノンリニア処理を、水平方向に
ずれた位置で行なう必要がないので、画質の劣化をきた
すようなことが抑制される。
コーダに用いて好適なクロマ信号処理装置に関する。 【０００２】 【従来の技術】例えばＮＴＳＣ方式のビデオテープレコ
ーダにおいて、クロマ信号が低域変換されて記録されて
いるビデオテープより再生したクロマ信号のクロストー
クを除去するのに、デジタル的に処理する場合がある。
この場合、低域変換されているＲＦクロマ信号が、例え
ば４ｆSC（＝９１０ｆH（ｆSCはカラーサブキャリアの
周波数、ｆHは水平走査周波数））の周波数のクロック
でＡ／Ｄ変換されて、４ｆS Cのレートのデジタルデータ
とされる。その後、このデータは１／２にデシメーショ
ンされ（間引かれ）て２ｆSCのレートのデータにされた
後、ベースバンドのクロマデータ（色差データＲ−Ｙ，
Ｂ−Ｙ）に変換される。そしてこのデータは所定のクロ
ックでさらに１／４にデシメーションされ、（１／２）
ｆSCのレートのデータとされ、くし型フィルタに供給さ
れて、クロストーク成分の除去処理が行なわれる。 【０００３】 【発明が解決しようとする課題】いま、図４の上部に示
すように、第１ライン（Ｈ）に、Ｒ０１（Ｒ−Ｙのデー
タ。以下同様），Ｂ０１（Ｂ−Ｙのデータ。以下同
様），Ｒ０２，Ｂ０２，・・・，Ｒ０７，Ｂ０７のデー
タがあり、第２ライン（Ｈ）に、Ｒ１１，Ｂ１１，Ｒ１
２，Ｂ１２，・・・，Ｒ１７，Ｂ１７のデータがあり、
第３ライン以降にも同様のデータがあるものとする。こ
のデータ（データレート２ｆSC）を周波数ｆSC（２２
７．５ｆH）のクロックで１／４にデシメーションする
と、図４の下部に示すように、第１ラインで最初のデー
タＲ０１，Ｂ０１がサンプリングされた後、次に、そこ
から８クロック後のデータＲ０５，Ｂ０５がサンプリン
グされる。そこからさらに、８クロック後のデータは第
２ラインのデータＲ１２，Ｂ１２となるので、このデー
タがサンプリングされる。次に、このデータＲ１２，Ｂ
１２から８クロック後のデータＲ１６，Ｂ１６、以下同
様にして、順次８クロック後のデータＲ２３，Ｂ２３，
Ｒ２７，Ｂ２７，Ｒ３４，Ｂ３４がサンプリングされ
る。 【０００４】従来のデシメーション回路においては、こ
のように、各ラインの対応する位置のデータがサンプリ
ングされないので、くし型フィルタにおいてクロストー
ク成分を充分除去することができない課題があった。 【０００５】本発明はこのような状況に鑑みてなされた
ものであり、クロストーク成分を充分に除去することが
できるようにするものである。 【０００６】 【課題を解決するための手段】本発明のクロマ信号処理
装置は、記録媒体より再生されたデジタルクロマ信号か
らクロストーク成分を除去するための演算を行う演算手
段としてのくし型フィルタ１０と、くし型フィルタ１０
に供給するデジタルクロマ信号をデシメーションするデ
シメーション手段としてのデシメーション回路９とを備
えるクロマ信号処理装置において、デシメーション回路
９は、デジタルクロマ信号を複数の異なるクロック数分
だけ遅延させる遅延手段としての遅延回路３１、３２、
３３と、遅延回路３１、３２、３３により、複数の異な
るクロック数分だけ遅延されたデジタルクロマ信号の所
定のものを選択してくし型フィルタ１０に供給する選択
手段としてのスイッチ３４とを備えることを特徴とす
る。 【０００７】 【作用】上記構成のクロマ信号処理装置においては、遅
延回路３１、３２、３３により、例えば、２クロック
分、４クロック分、または６クロック分だけデジタルク
ロマ信号が遅延される。そして遅延されたデジタルクロ
マ信号の所定のものが、スイッチ３４により選択され
て、くし型フィルタ１０に供給される。従って、クロス
トーク成分を充分に除去することができる。 【０００８】 【実施例】次に、本発明のクロマ信号処理装置の一実施
例について説明する。図１は、本発明のクロマ信号処理
装置の一実施例の構成を示すブロック図である。Ａ／Ｄ
変換器１は、ＶＣＯ２３が出力する周波数９１０ｆHの
クロックに同期して、図示せぬ磁気テープより再生され
た、低域変換されている再生ＲＦアナログクロマ信号
（Ｒ−Ｙ，Ｂ−Ｙ成分を含む）をＡ／Ｄ変換して、ハー
フバンドフィルタ（ＨＢＦ）２に出力する。ＨＢＦ２
は、入力データの周波数帯域を１／２に制限し、デシメ
ーション回路３に供給する。デシメーション回路３は入
力データを１／２に間引いてＡＣＣ回路４に出力するよ
うになっている。ＡＣＣ回路４はカラーバースト成分の
レベルをＡＧＣ動作により一定に調整した後、デコーダ
５に出力する。 【０００９】デコーダ５はＡＣＣ回路４より入力された
データに、積分回路１５とともにＶＣＯ１７を構成する
ＲＯＭ１６より供給される周波数７４３ｋＨｚの基準デ
ータ（低域キャリア）を乗算して、ベースバンドのクロ
マデータ（Ｒ−Ｙ，Ｂ−Ｙ）を生成する。このデータは
ＨＢＦ６により周波数帯域が１／２に制限された後、デ
シメーション回路７に供給され、データが１／２に間引
かれるようになっている。このデータはさらにＨＢＦ８
により周波数帯域が１／２に制限された後、デシメーシ
ョン回路９に供給され、データがさらに１／２に間引か
れる。これにより、データの周波数はｆSC／２になるよ
うになっている。このデータはくし型フィルタ１０に供
給され、クロストーク成分が除去された後、ディエンフ
ァシス回路１１によりディエンファシスがなされるよう
になっている。ディエンファシス回路１１の出力はエン
コーダ１９に供給され、元の３．５８ＭＨｚのクロマ信
号に戻されるようになっている。 【００１０】ディエンファシス回路１１より出力された
データの一部はバーストゲートリミッタ１２に供給さ
れ、そこでカラーバースト成分が分離されるとともに、
その振幅が一定値に制限されるようになされている。こ
のバースト成分は、重み付け位相検出回路１３において
重み付けが行なわれる。すなわち、重み付け位相検出回
路１３は、入力データを予め設定した基準レベルと比較
し、その比較結果に対応して重み付けをした検出データ
を出力する。ローパスフィルタ（ＬＰＦ）１４はこの検
出データを平滑する。 【００１１】ＬＰＦ１４より出力されたデータは積分回
路１５に供給されている。積分回路１５は入力されたデ
ータを、ＶＣＯ２３が出力するクロックに同期して累積
加算する。この積分回路１５の出力はＲＯＭ１６にアド
レスとして供給される。ＲＯＭ１６には正弦波のデータ
が記憶されており、このアドレスに記憶されているデー
タを読み出すことにより７４３ｋＨｚの基準信号（低域
キャリア）を生成し、デコーダ５に出力している。すな
わち、デコーダ５、ＨＢＦ６、デシメーション回路７、
ＨＢＦ８、デシメーション回路９、くし型フィルタ１
０、ディエンファシス回路１１、バーストゲートリミッ
タ１２、重み付け位相検出回路１３、ＬＰＦ１４、ＶＣ
Ｏ１７によりＡＰＣ（自動位相制御）ループ１８が構成
されており、再生クロマデータ中のカラーバースト成分
に対するＶＣＯ１７の出力の位相誤差が除去されるよう
になされている。積分回路１５とともにＶＣＯ１７を構
成しているＲＯＭ１６は、ＡＰＣループ１８の位相誤差
が小さくなるように発振位相を調整する。 【００１２】位相比較器２１には、分周器２４の出力と
再生水平同期信号が供給されており、位相比較器２１は
両入力の位相を比較し、その誤差を出力する。この位相
誤差信号はＬＰＦ２２により平滑された後、ＶＣＯ２３
に供給されるようになされている。ＶＣＯ２３はＬＰＦ
２２より入力された信号に対応する位相の周波数４ｆSC
のクロックを生成し、Ａ／Ｄ変換器１に出力するように
なされている。また、ＶＣＯ２３の出力するクロックは
分周器２４に入力され、１／９１０に分周されて、位相
比較器２１に入力されている。すなわち、位相比較器２
１、ＬＰＦ２２、ＶＣＯ２３、分周器２４により、再生
水平同期信号の位相と周波数に同期したクロックを生成
するＰＬＬ２５が構成されている。そして、このＰＬＬ
２５により生成したクロックがＡ／Ｄ変換器１と、ＶＣ
Ｏ１７を構成する積分回路１５に供給されている。 【００１３】次に、その動作について説明する。分周器
２４はＶＣＯ２３が出力する周波数４ｆSC（＝９１
０fH）のクロックの周波数を１／９１０に分周する。位
相比較器２１はこの分周器２４の分周信号と、再生水平
同期信号との位相を比較し、その位相誤差信号を出力す
る。この位相誤差信号はＬＰＦ２２により平滑され、Ｖ
ＣＯ２３に供給される。これにより、ＶＣＯ２３は再生
水平同期信号の位相と周波数に同期したクロックを生成
することになる。 【００１４】Ａ／Ｄ変換器１は、ＶＣＯ２３が出力する
周波数９１０ｆHのクロックに同期して、低域変換され
ている再生ＲＦアナログクロマ信号（Ｒ−Ｙ，Ｂ−Ｙ）
をＡ／Ｄ変換して、ＨＢＦ２に出力する。ＨＢＦ２は入
力データの周波数帯域を１／２に制限し、デシメーショ
ン回路３に供給する。デシメーション回路３は入力デー
タを１／２に間引いてＡＣＣ回路４に出力する。ＡＣＣ
回路４はカラーバースト成分のレベルを一定に調整（Ａ
ＧＣ）した後、デコーダ５に出力する。 【００１５】デコーダ５はＡＣＣ回路４より入力された
データに、ＲＯＭ１６より供給される周波数７４３ｋＨ
ｚの基準データ（低域キャリア）を乗算して、ベースバ
ンドのクロマデータ（Ｒ−Ｙ，Ｂ−Ｙ）を生成する。こ
のデータはＨＢＦ６により周波数帯域が１／２に制限さ
れた後、デシメーション回路７に供給され、データが１
／２に間引かれる。このデータはさらにＨＢＦ８により
周波数帯域が１／２に制限された後、デシメーション回
路９に供給され、さらに１／２のデータに間引かれる。
これにより、データの周波数はｆSC／２になる。このデ
ータはくし型フィルタ１０に供給され、クロストーク成
分が除去された後、ディエンファシス回路１１によりデ
ィエンファシスがなされる。さらにエンコーダ１９に供
給され、元の３．５８ＭＨｚのクロマ信号に戻される。 【００１６】ディエンファシス回路１１より出力された
データの一部はバーストゲートリミッタ１２に供給され
る。バーストゲートリミッタ１２はディエンファシス回
路１１より入力されているデータをゲートし、カラーバ
ースト信号を抽出する。さらに、バーストゲートリミッ
タ１２は、このようにして分離したカラーバースト成分
の振幅が一定値になるように制限する。これにより、バ
ースト成分の位相誤差が振幅により影響を受けることが
抑制される。このバースト成分は、重み付け位相検出回
路１３に入力され、予め設定した基準レベルと比較され
る。そして、その比較結果に対応して重み付けをした位
相検出データが出力される。ローパスフィルタ（ＬＰ
Ｆ）１４はこの検出データを平滑する。 【００１７】ＬＰＦ１４より出力されたデータは積分回
路１５に供給される。積分回路１５はこの入力データ
を、ＶＣＯ２３が出力するクロック（このクロックは上
述したように、再生水平同期信号に同期している）に同
期して累積加算（積分）する。この積分回路１５が出力
するアドレスに記憶されているデータがＲＯＭ１６から
読み出されて、７４３ｋＨｚの基準データ（低域キャリ
ア）が生成される。そしてこの基準データがデコーダ５
に供給される。 【００１８】カラーバースト成分に対するＶＣＯ１７の
出力の位相誤差は、デコーダ５、ＨＢＦ６、デシメーシ
ョン回路７、ＨＢＦ８、デシメーション回路９、くし型
フィルタ１０、ディエンファシス回路１１、バーストゲ
ートリミッタ１２、重み付け位相検出回路１３、ＬＰＦ
１４、ＶＣＯ１７により構成されているＡＰＣループ１
８により除去される。一方、その周波数誤差の調整は、
積分回路１５に供給されるクロックが、上述したよう
に、既に再生水平同期信号の周波数および位相に同期し
たクロックとなっているため不用となる。 【００１９】次に、デシメーション回路９について説明
する。このデシメーション回路９は例えば図２に示すよ
うに構成される。すなわち、ＨＢＦ８より出力されたｆ
SCのレートのデータは、スイッチ３４の接点ａに直接入
力されるか、２クロック分（このデシメーション回路９
におけるクロック周波数はｆSC）だけデータを遅延させ
る遅延回路３１を介してスイッチ３４の接点ｂに入力さ
れるか、４クロック分だけデータを遅延させる遅延回路
３２を介してスイッチ３４の接点ｃに入力されるか、６
クロック分だけデータを遅延させる遅延回路３３を介し
てスイッチ３４の接点ｄに入力されるようになってい
る。 【００２０】スイッチ３４はその接点が、接点ａ，ｂ，
ｃ，ｄ，ａ，ｂ，・・・のように、１ライン（Ｈ）毎に
順次切り換えられるようになされている。そしてスイッ
チ３４により選択されたデータは、リサンプル回路３５
に供給され、周波数ｆSCのタイミングでリサンプルされ
るようになされている。そして、リサンプル回路３５の
出力がくし型フィルタ１０に出力されるようになされて
いる。 【００２１】次に図３を参照してその動作について説明
する。図３の上部には、デコーダ５より出力された２ｆ
SCのレートのデータが示されている。このデータは図４
における場合と同様に、第１ライン（Ｈ）に、Ｒ０１，
Ｂ０１，Ｒ０２，Ｂ０２，・・・，Ｒ０７，Ｂ０７があ
り、第２ライン（Ｈ）に、Ｒ１１，Ｂ１１，Ｒ１２，Ｂ
１２，・・・，Ｒ１７，Ｂ１７があり、第３ライン以降
にも同様のデータがある。このデータがデシメーション
回路７により１／２にデシメーションされ、さらにデシ
メーション回路９により１／２にデシメーションされ、
総合して１／４にデシメーションされる。いま、説明の
便宜上、デシメーション回路９により２ｆSCのレートの
データが１／４にデシメーションされるものとする。 【００２２】上述した場合と同様に、このデータはクロ
ックレートで１／４に、（Ｒ−Ｙ），（Ｂ−Ｙ）各々の
データレートで１／８に、デシメーションされる。従っ
て、いま、第１ラインのデータがスイッチ３４の接点ａ
を介してリサンプル回路３５に入力されており、その最
初のデータＲ０１，Ｂ０１がリサンプルされたとする
と、次に、４個後のデータ（８クロック後のデータ）Ｒ
０５，Ｂ０５がリサンプルされる。 【００２３】その後、４クロック分の時間が経過する
と、第１ラインのデータが終了し、次に第２ラインのデ
ータがデシメーション回路９に入力されてくる。このと
き、スイッチ３４が接点ａから接点ｂに切り換えられ
る。その結果、接点ｂにはさらに２クロック分の時間が
経過したとき、遅延回路３１から第２ラインの最初のデ
ータＲ１１，Ｂ１１が入力される。従って、第２ライン
においては、データＲ１１，Ｂ１１、その８クロック後
のＲ１５，Ｂ１５がリサンプルされる。 【００２４】その後、さらに２クロック分の時間が経過
すると、１Ｈの時間が経過するので、スイッチ３４の接
点がｂからｃに切り換えられる。このときデシメーショ
ン回路９には第３ラインのデータが入力される。遅延回
路３２はこのデータを４クロック遅延して出力する。こ
れにより、Ｒ１５，Ｂ１５から８クロック後のデータと
してＲ２１，Ｂ２１がリサンプルされる。以下、同様に
して、Ｒ２５，Ｂ２５，Ｒ３１，Ｂ３１，Ｒ３５，Ｂ３
５などがリサンプルされる。 【００２５】図３から明かなように、リサンプル回路３
５によりリサンプルされるデータは、各ラインにおいて
対応する位置のデータである。従って、くし型フィルタ
１０で処理することにより、クロストーク成分を充分に
除去することができる。 【００２６】以上においては、データを１／４にデシメ
ーションする場合を例としたが、１／２nにデシメーシ
ョンすると、従来の回路においてはｎＨ後のデータが存
在しないことになるが、本発明はこのような一般化した
場合においても応用が可能である。 【００２７】本発明はビデオテープレコーダの他、ビデ
オディスクプレーヤなど、記録媒体よりビデオ信号を再
生し、その再生クロマ信号をくし型フィルタで処理する
他、フィールドメモリやフレームメモリに記憶し、ライ
ン間処理やフィールド間処理の演算を行う場合に応用す
ることが可能である。 【００２８】 【発明の効果】以上のように本発明のクロマ信号処理装
置によれば、遅延手段により、複数の異なるクロック数
分だけデジタルクロマ信号を遅延し、この遅延したデジ
タルクロマ信号の所定のものを、選択手段により選択し
て演算回路に供給するようにしたので、演算手段の処理
を正確に実行することができる。例えば、演算手段とし
てくし型フィルタを用いた場合、クロストーク成分を充
分に除去することが可能になる。また、エンファシス、
デイエンファシスなどのノンリニア処理を、水平方向に
ずれた位置で行なう必要がないので、画質の劣化をきた
すようなことが抑制される。
【図面の簡単な説明】
【図１】本発明のクロマ信号処理装置の一実施例の構成
を示すブロック図である。 【図２】図１の実施例におけるデシメーション回路９の
構成例を示すブロック図である。 【図３】図２の実施例の動作を説明するタイミングチャ
ートである。 【図４】従来のデシメーション回路における動作を説明
するタイミングチャートである。 【符号の説明】 １ Ａ／Ｄ変換器 ４ ＡＣＣ回路 ５ デコーダ １０ くし型フィルタ １２ バーストゲートリミッタ １５ 積分回路 １６ ＲＯＭ １７ ＶＣＯ １８ ＡＰＣループ ２１ 位相比較回路 ２３ ＶＣＯ ２４ 分周器 ２５ ＰＬＬ
を示すブロック図である。 【図２】図１の実施例におけるデシメーション回路９の
構成例を示すブロック図である。 【図３】図２の実施例の動作を説明するタイミングチャ
ートである。 【図４】従来のデシメーション回路における動作を説明
するタイミングチャートである。 【符号の説明】 １ Ａ／Ｄ変換器 ４ ＡＣＣ回路 ５ デコーダ １０ くし型フィルタ １２ バーストゲートリミッタ １５ 積分回路 １６ ＲＯＭ １７ ＶＣＯ １８ ＡＰＣループ ２１ 位相比較回路 ２３ ＶＣＯ ２４ 分周器 ２５ ＰＬＬ
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 記録媒体より再生されたデジタルクロマ
信号からクロストーク成分を除去するための演算を行う
演算手段と、 前記演算手段に供給する前記デジタルクロマ信号をデシ
メーションするデシメーション手段とを備えるクロマ信
号処理装置において、 前記デシメーション手段は、 前記デジタルクロマ信号を複数の異なるクロック数分だ
け遅延させる遅延手段と、 前記遅延手段により、複数の異なるクロック数分だけ遅
延された前記デジタルクロマ信号の所定のものを選択し
て前記演算手段に供給する選択手段とを備えることを特
徴とするクロマ信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07853392A JP3371292B2 (ja) | 1992-02-28 | 1992-02-28 | クロマ信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07853392A JP3371292B2 (ja) | 1992-02-28 | 1992-02-28 | クロマ信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05244638A JPH05244638A (ja) | 1993-09-21 |
| JP3371292B2 true JP3371292B2 (ja) | 2003-01-27 |
Family
ID=13664554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07853392A Expired - Fee Related JP3371292B2 (ja) | 1992-02-28 | 1992-02-28 | クロマ信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3371292B2 (ja) |
-
1992
- 1992-02-28 JP JP07853392A patent/JP3371292B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05244638A (ja) | 1993-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3371292B2 (ja) | クロマ信号処理装置 | |
| US4314273A (en) | Chrominance transcoder | |
| JPS6231293A (ja) | 映像信号記録再生装置 | |
| JPH0937296A (ja) | 記録再生装置、記録装置及び再生装置 | |
| JP3518871B2 (ja) | クロマ信号処理回路 | |
| JPH0681293B2 (ja) | 再生装置 | |
| JP3254864B2 (ja) | ビデオ再生装置 | |
| JP2715542B2 (ja) | 色信号処理装置 | |
| JPS5849073B2 (ja) | 時間軸変動補正装置 | |
| JPH05244640A (ja) | クロマ信号処理回路 | |
| JP2823283B2 (ja) | 色信号処理装置 | |
| JP2697070B2 (ja) | 色信号処理装置 | |
| JPH0213519B2 (ja) | ||
| JPH011392A (ja) | 色信号処理装置 | |
| JPS6359597B2 (ja) | ||
| JPH0832072B2 (ja) | 自動周波数制御装置 | |
| JPH08335849A (ja) | 集積回路、集積回路の可変フィルタ調整方法及び集積回路を用いた電子機器 | |
| JPH0832998A (ja) | 映像信号再生回路 | |
| JPH069394B2 (ja) | 記録装置 | |
| JPH03154495A (ja) | 画像信号記録再生システム | |
| JPH04104596A (ja) | 映像信号処理装置 | |
| JPH0785591B2 (ja) | カラ−映像信号の再生装置 | |
| JPH11308480A (ja) | 映像信号処理装置 | |
| JPS63306793A (ja) | カラ−映像信号の記録装置 | |
| JPH01164191A (ja) | タイムベースコレクタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021015 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071122 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |