JPH0468669A - Ｐｌｌ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、特にパーソナルコンピュータや方式変換回路
、スキャンコンバータの出力信号を映しだすマルチスキ
ャンモニタの水平同期信号を再生するＰＬＬ回路に関す
るものである。

従来の技術 近年、パーソナルコンピュータの普及に伴いモニタの需
要が高まってきている。また映像信号もハイビジラン放
送などのニューメディアの拡がりがありテレビジョン受
像機も従来の放送信号だけでなく多様な信号に対応でき
ることが求められるようになってきた。その内の一つの
要素である水平周波数もメディアによって異なり、１５
ｋ）［ｚから１００ｋ）ｔｚまで引き込むことが要求さ
れる場合がある。従って水平同期回路もその周波数引込
範囲の広いものが要求される。

以下図面を参照しながら、上述したような従来のＰＬＬ
回路の一例について説明を行う。

第２図は従来のＰＬＬ回路の一例のブロック図である。

第２図において、２１は一つの入力端子に入力した水平
同期信号ともう一つの入力端子に入力したパルスとの位
相を比較する位相比較器、２２は上記位相比較器２１の
出力信号を入力し平滑するローパスフィルタ、２３は上
記ローパスフィルタ２２の出力データを入力しその出力
データにより周波数の制御を行うデータ制御発振器、２
４は上記データ制御発振器２３の出力信号を入力し１７
Ｎに分周しその出力信号を上記位相比較器２１のもう一
つの入力端子に接続したプログラマブル分周器、２５は
上記プログラマブル分周器２４に分周比を設定するため
に分周比Ｎ（Ｎ−正の整数）をプログラマブル分周器２
４を出力する設定回路である。

以上のように構成されたＰＬＬ回路において、以下その
動作について説明を行う。

まず、水平同期信号は位相比較器２１に入力しプログラ
マブル分周器２４の発生する水平パルスと位相比較が行
われる０位相比較器２１の出力信号である誤差信号はロ
ーパスフィルタ２２で濾過され、データ制御発振器２３
に入力する。データ制御発振器２３は入力データによっ
て発振周波数を制御されたＮ倍のｆ、ｌの周波数を発振
する。データ制御発振器２３の出力信号はプログラマブ
ル分周器２４に入力しＮ分の１に分周される。この出力
信号は上記位相比較器２Ｉに比較用の水平パルスとして
入力する。

設定回路２５は上記プログラマブル分周器２４に分周比
を設定するために分周比Ｎをプログラマブル分周器２４
を出力する。この回路は例えばマイクロコンピュータで
構成され、使用者によってＮの設定値を例えばキーで入
力しプログラマブル分周器２４に分周比の設定を行う。

発明が解決しようとする課題 しかしながら上記のような構成では、入力するメディア
を変更した場合に使用者が入力する信号に合わせた分周
比を設定せねばならず、また必要な分周比に対する使用
者の理解を必要とし煩雑である。

本発明は上記問題に鑑み、メディア変更を行って入力す
る水平周波数が変わっても引込動作を行うＰＬＬ回路を
提供しようとするものである。

課題を解決するための手段 上記課題を解決するために本発明のＰＬＬ回路は、一つ
の入力端子に入力した水平同期信号ともう一つの入力端
子に入力したパルスとの位相を比較する位相比較器と、
上記位相比較器の出力信号を入力し平滑するローパスフ
ィルタと、上記ローパスフィルタの出力データを入力し
その出力データにより周波数の制御を行うデータ制御発
振器と、上記データ制御発振器の出力信号を入力し１／
Ｎに分周しその出力信号を上記位相比較器のもう一つの
入力端子に接続したプログラマブル分周器と、水平同期
信号の周波数を測定する周波数カウンタと、上記周波数
カウンタの出力信号を入力しデータ制御発振器の発振周
波数との比を計算する割り算器と、上記割り算回路の出
力信号を入力し積算するアキュムレータと、上記アキュ
ムレータの上位の出力信号を入力し制御信号によりその
出力信号を記憶し出力信号データを分周比として上記プ
ログラマブル分周器に設定するように接続したラッチ回
路と、上記アキュムレータの出力信号と上記ランチ回路
の出力信号を入力しある設定した範囲以下にデータがあ
るかどうかを判定する比較回路と、水平同期信号を入力
し同期信号があるかどうかを判定する水平同期パルス検
出器と、上記比較回路の出力信号と上記水平同期パルス
検出器の出力信号を入力し上記アキュムレータの出力信
号と上記ラッチ回路の出力信号がある設定した範囲以下
にあるか水平同期信号がない場合は上記ラッチ回路の出
力信号が保持するように上記ラッチ回路を制御する制御
回路という構成を備えたものである。

作用 本発明は上記した構成によって、メディア変更を行って
入力する水平周波数が変わっても引込動作を行うＰＬＬ
回路を提供することが可能となる。

実施例 以下本発明の一実施例について図面を参照しながら説明
を行う。

第１図は本発明の一実施例におけるＰＬＬ回路のブロッ
ク図を示すものである。第１図において、１は一つの入
力端子に入力した水平同期信号ともう一つの入力端子に
入力したパルスとの位相を比較する位相比較器である。

２は上記位相比較器１の出力信号を入力し平滑するロー
パスフィルタである。３は上記ローパスフィルタ２の出
力データを入力しその出力データにより周波数の制御を
行うデータ制御発振器である。４は上記データ制御発振
器３の出力信号を入力し１／Ｎに分周しその出力信号を
上記位相比較器のもう一つの入力端子に接続したプログ
ラマブル分周器である。５は水平同期信号の周波数を測
定する周波数カウンタである。６は上記周波数カウンタ
５の出力信号を入力しデータ制御発振器３の発振周波数
との比を計算する割り算器である。７は上記割り算回路
６の出力信号を入力し積算するアキュムレータである。

８は上記アキュムレータ６の上位の出力信号を入力し制
御１信号によりその出力信号を記憶し、出力信号データ
壱分周比として上記プログラマブル分周器に設定するよ
うに接続したラッチ回路である。

９は上記アキュムレータ７の出力信号と上記ラッチ回路
８の出力信号を入力しある設定した範囲以下にデータが
あるかどうかを判定する比較回路である。１０は水平同
期信号を入力し同期信号があるかどうかを判定する水平
同期パルス検出器である。

１１は上記比較回路９の出力信号と上記水平同期パルス
検出器１０の出力信号を入力し上記アキュムレータ７の
出力信号と上記ラッチ回路の出力信号８がある設定した
範囲以下にあるか水平同期信号がない場合は上記ラッチ
回路８の出力信号が保持するように上記ラッチ回路上を
制御する制御回路である。

以上のように構成したＰＬＬ回路について、以下その動
作について説明する。

まず、水平同期信号は位相比較器１に入力しプログラマ
ブル分周器４の発生する水平パルスと位相比較が行われ
る０位相比較器１の出力信号である誤差信号はローパス
フィルタ３で濾過され、データ制御発振器３に入力する
。データ制御発振器３は入力データによって発振周波数
を制御されたＮ倍のｒ、の周波数を発振する。データ制
御発振器３の出力信号はプログラマブル分周器４に入力
されＮ分の１に分周される。この出力信号は位相比較器
１のもう一つの入力端子に比較用の水平パルスとして入
力する。また、水平同期信号は周波数カウンタ５に入力
し、水平同期信号の周波数を測定する。測定した周波数
は割り算回路６に入力し、データ制御発振器の発振周波
数との比を計算する０割り算回路６の出力信号をアキュ
ムレータフに入力し、雑音や周波数の変動を軽減するた
めに積算を行う、アキュムレータ７の上位の出力信号は
ラッチ回路８に入力し、制御信号によりその出力信号を
記憶する。ラッチ回路７の出力信号データは分周比とし
て上記プログラマブル分周器に設定するよに接続する。

またアキュムレータ７の出力信号とラッチ回路８の出力
信号は比較回路９に入力し、ある設定した範囲以下にデ
ータがあるかどうかを判定する。また水平同期信号は水
平同期パルス検出器ｌＯに入力し、同期信号があるかど
うかを判定する。比較回路９の出力信号と水平同期パル
ス検出器ｌＯの出力信号は制御回路１１に入力し、アキ
ュムレータフの出力信号とラッチ回路８の出力信号があ
る設定した範囲以下にあるか、あるいは水平同期信号が
ない場合は上記ランチ回路８の出力信号が保持するよう
に上記ラッチ回路８を制御する。

発明の効果 以上のように本発明によれば、一つの入力端子に入力し
た水平同期信号ともう一つの入力端子に入力したパルス
との位相を比較する位相比較器と、上記位相比較器の出
力信号を入力し平滑するローパスフィルタと、上記ロー
パスフィルタの出力データを入力しその出力データによ
り周波数の制御を行うデータ制御発振器と、上記データ
制御発振器の出力信号を入力しｌ／Ｎに分周しその出力
信号を上記位相比較器のもう一つの入力端子に接続した
プログラマブル分周器と、水平同期信号の周波数を測定
する周波数カウンタと、上記周波数カウンタの出力信号
を入力しデータ制御発振器の発振周波数との比を計算す
る割り算器と、上記割り算回路の出力信号を入力し積算
するアキユムレータと、上記アキュムレータの上位の出
力信号を入力し制御信号によりその出力信号を託憶し出
力信号データを分周比として上記プログラマブル分周器
に設定するように接続したラッチ回路と、上記アキュム
レータの出力信号と上記ラッチ回路の出力信号を入力し
ある設定した範囲以下にデータがあるかどうかを判定す
る比較回路と、水平同期信号を入力し同期信号があるか
どうかを判定する水平同期パルス検出器と、上記比較回
路の出力信号と上記水平同期パルス検出器の出力信号を
入力し上記アキュムレータの出力信号と上記ランチ回路
の出力信号がある設定した範囲以下にあるか水平同期信
号がない場合は上記ラッチ回路の出力信号が保持するよ
うに上記ラッチ回路を制御する制御回路とを備えること
により、未知の水平周波数の入力信号が入ってきたとき
に、ます分周比を設定して引込動作を行う。次に信号を
切り替えたときや信号の水平周波数がある設定した範囲
内で変動しても分周比は変わらずに引込動作を行う、従
って、安定に引込動作を行い続けるというＰＬＬ回路を
提供することが可能となる。

【図面の簡単な説明】

第１図は本発明のＰＬＬ回路における一実施例のブロッ
ク図であり、第２図は従来のＰＬＬ回路におけるブロッ
ク図である。 １・・・・・・位相比較器、２・・・・・・ローパスフ
ィルタ、３・・・・・・データ制御発振器、４・・・・
・・プログラマブル分周器、５・・・・・・周波数カウ
ンタ、６・・・・・・割り算回路、７・・・・・・アキ
ュムレータ、８・・・・・・ランチ回路、９・・・・・
・比較回路、ｌＯ・・・・・・水平同期パルス検出器、
１１・・・・・・制御回路。 代理人の氏名　弁理士　粟野重孝　はか１名第１図 第２図

Claims (1)

【特許請求の範囲】
1. 一つの入力端子に入力した水平同期信号ともう一つの入
   力端子に入力したパルスとの位相を比較する位相比較器
   と、上記位相比較器の出力信号を入力し平滑するローパ
   スフィルタと、上記ローパスフィルタの出力データを入
   力しその出力データにより周波数の制御を行うデータ制
   御発振器と、上記データ制御発振器の出力信号を入力し
   １／Ｎ（Ｎ＝正の整数）に分周しその出力信号を上記位
   相比較器のもう一つの入力端子に接続したプログラマブ
   ル分周器と、水平同期信号の周波数を測定する周波数カ
   ウンタと、上記周波数カウンタの出力信号を入力しデー
   タ制御発振器の発振周波数との比を計算する割り算器と
   、上記割り算回路の出力信号を入力し積算するアキュム
   レータと、上記アキュムレータの上位の出力信号を入力
   し制御信号によりその出力信号を記憶し出力信号データ
   を分周比として上記プログラマブル分周器に設定するよ
   うに接続したラッチ回路と、上記アキュムレータの出力
   信号と上記ラッチ回路の出力信号を入力しある設定した
   範囲以下にデータがあるかどうかを判定する比較回路と
   、水平同期信号を入力し同期信号があるかどうかを判定
   する水平同期パルス検出器と、上記比較回路の出力信号
   と上記水平同期パルス検出器の出力信号を入力し上記ア
   キュムレータの出力信号と上記ラッチ回路の出力信号が
   ある設定した範囲以下にあるか水平同期信号がない場合
   は上記ラッチ回路の出力信号が保持するように上記ラッ
   チ回路を制御する制御回路とよりなるＰＬＬ回路。