JPH10173518A - Ｐｌｌ回路およびそれを用いた画像表示装置 - Google Patents
Ｐｌｌ回路およびそれを用いた画像表示装置Info
- Publication number
- JPH10173518A JPH10173518A JP8334191A JP33419196A JPH10173518A JP H10173518 A JPH10173518 A JP H10173518A JP 8334191 A JP8334191 A JP 8334191A JP 33419196 A JP33419196 A JP 33419196A JP H10173518 A JPH10173518 A JP H10173518A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- image
- circuit
- image display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
- Controls And Circuits For Display Device (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 ＶＣＯの周波数レンジを広げることなく、分
周器を用いることにより等価的に周波数範囲の広い発振
信号を生成できるＰＬＬ回路を実現する。 【解決手段】 位相比較器１０、ループフィルタ２０、
ＶＣＯ３０および分周器４０，５０によりＰＬＬ回路を
構成し、ＰＬＬ回路に入力した基準信号Ｓref に応じて
制御回路６０は分周器４０の分周比Ｎを設定する制御信
号Ｓ６０を生成し、分周器４０はＶＣＯ３０のからの発
振信号ＳO をＮ分周し、分周信号ＳN をＰＬＬ回路の出
力信号として外部に出力する。さらに分周信号ＳN を固
定の分周比Ｍを有する分周器５０で分周して位相比較器
１０に入力し、位相比較器１０は、位相比較結果に応じ
て電圧信号Ｓ１０を発生し、これに応じてＶＣＯ３０の
発振周波数を制御するので、分周器４０の分周比Ｎを変
化させることによりＶＣＯ３０の動作周波数範囲より広
い周波数範囲を有する発振信号が得られる。
周器を用いることにより等価的に周波数範囲の広い発振
信号を生成できるＰＬＬ回路を実現する。 【解決手段】 位相比較器１０、ループフィルタ２０、
ＶＣＯ３０および分周器４０，５０によりＰＬＬ回路を
構成し、ＰＬＬ回路に入力した基準信号Ｓref に応じて
制御回路６０は分周器４０の分周比Ｎを設定する制御信
号Ｓ６０を生成し、分周器４０はＶＣＯ３０のからの発
振信号ＳO をＮ分周し、分周信号ＳN をＰＬＬ回路の出
力信号として外部に出力する。さらに分周信号ＳN を固
定の分周比Ｍを有する分周器５０で分周して位相比較器
１０に入力し、位相比較器１０は、位相比較結果に応じ
て電圧信号Ｓ１０を発生し、これに応じてＶＣＯ３０の
発振周波数を制御するので、分周器４０の分周比Ｎを変
化させることによりＶＣＯ３０の動作周波数範囲より広
い周波数範囲を有する発振信号が得られる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＰＬＬ回路に関す
るものである。特に、ＰＬＬ回路を構成する電圧制御発
振回路の周波数レンジ以外の周波数を有する発振信号を
発生可能なＰＬＬ回路に関するものである。
るものである。特に、ＰＬＬ回路を構成する電圧制御発
振回路の周波数レンジ以外の周波数を有する発振信号を
発生可能なＰＬＬ回路に関するものである。
【０００２】
【従来の技術】一般的なＰＬＬ回路は、図４に示すよう
に、位相比較器１０、ループフィルタ２０および電圧制
御発振器（ＶＣＯ）３０により構成されている。このよ
うなＰＬＬ回路において、位相比較器１０は、基準信号
Ｓref とＶＣＯ３０からの発振信号ＳO の位相を比較
し、比較結果に応じて例えば、電圧信号Ｓ１０を出力す
る。ループフィルタ２０は、電圧信号Ｓ１０に含まれて
いる高周波成分を減衰させ、低周波成分のみを制御信号
Ｓ２０としてＶＣＯ３０に出力する。そして、ＶＣＯ３
０はループフィルタ２０からの制御信号Ｓ２０に応じて
設定された発振周波数ｆO で発振信号ＳO を発生する。
このように構成されたＰＬＬ回路により基準信号Ｓref
と同位相、同周波数の発振信号ＳO が得られる。
に、位相比較器１０、ループフィルタ２０および電圧制
御発振器（ＶＣＯ）３０により構成されている。このよ
うなＰＬＬ回路において、位相比較器１０は、基準信号
Ｓref とＶＣＯ３０からの発振信号ＳO の位相を比較
し、比較結果に応じて例えば、電圧信号Ｓ１０を出力す
る。ループフィルタ２０は、電圧信号Ｓ１０に含まれて
いる高周波成分を減衰させ、低周波成分のみを制御信号
Ｓ２０としてＶＣＯ３０に出力する。そして、ＶＣＯ３
０はループフィルタ２０からの制御信号Ｓ２０に応じて
設定された発振周波数ｆO で発振信号ＳO を発生する。
このように構成されたＰＬＬ回路により基準信号Ｓref
と同位相、同周波数の発振信号ＳO が得られる。
【０００３】
【発明が解決しようとする課題】ところで、上述した従
来のＰＬＬ回路には、ＶＣＯの発振周波数レンジが一定
の範囲内にあり、ＰＬＬ回路により発生した発振信号の
周波数は、ＶＣＯの周波数レンジ以外に設定することが
できず、ＰＬＬ回路の出力信号の周波数範囲が制限され
るという問題がある。
来のＰＬＬ回路には、ＶＣＯの発振周波数レンジが一定
の範囲内にあり、ＰＬＬ回路により発生した発振信号の
周波数は、ＶＣＯの周波数レンジ以外に設定することが
できず、ＰＬＬ回路の出力信号の周波数範囲が制限され
るという問題がある。
【０００４】図５に示すように、ＶＣＯの発振周波数ｆ
O は入力電圧に応じて変化する。入力電圧が（Ｖa 〜Ｖ
b ）の範囲内にあるとき、発振周波数ｆO は入力電圧に
比例する。入力電圧がこの範囲以外の場合、ＶＣＯの発
振周波数は、入力電圧との比例関係が成り立たず、ＰＬ
Ｌ回路は正常に動作しない。このため、通常、ＶＣＯに
入力する制御信号の電圧は（Ｖa 〜Ｖb ）の範囲内にあ
るように、ＰＬＬ回路を設計するので、ＰＬＬ回路の出
力信号の周波数は図５に示すように、（ｆa 〜ｆb ）の
範囲内に制限され、発振周波数範囲の広いＰＬＬ回路を
設計することが困難である。
O は入力電圧に応じて変化する。入力電圧が（Ｖa 〜Ｖ
b ）の範囲内にあるとき、発振周波数ｆO は入力電圧に
比例する。入力電圧がこの範囲以外の場合、ＶＣＯの発
振周波数は、入力電圧との比例関係が成り立たず、ＰＬ
Ｌ回路は正常に動作しない。このため、通常、ＶＣＯに
入力する制御信号の電圧は（Ｖa 〜Ｖb ）の範囲内にあ
るように、ＰＬＬ回路を設計するので、ＰＬＬ回路の出
力信号の周波数は図５に示すように、（ｆa 〜ｆb ）の
範囲内に制限され、発振周波数範囲の広いＰＬＬ回路を
設計することが困難である。
【０００５】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、ＶＣＯの周波数レンジを広げる
ことなく、分周器を用いることにより等価的に周波数範
囲の広い発振信号を生成できるＰＬＬ回路およびそれを
用いた画像表示装置を提供することにある。
のであり、その目的は、ＶＣＯの周波数レンジを広げる
ことなく、分周器を用いることにより等価的に周波数範
囲の広い発振信号を生成できるＰＬＬ回路およびそれを
用いた画像表示装置を提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、基準信号と発振信号との位相を比較する
位相比較手段から位相比較結果を入力し、当該比較結果
に基づいて発振周波数を制御し、発振信号を上記位相比
較手段に入力する発振手段からなるＰＬＬ回路であっ
て、上記発振回路の発振信号を設定された分周比で分周
し、分周信号を上記位相比較手段に入力する分周回路
と、上記基準信号の周波数に応じて上記分周回路の分周
比を設定する制御回路とを有する。
め、本発明は、基準信号と発振信号との位相を比較する
位相比較手段から位相比較結果を入力し、当該比較結果
に基づいて発振周波数を制御し、発振信号を上記位相比
較手段に入力する発振手段からなるＰＬＬ回路であっ
て、上記発振回路の発振信号を設定された分周比で分周
し、分周信号を上記位相比較手段に入力する分周回路
と、上記基準信号の周波数に応じて上記分周回路の分周
比を設定する制御回路とを有する。
【０００７】また、本発明では、同期信号および画像信
号を受けて、これらの信号に基づき画像を表示する画像
表示装置であって、上記同期信号に基づき、画像表示用
のクロック信号の周波数を判定し、判定結果に応じて制
御信号を出力する判定手段と、上記同期信号を基準信号
として当該基準信号と比較対象信号の位相を比較する位
相比較手段と、上記位相比較手段の比較結果に応じて所
定の周波数で発振する発振手段と、上記発振手段からの
発振信号を上記制御信号に基づき設定された分周比で分
周し、分周信号を上記比較対象信号として上記位相比較
手段に供給し、さらに上記画像表示用クロック信号とし
て出力する分周手段と、上記同期信号、クロック信号お
よび上記画像信号に基づき、画像を表示する画像表示手
段とを有する。
号を受けて、これらの信号に基づき画像を表示する画像
表示装置であって、上記同期信号に基づき、画像表示用
のクロック信号の周波数を判定し、判定結果に応じて制
御信号を出力する判定手段と、上記同期信号を基準信号
として当該基準信号と比較対象信号の位相を比較する位
相比較手段と、上記位相比較手段の比較結果に応じて所
定の周波数で発振する発振手段と、上記発振手段からの
発振信号を上記制御信号に基づき設定された分周比で分
周し、分周信号を上記比較対象信号として上記位相比較
手段に供給し、さらに上記画像表示用クロック信号とし
て出力する分周手段と、上記同期信号、クロック信号お
よび上記画像信号に基づき、画像を表示する画像表示手
段とを有する。
【０００８】さらに、本発明では、好適には、上記同期
信号は垂直同期信号と水平同期信号からなり、上記水平
同期信号を上記基準信号として上記位相比較手段に入力
され、上記判定手段は、上記垂直同期信号および上記水
平同期信号の周波数に応じて画像表示用クロック信号の
周波数を判定し、上記分周手段に上記制御信号を出力す
る。
信号は垂直同期信号と水平同期信号からなり、上記水平
同期信号を上記基準信号として上記位相比較手段に入力
され、上記判定手段は、上記垂直同期信号および上記水
平同期信号の周波数に応じて画像表示用クロック信号の
周波数を判定し、上記分周手段に上記制御信号を出力す
る。
【０００９】本発明によれば、ＰＬＬ回路において、発
振手段、例えば、ＶＣＯにより発生された発振信号を分
周手段により分周して、分周信号をＰＬＬ回路の出力信
号として出力し、さらに基準信号とともに位相比較手段
に入力され、これらの信号の位相差に応じて発振手段の
発振周波数が制御される。分周手段の分周比は、基準信
号の周波数に応じて制御回路により発生された制御信号
に基づき設定される。これにより等価的に発振手段の発
振周波数範囲を広げることができる。
振手段、例えば、ＶＣＯにより発生された発振信号を分
周手段により分周して、分周信号をＰＬＬ回路の出力信
号として出力し、さらに基準信号とともに位相比較手段
に入力され、これらの信号の位相差に応じて発振手段の
発振周波数が制御される。分周手段の分周比は、基準信
号の周波数に応じて制御回路により発生された制御信号
に基づき設定される。これにより等価的に発振手段の発
振周波数範囲を広げることができる。
【００１０】さらに、本発明のＰＬＬ回路を用いて、画
像表示装置を構成する場合に、同期信号に応じて判定手
段により画像表示方式が判定され、画像表示用クロック
信号の周波数が決定される。当該周波数を有するクロッ
ク信号を発生するため、ＰＬＬ回路を構成する分周手段
の分周比が求められ、分周手段に分周比を設定する制御
信号が出力される。ＰＬＬ回路により表示方式に応じて
異なる周波数を有するクロック信号を発生でき、一つの
画像表示装置により異なる表示方式に対応でき、等価的
にＰＬＬ回路の動作周波数範囲を広くできる。
像表示装置を構成する場合に、同期信号に応じて判定手
段により画像表示方式が判定され、画像表示用クロック
信号の周波数が決定される。当該周波数を有するクロッ
ク信号を発生するため、ＰＬＬ回路を構成する分周手段
の分周比が求められ、分周手段に分周比を設定する制御
信号が出力される。ＰＬＬ回路により表示方式に応じて
異なる周波数を有するクロック信号を発生でき、一つの
画像表示装置により異なる表示方式に対応でき、等価的
にＰＬＬ回路の動作周波数範囲を広くできる。
【００１１】
【発明の実施の形態】第１実施形態 図１は本発明に係るＰＬＬ回路の第１の実施形態を示す
回路図である。本実施形態のＰＬＬ回路は、位相比較器
１０、ループフィルタ２０、ＶＣＯ３０、分周器４０、
分周器５０および制御回路６０により構成されている。
回路図である。本実施形態のＰＬＬ回路は、位相比較器
１０、ループフィルタ２０、ＶＣＯ３０、分周器４０、
分周器５０および制御回路６０により構成されている。
【００１２】位相比較器１０は、基準信号Ｓref と分周
器５０からの分周信号Ｓ５０の位相を比較して、比較結
果に応じて例えば、電圧信号Ｓ１０を出力する。ループ
フィルタ２０は、位相比較器１０からの電圧信号Ｓ１０
に含まれている高周波成分を減衰させ、低周波成分のみ
を制御信号Ｓ２０としてＶＣＯ３０に出力する。ＶＣＯ
３０は、入力された制御信号Ｓ２０に応じて発振周波数
を制御し、発振信号ＳO を出力する。
器５０からの分周信号Ｓ５０の位相を比較して、比較結
果に応じて例えば、電圧信号Ｓ１０を出力する。ループ
フィルタ２０は、位相比較器１０からの電圧信号Ｓ１０
に含まれている高周波成分を減衰させ、低周波成分のみ
を制御信号Ｓ２０としてＶＣＯ３０に出力する。ＶＣＯ
３０は、入力された制御信号Ｓ２０に応じて発振周波数
を制御し、発振信号ＳO を出力する。
【００１３】分周器４０は、ＶＣＯ３０の発振信号ＳO
を外部から設定された分周比Ｎ（Ｎは正整数である）で
分周し、分周信号ＳN を出力する。分周器５０は、分周
器４０からの分周信号ＳN をさらにＭ（Ｍは正整数であ
る）分周して、分周信号Ｓ５０を位相比較器１０に出力
する。制御回路６０は、基準信号Ｓref を受けて、これ
の応じて、分周器４０の分周比を設定する制御信号Ｓ６
０を出力する。
を外部から設定された分周比Ｎ（Ｎは正整数である）で
分周し、分周信号ＳN を出力する。分周器５０は、分周
器４０からの分周信号ＳN をさらにＭ（Ｍは正整数であ
る）分周して、分周信号Ｓ５０を位相比較器１０に出力
する。制御回路６０は、基準信号Ｓref を受けて、これ
の応じて、分周器４０の分周比を設定する制御信号Ｓ６
０を出力する。
【００１４】このように構成されたＰＬＬ回路におい
て、基準信号Ｓref の周波数に応じて制御回路６０によ
り、分周器４０の分周比を設定する制御信号Ｓ６０が出
力される。そして、この制御信号Ｓ６０に基づき、分周
器４０の分周比Ｎが決定される。このため、分周器４０
から得られた分周信号ＳN の周波数は、ＶＣＯ３０のか
らの発振信号ＳO をＮ分周した後の信号となる。例え
ば、ＶＣＯ３０の発振信号の周波数ｆO は２００ＭＨ
ｚ、制御信号Ｓ６０に応じて分周器４０の分周比Ｎが１
に設定された場合、分周器４０の出力信号ＳN の周波数
は、２００ＭＨｚとなり、分周器４０の分周比Ｎが４に
設定された場合、分周器４０の出力信号ＳN の周波数
は、５０ＭＨｚとなる。
て、基準信号Ｓref の周波数に応じて制御回路６０によ
り、分周器４０の分周比を設定する制御信号Ｓ６０が出
力される。そして、この制御信号Ｓ６０に基づき、分周
器４０の分周比Ｎが決定される。このため、分周器４０
から得られた分周信号ＳN の周波数は、ＶＣＯ３０のか
らの発振信号ＳO をＮ分周した後の信号となる。例え
ば、ＶＣＯ３０の発振信号の周波数ｆO は２００ＭＨ
ｚ、制御信号Ｓ６０に応じて分周器４０の分周比Ｎが１
に設定された場合、分周器４０の出力信号ＳN の周波数
は、２００ＭＨｚとなり、分周器４０の分周比Ｎが４に
設定された場合、分周器４０の出力信号ＳN の周波数
は、５０ＭＨｚとなる。
【００１５】これにより、ＶＣＯ３０で発生できない周
波数の低い領域の発振信号が分周４０の分周により得ら
れ、等価的にＶＣＯ３０の動作周波数範囲が広くなる。
例えば、ＶＣＯ３０の動作周波数範囲は、８０〜２２０
ＭＨｚとすると、分周器４０を設けない場合には、ＰＬ
Ｌ回路により得られた発振信号の周波数範囲は、ＶＣＯ
３０の動作周波数範囲により決定され、８０〜２２０Ｍ
Ｈｚに制限される。しかし、本実施形態に示すように、
分周器４０を設け、ＶＣＯ３０の出力信号を分周して出
力することにより、ＰＬＬ回路により、ＶＣＯ３０の動
作周波数範囲以外の周波数を有する発振信号が得られ
る。
波数の低い領域の発振信号が分周４０の分周により得ら
れ、等価的にＶＣＯ３０の動作周波数範囲が広くなる。
例えば、ＶＣＯ３０の動作周波数範囲は、８０〜２２０
ＭＨｚとすると、分周器４０を設けない場合には、ＰＬ
Ｌ回路により得られた発振信号の周波数範囲は、ＶＣＯ
３０の動作周波数範囲により決定され、８０〜２２０Ｍ
Ｈｚに制限される。しかし、本実施形態に示すように、
分周器４０を設け、ＶＣＯ３０の出力信号を分周して出
力することにより、ＰＬＬ回路により、ＶＣＯ３０の動
作周波数範囲以外の周波数を有する発振信号が得られ
る。
【００１６】例えば、分周器４０の分周比Ｎを２に設定
するとき、ＰＬＬ回路の出力信号の周波数範囲は、４０
〜１１０ＭＨｚであり、分周器Ｎを４に設定するとき、
ＰＬＬ回路の出力信号の周波数範囲は、２０〜５５ＭＨ
ｚである。このように、動作周波数範囲が限られている
ＶＣＯの後段に分周器を設けることにより、等価的にＶ
ＣＯの周波数範囲を広げることができる。さらに、これ
を実現するため、ＰＬＬ回路の位相比較器１０に入力さ
れている基準信号Ｓref の周波数を判定して、基準信号
Ｓref の周波数に応じて分周器４０の分周比Ｎを適切に
設定する制御回路６０が設けられる。
するとき、ＰＬＬ回路の出力信号の周波数範囲は、４０
〜１１０ＭＨｚであり、分周器Ｎを４に設定するとき、
ＰＬＬ回路の出力信号の周波数範囲は、２０〜５５ＭＨ
ｚである。このように、動作周波数範囲が限られている
ＶＣＯの後段に分周器を設けることにより、等価的にＶ
ＣＯの周波数範囲を広げることができる。さらに、これ
を実現するため、ＰＬＬ回路の位相比較器１０に入力さ
れている基準信号Ｓref の周波数を判定して、基準信号
Ｓref の周波数に応じて分周器４０の分周比Ｎを適切に
設定する制御回路６０が設けられる。
【００１７】図１に示すＰＬＬ回路により、基準信号Ｓ
ref に応じて制御回路６０により、分周器４０の分周比
Ｎを設定するための制御信号Ｓ６０が生成され、分周器
４０に入力される。そして、分周器４０の出力信号ＳN
はＰＬＬ回路の出力信号として外部に出力される。
ref に応じて制御回路６０により、分周器４０の分周比
Ｎを設定するための制御信号Ｓ６０が生成され、分周器
４０に入力される。そして、分周器４０の出力信号ＳN
はＰＬＬ回路の出力信号として外部に出力される。
【００１８】位相比較器１０により、入力された基準信
号Ｓref および分周器５０からの分周信号の位相が比較
され、比較結果に応じて例えば、電圧信号Ｓ１０が出力
される。電圧信号Ｓ１０はループフィルタ２０により、
高調波成分が減衰され、低周波数成分のみを含む信号Ｓ
２０が出力され、ＶＣＯ３０に入力される。ＶＣＯ３０
は、ループフィルタ２０からの信号Ｓ２０に応じて発振
周波数ｆO が制御され、発振信号ＳO が出力される。発
振信号ＳO は分周器４０により分周され、分周信号ＳN
がＰＬＬ回路の出力信号として外部に出力される。さら
に、分周信号ＳN は分周器５０により、分周されて、得
られた分周信号Ｓ５０が基準信号Ｓrefとともに位相比
較器１０に入力される。
号Ｓref および分周器５０からの分周信号の位相が比較
され、比較結果に応じて例えば、電圧信号Ｓ１０が出力
される。電圧信号Ｓ１０はループフィルタ２０により、
高調波成分が減衰され、低周波数成分のみを含む信号Ｓ
２０が出力され、ＶＣＯ３０に入力される。ＶＣＯ３０
は、ループフィルタ２０からの信号Ｓ２０に応じて発振
周波数ｆO が制御され、発振信号ＳO が出力される。発
振信号ＳO は分周器４０により分周され、分周信号ＳN
がＰＬＬ回路の出力信号として外部に出力される。さら
に、分周信号ＳN は分周器５０により、分周されて、得
られた分周信号Ｓ５０が基準信号Ｓrefとともに位相比
較器１０に入力される。
【００１９】このように構成されたＰＬＬ回路により、
ＶＣＯ３０の動作周波数範囲以外の周波数を有する発振
信号ＳN を発生することができ、分周器４０およびその
分周比を制御する制御回路６０により、等価的にＶＣＯ
３０の動作周波数範囲を広げることができる。
ＶＣＯ３０の動作周波数範囲以外の周波数を有する発振
信号ＳN を発生することができ、分周器４０およびその
分周比を制御する制御回路６０により、等価的にＶＣＯ
３０の動作周波数範囲を広げることができる。
【００２０】以上説明したように、本実施形態によれ
ば、位相比較器１０、ループフィルタ２０、ＶＣＯ３０
および分周器４０，５０によりＰＬＬ回路を構成し、Ｐ
ＬＬ回路に入力した基準信号Ｓref に応じて制御回路６
０は分周器４０の分周比Ｎを設定する制御信号Ｓ６０を
生成し、分周器４０はＶＣＯ３０のからの発振信号ＳO
をＮ分周して、分周信号ＳN はＰＬＬ回路の出力信号と
して外部に出力する。さらに分周信号ＳN を固定の分周
比Ｍを有する分周器５０で分周して位相比較器１０に入
力し、位相比較器１０は、位相比較結果に応じて電圧信
号Ｓ１０を発生し、これに応じてＶＣＯ３０の発振周波
数を制御するので、分周器４０の分周比Ｎを変化させる
ことにより、出力信号ＳN の周波数範囲は、ＶＣＯ３０
の動作周波数範囲より広くでき、等価的にＶＣＯの周波
数範囲を広げることができる。
ば、位相比較器１０、ループフィルタ２０、ＶＣＯ３０
および分周器４０，５０によりＰＬＬ回路を構成し、Ｐ
ＬＬ回路に入力した基準信号Ｓref に応じて制御回路６
０は分周器４０の分周比Ｎを設定する制御信号Ｓ６０を
生成し、分周器４０はＶＣＯ３０のからの発振信号ＳO
をＮ分周して、分周信号ＳN はＰＬＬ回路の出力信号と
して外部に出力する。さらに分周信号ＳN を固定の分周
比Ｍを有する分周器５０で分周して位相比較器１０に入
力し、位相比較器１０は、位相比較結果に応じて電圧信
号Ｓ１０を発生し、これに応じてＶＣＯ３０の発振周波
数を制御するので、分周器４０の分周比Ｎを変化させる
ことにより、出力信号ＳN の周波数範囲は、ＶＣＯ３０
の動作周波数範囲より広くでき、等価的にＶＣＯの周波
数範囲を広げることができる。
【００２１】第２実施形態 図２は本発明の第２の実施形態を示す回路図であり、本
発明のＰＬＬ回路を用いた画像表示装置の構成を示す回
路図である。図２において、１００は、画像信号ＳR ，
ＳG ，ＳB 、垂直同期信号ＳV 、水平同期信号ＳH を出
力する画像信号出力装置の一部分、２００は出力装置１
００からの画像信号および同期信号に基づき、画像表示
を行う画像表示装置をそれぞれ示している。
発明のＰＬＬ回路を用いた画像表示装置の構成を示す回
路図である。図２において、１００は、画像信号ＳR ，
ＳG ，ＳB 、垂直同期信号ＳV 、水平同期信号ＳH を出
力する画像信号出力装置の一部分、２００は出力装置１
００からの画像信号および同期信号に基づき、画像表示
を行う画像表示装置をそれぞれ示している。
【００２２】画像信号出力装置１００は、図示のよう
に、同期信号生成回路１０１、ディジタル／アナログ変
換器１０２，１０３，１０４により構成されている。同
期信号生成回路１０１は、画像信号の転送、処理および
表示に必要な垂直同期信号ＳVおよび水平同期信号ＳH
を生成する。ディジタル／アナログ変換器（Ｄ／Ａ）１
０２，１０３，１０４は、画像信号におけるＲ，Ｇ，Ｂ
の三色をそれぞれ示すディジタル輝度信号をアナログ信
号ＳR ，ＳG ，ＳB に変換して、出力する。なお、画像
信号出力装置１００は、例えば、パーソナルコンピュー
タまたはワークステーションの中に組み込まれているも
のである。
に、同期信号生成回路１０１、ディジタル／アナログ変
換器１０２，１０３，１０４により構成されている。同
期信号生成回路１０１は、画像信号の転送、処理および
表示に必要な垂直同期信号ＳVおよび水平同期信号ＳH
を生成する。ディジタル／アナログ変換器（Ｄ／Ａ）１
０２，１０３，１０４は、画像信号におけるＲ，Ｇ，Ｂ
の三色をそれぞれ示すディジタル輝度信号をアナログ信
号ＳR ，ＳG ，ＳB に変換して、出力する。なお、画像
信号出力装置１００は、例えば、パーソナルコンピュー
タまたはワークステーションの中に組み込まれているも
のである。
【００２３】画像表示装置２００は、画像信号出力装置
１００からの同期信号ＳV ，ＳH および画像信号ＳR ，
ＳG ，ＳB を受けて、これらの信号に応じて画像を表示
する。図示のように、画像表示装置２００は、判別回路
２０１、ＰＬＬ回路２０２、アナログ／ディジタル変換
器（Ａ／Ｄ）２０３，２０４，２０５、信号処理回路２
０６、データ保持回路２０７、走査回路２０８および液
晶パネル（ＬＣＤパネル）２０９により構成されてい
る。
１００からの同期信号ＳV ，ＳH および画像信号ＳR ，
ＳG ，ＳB を受けて、これらの信号に応じて画像を表示
する。図示のように、画像表示装置２００は、判別回路
２０１、ＰＬＬ回路２０２、アナログ／ディジタル変換
器（Ａ／Ｄ）２０３，２０４，２０５、信号処理回路２
０６、データ保持回路２０７、走査回路２０８および液
晶パネル（ＬＣＤパネル）２０９により構成されてい
る。
【００２４】本実施形態において、ＰＬＬ回路２０２
は、例えば、図１に示すＰＬＬ回路と同様な構成を有
し、位相比較器の比較結果に応じて発振周波数が制御さ
れるＶＣＯおよびＶＣＯの発振信号のを分周する分周器
からなる。判別回路２０１は、入力した垂直同期信号Ｓ
V および水平同期信号ＳH に応じて画像表示用のクロッ
ク信号ＣＬＫの周波数を判定し、それに応じてＰＬＬ回
路の分周器の分周比を設定する制御信号ＳC を生成し、
ＰＬＬ回路に入力する。即ち、判別回路２０１は、図１
に示す本発明の第１の実施形態における制御回路６０と
同様な機能を有する。ＰＬＬ回路２０２により発生され
たクロック信号ＣＬＫがそれぞれアナログ／ディジタル
変換器２０３，２０４，２０５、信号処理回路２０６、
走査回路２０８に入力される。
は、例えば、図１に示すＰＬＬ回路と同様な構成を有
し、位相比較器の比較結果に応じて発振周波数が制御さ
れるＶＣＯおよびＶＣＯの発振信号のを分周する分周器
からなる。判別回路２０１は、入力した垂直同期信号Ｓ
V および水平同期信号ＳH に応じて画像表示用のクロッ
ク信号ＣＬＫの周波数を判定し、それに応じてＰＬＬ回
路の分周器の分周比を設定する制御信号ＳC を生成し、
ＰＬＬ回路に入力する。即ち、判別回路２０１は、図１
に示す本発明の第１の実施形態における制御回路６０と
同様な機能を有する。ＰＬＬ回路２０２により発生され
たクロック信号ＣＬＫがそれぞれアナログ／ディジタル
変換器２０３，２０４，２０５、信号処理回路２０６、
走査回路２０８に入力される。
【００２５】アナログ／ディジタル変換器２０３，２０
４，２０５は、入力された画像信号ＳR ，ＳG ，ＳB を
クロック信号ＣＬＫにより設定したタイミングでディジ
タル信号に変換して、信号処理回路２０６に入力する。
信号処理回路２０６は、アナログ／ディジタル変換器２
０３，２０４，２０５からのディジタル信号を受けて、
これらのデータに基づき演算処理を行い、画像表示用デ
ータを発生して、データ保持回路２０７に出力する。デ
ータ保持回路２０７は、入力されたデータを保持して、
所定のタイミングで液晶パネル２０９に出力して、表示
させる。
４，２０５は、入力された画像信号ＳR ，ＳG ，ＳB を
クロック信号ＣＬＫにより設定したタイミングでディジ
タル信号に変換して、信号処理回路２０６に入力する。
信号処理回路２０６は、アナログ／ディジタル変換器２
０３，２０４，２０５からのディジタル信号を受けて、
これらのデータに基づき演算処理を行い、画像表示用デ
ータを発生して、データ保持回路２０７に出力する。デ
ータ保持回路２０７は、入力されたデータを保持して、
所定のタイミングで液晶パネル２０９に出力して、表示
させる。
【００２６】走査回路２０８は、ＰＬＬ回路からのクロ
ック信号ＣＬＫに応じて液晶パネル２０９に画像表示す
るための駆動信号を供給する。そして、液晶パネル２０
９は、データ保持回路２０７から表示用データを受け
て、走査回路２０８からの表示用駆動信号で設定したタ
イミングで画像を表示する。
ック信号ＣＬＫに応じて液晶パネル２０９に画像表示す
るための駆動信号を供給する。そして、液晶パネル２０
９は、データ保持回路２０７から表示用データを受け
て、走査回路２０８からの表示用駆動信号で設定したタ
イミングで画像を表示する。
【００２７】現在、パーソナルコンピュータまたはワー
クステーションの種類および動作環境により、数種類の
画像表示方式がある。図３は一般に使われている４種類
の画像表示方式のそれぞれの画像の横、縦素子数、フレ
ーム周波数およびクロック周波数を示している。図示の
ように、表示方式により、表示用クロック周波数が異な
る。このため、画像表示装置２００はすべての方式に対
応できるため、ＰＬＬ回路により発生されたクロック周
波数は、例えば、２９〜１２６ＭＨｚの広範囲であるこ
とが要求される。このような動作周波数範囲の広いＶＣ
Ｏを実現することが困難であるため、本実施形態の画像
表示装置２００では、高い発振周波数を有するＶＣＯに
より、高周波数の発振信号を発生させ、分周回路によ
り、ＶＣＯの発振信号を分周して所望の周波数を有する
クロック信号ＣＬＫを得る。
クステーションの種類および動作環境により、数種類の
画像表示方式がある。図３は一般に使われている４種類
の画像表示方式のそれぞれの画像の横、縦素子数、フレ
ーム周波数およびクロック周波数を示している。図示の
ように、表示方式により、表示用クロック周波数が異な
る。このため、画像表示装置２００はすべての方式に対
応できるため、ＰＬＬ回路により発生されたクロック周
波数は、例えば、２９〜１２６ＭＨｚの広範囲であるこ
とが要求される。このような動作周波数範囲の広いＶＣ
Ｏを実現することが困難であるため、本実施形態の画像
表示装置２００では、高い発振周波数を有するＶＣＯに
より、高周波数の発振信号を発生させ、分周回路によ
り、ＶＣＯの発振信号を分周して所望の周波数を有する
クロック信号ＣＬＫを得る。
【００２８】判別回路２０１により、入力された垂直同
期信号ＳV および水平同期信号ＳHに応じて画像表示方
式を判別して、その方式における表示用クロック信号Ｃ
ＬＫの周波数を決定し、そして、この周波数に応じた分
周器の分周比を算出して、それに応じて制御信号ＳC を
ＰＬＬ回路の分周器に出力する。ＰＬＬ回路を構成する
分周器は、制御信号ＳC に応じて設定された分周比でＶ
ＣＯからの発振信号を分周し、画像表示に必要な周波数
を有するクロック信号ＣＬＫを発生する。
期信号ＳV および水平同期信号ＳHに応じて画像表示方
式を判別して、その方式における表示用クロック信号Ｃ
ＬＫの周波数を決定し、そして、この周波数に応じた分
周器の分周比を算出して、それに応じて制御信号ＳC を
ＰＬＬ回路の分周器に出力する。ＰＬＬ回路を構成する
分周器は、制御信号ＳC に応じて設定された分周比でＶ
ＣＯからの発振信号を分周し、画像表示に必要な周波数
を有するクロック信号ＣＬＫを発生する。
【００２９】なお、判別回路２０１には、例えば、各画
像表示方式のクロック周波数およびその周波数に応じた
分周比設定するための制御信号をデータとして、予めＲ
ＯＭなどの記憶装置に記憶しておいて、動作時に、入力
された同期信号に応じて画像表示方式を決定した後、記
憶装置から必要なデータを読み出し、制御信号としてＰ
ＬＬ回路に出力し、分周器の分周比を設定させる。
像表示方式のクロック周波数およびその周波数に応じた
分周比設定するための制御信号をデータとして、予めＲ
ＯＭなどの記憶装置に記憶しておいて、動作時に、入力
された同期信号に応じて画像表示方式を決定した後、記
憶装置から必要なデータを読み出し、制御信号としてＰ
ＬＬ回路に出力し、分周器の分周比を設定させる。
【００３０】上述した画像表示装置２００により、動作
周波数範囲の狭いＶＣＯを用いてＰＬＬ回路を構成し、
判別回路２０１により設定された分周比でＶＣＯの発振
信号を分周し、クロック信号ＣＬＫを生成するので、異
なる周波数を有するクロック信号ＣＬＫを生成でき、一
つの画像表示装置により、異なる画像表示方式に対応で
き、等価的にＶＣＯの動作周波数範囲を広げることにな
る。
周波数範囲の狭いＶＣＯを用いてＰＬＬ回路を構成し、
判別回路２０１により設定された分周比でＶＣＯの発振
信号を分周し、クロック信号ＣＬＫを生成するので、異
なる周波数を有するクロック信号ＣＬＫを生成でき、一
つの画像表示装置により、異なる画像表示方式に対応で
き、等価的にＶＣＯの動作周波数範囲を広げることにな
る。
【００３１】以上説明したように、本実施形態によれ
ば、同期信号に応じて判別回路２０１により、画像表示
用クロック信号ＣＬＫの周波数を決定し、クロック信号
ＣＬＫを発生するための分周器の分周比を求めて、ＰＬ
Ｌ回路を構成する分周器に出力する。ＰＬＬ回路によ
り、設定された分周比に応じて所望の周波数を有するク
ロック信号ＣＬＫを発生し、ＡＤ変換器、信号処理回路
２０６、走査回路２０８などに出力し、画像信号に基づ
き変換されたディジタル信号を液晶パネル２０９に表示
させ、画像表示を行うので、一つのＰＬＬ回路により、
周波数の異なるクロック信号ＣＬＫを生成でき、異なる
画像表示方式に対応でき、等価的にＰＬＬ回路のＶＣＯ
の周波数範囲を広げることを実現できる。
ば、同期信号に応じて判別回路２０１により、画像表示
用クロック信号ＣＬＫの周波数を決定し、クロック信号
ＣＬＫを発生するための分周器の分周比を求めて、ＰＬ
Ｌ回路を構成する分周器に出力する。ＰＬＬ回路によ
り、設定された分周比に応じて所望の周波数を有するク
ロック信号ＣＬＫを発生し、ＡＤ変換器、信号処理回路
２０６、走査回路２０８などに出力し、画像信号に基づ
き変換されたディジタル信号を液晶パネル２０９に表示
させ、画像表示を行うので、一つのＰＬＬ回路により、
周波数の異なるクロック信号ＣＬＫを生成でき、異なる
画像表示方式に対応でき、等価的にＰＬＬ回路のＶＣＯ
の周波数範囲を広げることを実現できる。
【００３２】
【発明の効果】以上説明したように、本発明のＰＬＬ回
路およびそれを用いた画像表示装置によれば、等価的に
ＰＬＬ回路を構成する電圧制御発振器の動作周波数範囲
を広げることができ、このようなＰＬＬ回路からなる画
像表示装置により、一つのＰＬＬ回路により異なる周波
数を有するクロック信号を生成でき、異なる表示方式に
対応できる利点がある。
路およびそれを用いた画像表示装置によれば、等価的に
ＰＬＬ回路を構成する電圧制御発振器の動作周波数範囲
を広げることができ、このようなＰＬＬ回路からなる画
像表示装置により、一つのＰＬＬ回路により異なる周波
数を有するクロック信号を生成でき、異なる表示方式に
対応できる利点がある。
【図１】本発明に係るＰＬＬ回路の第１の実施形態を示
す回路図である。
す回路図である。
【図２】本発明のＰＬＬ回路を用いた画像表示装置の構
成例を示す図である。
成例を示す図である。
【図３】画像表示方式とその仕様を示す図である。
【図４】一般的なＰＬＬ回路の構成を示す回路図であ
る。
る。
【図５】ＶＣＯの発振周波数と入力電圧の関係を示す図
である。
である。
１０…位相比較器、２０…ループフィルタ、３０…ＶＣ
Ｏ、４０，５０…分周器、６０…制御回路、１００…画
像信号出力装置の部分回路、１０１…同期信号生成回
路、１０２，１０３，１０４…ディジタル／アナログ変
換器、２００…画像表示装置、２０１…判別回路、２０
２…ＰＬＬ回路、２０３，２０４，２０５…アナログ／
ディジタル変換器、２０６…信号処理回路、２０７…デ
ータ保持回路、２０８…走査回路、２０９…液晶パネ
ル。
Ｏ、４０，５０…分周器、６０…制御回路、１００…画
像信号出力装置の部分回路、１０１…同期信号生成回
路、１０２，１０３，１０４…ディジタル／アナログ変
換器、２００…画像表示装置、２０１…判別回路、２０
２…ＰＬＬ回路、２０３，２０４，２０５…アナログ／
ディジタル変換器、２０６…信号処理回路、２０７…デ
ータ保持回路、２０８…走査回路、２０９…液晶パネ
ル。
Claims (7)
- 【請求項１】基準信号と発振信号との位相を比較する位
相比較手段から位相比較結果を入力し、当該比較結果に
基づいて発振周波数を制御し、発振信号を上記位相比較
手段に入力する発振手段からなるＰＬＬ回路であって、 上記発振手段の発振信号を設定された分周比で分周し、
分周信号を上記位相比較手段に入力する分周回路と、 上記基準信号の周波数に応じて上記分周回路の分周比を
設定する制御回路とを有するＰＬＬ回路。 - 【請求項２】上記分周回路からの分周信号をさらに所定
の分周比を有する第２の分周回路により分周された後、
上記位相比較手段に入力する請求項１記載のＰＬＬ回
路。 - 【請求項３】同期信号および画像信号を受けて、これら
の信号に基づき画像を表示する画像表示装置であって、 上記同期信号に基づき、画像表示用のクロック信号の周
波数を判定し、判定結果に応じて制御信号を出力する判
定手段と、 上記同期信号を基準信号として、当該基準信号と比較対
象信号の位相を比較する位相比較手段と、 上記位相比較手段の比較結果に応じて所定の周波数で発
振する発振手段と、 上記発振手段からの発振信号を上記制御信号に基づき設
定された分周比で分周して、分周信号を上記比較対象信
号として上記位相比較手段に供給し、さらに上記画像表
示用クロック信号として出力する分周手段と、 上記同期信号、クロック信号および上記画像信号に基づ
き、画像を表示する画像表示手段とを有する画像表示装
置。 - 【請求項４】上記同期信号は垂直同期信号と水平同期信
号からなり、上記水平同期信号を上記基準信号として、
上記位相比較手段に入力される請求項３記載の画像表示
装置。 - 【請求項５】上記判定手段は、上記垂直同期信号および
上記水平同期信号の周波数に応じて画像表示用クロック
信号の周波数を判定し、上記分周手段に分周比を設定す
る上記制御信号を出力する請求項４記載の画像表示装
置。 - 【請求項６】上記画像信号はアナログ信号であり、上記
分周回路からのクロック信号に基づき、上記画像信号を
ディジタル信号に変換するアナログ／ディジタル変換回
路を有する請求項３記載の画像表示装置。 - 【請求項７】上記画像信号は、それぞれＲ（赤色）、Ｇ
（緑色）およびＢ（青色）の三色の輝度を示す三つの信
号からなる請求項３記載の画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8334191A JPH10173518A (ja) | 1996-12-13 | 1996-12-13 | Ｐｌｌ回路およびそれを用いた画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8334191A JPH10173518A (ja) | 1996-12-13 | 1996-12-13 | Ｐｌｌ回路およびそれを用いた画像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10173518A true JPH10173518A (ja) | 1998-06-26 |
Family
ID=18274567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8334191A Pending JPH10173518A (ja) | 1996-12-13 | 1996-12-13 | Ｐｌｌ回路およびそれを用いた画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10173518A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006101455A (ja) * | 2004-09-30 | 2006-04-13 | Tamura Seisakusho Co Ltd | デジタル音声調整装置 |
| US8542067B2 (en) | 2008-09-29 | 2013-09-24 | Fujitsu Ten Limited | Oscillation circuit and image display device |
-
1996
- 1996-12-13 JP JP8334191A patent/JPH10173518A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006101455A (ja) * | 2004-09-30 | 2006-04-13 | Tamura Seisakusho Co Ltd | デジタル音声調整装置 |
| JP4651348B2 (ja) * | 2004-09-30 | 2011-03-16 | 株式会社タムラ製作所 | デジタル音声調整装置 |
| US8542067B2 (en) | 2008-09-29 | 2013-09-24 | Fujitsu Ten Limited | Oscillation circuit and image display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI253611B (en) | Liquid crystal display driving scaler capable of reducing electromagnetic interference | |
| JPH10153989A (ja) | ドットクロック回路 | |
| JPS6277770A (ja) | ビデオ信号のサンプリングクロツク発生回路 | |
| JPH10319932A (ja) | ディスプレイ装置 | |
| JPH10173518A (ja) | Ｐｌｌ回路およびそれを用いた画像表示装置 | |
| US6411267B1 (en) | Monitor adjustment by data manipulation | |
| JP3838844B2 (ja) | 基準信号生成装置及びその信号生成方法 | |
| KR100360958B1 (ko) | Hout 위치 제어 회로 및 멀티 싱크 모니터 | |
| JP3102149B2 (ja) | クロック同期装置 | |
| JP2877185B2 (ja) | クロック発生器 | |
| JPH0944118A (ja) | インターフェイス回路 | |
| JP3353372B2 (ja) | 液晶表示装置 | |
| JP2000338926A (ja) | 画像表示装置 | |
| JPH07160222A (ja) | 液晶表示装置 | |
| US6229865B1 (en) | Phase difference detection circuit for liquid crystal display | |
| JPH11194738A (ja) | 映像表示装置のサンプリングクロック調整回路 | |
| US6246292B1 (en) | Phase lock loop circuit with automatic selection of oscillation circuit characteristics | |
| JPH10126719A (ja) | ３相クロックパルス発生回路 | |
| JPH1188156A (ja) | クロック生成用ｐｌｌ回路 | |
| JP2000284764A (ja) | ディスプレイ装置 | |
| JPH10319933A (ja) | ドットクロック発生回路 | |
| JPH10242852A (ja) | クロック生成用ｐｌｌ回路 | |
| JPH09186976A (ja) | 周波数変換回路 | |
| JP3965978B2 (ja) | 液晶パネル駆動システム及び液晶表示装置 | |
| JPH09214798A (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040622 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040629 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040825 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050621 |