JP3838844B2 - 基準信号生成装置及びその信号生成方法 - Google Patents
基準信号生成装置及びその信号生成方法 Download PDFInfo
- Publication number
- JP3838844B2 JP3838844B2 JP2000034554A JP2000034554A JP3838844B2 JP 3838844 B2 JP3838844 B2 JP 3838844B2 JP 2000034554 A JP2000034554 A JP 2000034554A JP 2000034554 A JP2000034554 A JP 2000034554A JP 3838844 B2 JP3838844 B2 JP 3838844B2
- Authority
- JP
- Japan
- Prior art keywords
- display device
- control signal
- signal
- reference signal
- multiplier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、発光素子がマトリクス状に配された表示デバイスを有する映像機器等に用いて好適な基準信号生成装置及びその信号生成方法に関する。
【０００２】
【従来の技術】
従来の入力映像信号と出力映像信号とが異なる映像機器の入力映像信号処理部においては、入力映像信号の同期信号から生成されたクロック信号が使用され、出力映像信号処理部においては、クリスタルオシレータで生成されたクロック信号が使用される。具体的には、図３に示すようにクリスタルオシレータ３１において生成されたクロック信号が出力映像信号生成・処理部３２に供給される。出力映像信号生成・処理部３２において、クロック信号に応じて映像出力が生成され、この映像出力が映像表示部３３に供給される。つまり、入力映像信号処理部のクロック信号と出力映像信号処理部のクロック信号とは全く関係が無く、それぞれにおいて独立したクロック信号が用いられている。
【０００３】
また、映像機器における表示デバイスとしては、従来においてはＣＲＴが一般的であったが、最近では、省スペースを目的として固定素子表示デバイスが良く用いられる。固定素子表示デバイスは、発光素子がマトリクス状に配され、表示画素数が予め固定されたものであり、これらの代表として液晶表示板、プラズマディスプレイ及びＤＬＰ等が存在する。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来技術においては、解像度変換等の画像処理を行う場合には、フレームバッファ等の画像メモリが必要とされ、回路規模が大規模となるばかりか、コストが上昇してしまう問題点があった。また、近年では、固定素子表示デバイス自体の低価格化が進み、高価なＬＳＩの使用が困難になりつつあり、固定素子表示デバイス以外の映像信号処理を行う回路部分も低価格化に対応する要求が強まりつつある。
【０００５】
本発明は、斯かる問題点を鑑みてなされたものであり、その目的とするところは、フレームバッファ等を不用として機器全体の低価格化を図ることができる基準信号生成装置及びその信号生成方法を提供する点にある。
【０００６】
【課題を解決するための手段】
本発明は、上記課題を解決すべく、以下に掲げる構成とした。請求項１記載の発明の要旨は、発光素子がマトリクス状に配された表示デバイスに対する映像出力を生成する映像信号処理部に基準信号を供給する基準信号生成装置であって、外部から入力される垂直同期信号と、前記表示デバイスの表示形態に応じた所定数値とに基づいて制御信号を生成する制御信号生成手段と、前記制御信号生成手段からの制御信号に応じて所定の周波数で発振して基準信号を生成する発振手段とを備え、前記制御信号生成手段は、周波数を測定する測定器と、前記表示デバイスのブランキング部を含めた１垂直期間当たりのライン数を乗算し、前記表示デバイスのブランキング部を含めた１水平期間当たりのクロック数を乗算する乗算器とを含み、前記測定器に前記垂直同期信号を供給し、前記測定器において得られる垂直同期周波数を示す結果に対して前記乗算器において前記表示デバイスのブランキング部を含めた１垂直期間当たりのライン数を乗算し、得られた乗算出力に対して前記乗算器において前記表示デバイスのブランキング部を含めた１水平期間当たりのクロック数を乗算し、得られた乗算出力を制御信号として前記発振手段を制御することを特徴とする基準信号生成装置に存する。
請求項２記載の発明の要旨は、発光素子がマトリクス状に配された表示デバイスに対する映像出力を生成する映像信号処理部に基準信号を供給する基準信号生成装置であって、外部から入力される垂直同期信号と、前記表示デバイスの表示形態に応じた所定数値とに基づいて制御信号を生成する制御信号生成手段と、前記制御信号生成手段からの制御信号に応じて所定の周波数で発振して基準信号を生成する発振手段とを備え、前記制御信号生成手段は、周波数を測定する測定器と、前記表示デバイスのブランキング部を含めた１垂直期間当たりのライン数を乗算する乗算器と、位相比較器と、前記表示デバイスのブランキング部を含めた１水平期間当たりのクロック数で分周する分周器とを含み、また、前記発振手段は、第１及び第２の発振器からなり、前記測定器に前記垂直同期信号を供給し、前記測定器において得られる垂直同期周波数を示す結果に対して前記乗算器において前記表示デバイスのブランキング部を含めた１垂直期間当たりのライン数を乗算し、得られた乗算出力を制御信号として前記第１の発振器を制御し、前記位相比較器の一方の入力端子に前記第１の発振器から得られる基準信号としての水平同期信号を供給すると共に、前記第２の発振器において生成される基準信号を前記分周器を介して前記位相比較器の他方の入力端子に供給し、位相比較器からの位相比較出力を制御信号として前記第２の発振器を制御することを特徴とする基準信号生成装置に存する。
請求項３記載の発明の要旨は、発光素子がマトリクス状に配された表示デバイスに対する映像出力を生成する映像信号処理部に基準信号を供給する基準信号生成装置における信号生成方法であって、制御信号生成手段により、外部から入力される垂直同期信号と、前記表示デバイスの表示形態に応じた所定数値とに基づいて制御信号を生成する工程と、発振手段により、前記制御信号生成手段からの制御信号に応じて所定の周波数で発振して基準信号を生成する工程を備え、前記制御信号生成手段は、周波数を測定する測定器と、前記表示デバイスのブランキング部を含めた１垂直期間当たりのライン数を乗算し、前記表示デバイスのブランキング部を含めた１水平期間当たりのクロック数を乗算する乗算器とを含み、前記測定器に前記垂直同期信号を供給し、前記測定器において得られる垂直同期周波数を示す結果に対して前記乗算器において前記表示デバイスのブランキング部を含めた１垂直期間当たりのライン数を乗算し、得られた乗算出力に対して前記乗算器において前記表示デバイスのブランキング部を含めた１水平期間当たりのクロック数を乗算し、得られた乗算出力を制御信号として前記発振手段を制御することを特徴とする信号生成方法に存する。
請求項４記載の発明の要旨は、発光素子がマトリクス状に配された表示デバイスに対する映像出力を生成する映像信号処理部に基準信号を供給する基準信号生成装置における信号生成方法であって、制御信号生成手段により、外部から入力される垂直同期信号と、前記表示デバイスの表示形態に応じた所定数値とに基づいて制御信号を生成する工程と、発 振手段により、前記制御信号生成手段からの制御信号に応じて所定の周波数で発振して基準信号を生成する工程を備え、前記制御信号生成手段は、周波数を測定する測定器と、前記表示デバイスのブランキング部を含めた１垂直期間当たりのライン数を乗算する乗算器と、位相比較器と、前記表示デバイスのブランキング部を含めた１水平期間当たりのクロック数で分周する分周器とを含み、また、前記発振手段は、第１及び第２の発振器からなり、前記測定器に前記垂直同期信号を供給し、前記測定器において得られる垂直同期周波数を示す結果に対して前記乗算器において前記表示デバイスのブランキング部を含めた１垂直期間当たりのライン数を乗算し、得られた乗算出力を制御信号として前記第１の発振器を制御し、前記位相比較器の一方の入力端子に前記第１の発振器から得られる基準信号としての水平同期信号を供給すると共に、前記第２の発振器において生成される基準信号を前記分周器を介して前記位相比較器の他方の入力端子に供給し、位相比較器からの位相比較出力を制御信号として前記第２の発振器を制御することを特徴とする信号生成方法に存する。
【０００７】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。図１は参考例の全体構成を示す。図１に示すように参考例に係わる基準信号生成装置は、位相比較器１，ＶＣＯ（電圧制御発振器）２及び（１３４４×８０６）分周器３により構成されている。
【０００８】
位相比較器１の一方の入力端子には、外部からの６０Ｈｚの垂直同期信号が供給される。また、位相比較器１の他方の入力端子には、ＶＣＯ２の出力が（１３４４×８０６）分周器３を介して供給される。位相比較器１において、位相比較出力が生成され、この位相比較出力が例えば図示されていないＬＰＦを介して制御信号としてＶＣＯ２に供給される。ＶＣＯ２は、制御信号に応じて所定の周波数で発振し、その位相を垂直同期信号の位相と同期させる。従って、ＶＣＯ２の出力として垂直同期信号に同期した（６０×１３４４×８０６）Ｈｚのクロック信号が得られる。つまり、第１の実施の形態においては、位相比較器１，ＶＣＯ（電圧制御発振器）２及び（１３４４×８０６）分周器３によりＰＬＬ（Phase Locked Loop ）回路が構成されており、入力映像信号の垂直同期信号を基準として、ＰＬＬ回路により後述する映像表示部５に用いられる表示デバイスのブランキング部を含めた１垂直期間あたりのクロック数倍の周波数で発振させ、このことによりクロック信号を生成する。
【０００９】
ＶＣＯ２の出力として得られるクロック信号が出力映像信号生成・処理部４に供給される。出力映像信号生成・処理部４において、クロック信号に応じて映像出力が生成され、この映像出力が映像表示部５に供給される。映像表示部５としては、液晶表示板、プラズマディスプレイ及びＤＬＰ等の固定素子表示デバイスが用いられている。映像表示部５において、映像出力に基づいた表示がなされる。
【００１０】
尚、上述した参考例の説明においては、一つのＰＬＬ回路によりクロック信号を生成する場合について説明したが、第１及び第２の位相比較器、第１及び第２のＶＣＯ、第１及び第２の分周器からなる二つのＰＬＬ回路を用いて２段階でクロック信号を生成するようにしても良い。具体的には、１段目のＰＬＬ回路の分周器で第１のＶＣＯの出力を映像表示部５の表示デバイスのブランキング部を含めた１垂直期間当たりのライン数で分周し、この分周出力と、垂直同期信号とを第１の位相比較器において比較する。そして、第１の位相比較器の出力により第１のＶＣＯを制御して、第１のＶＣＯから水平同期信号を得る。また、この水平同期信号を２段目のＰＬＬ回路の位相比較器の一方の入力端子に供給する。それと同時に２段目のＰＬＬ回路の分周器で第２のＶＣＯの出力を映像表示部５の表示デバイスのブランキング部を含めた１水平期間当たりのクロック数で分周し、この分周出力と、水平同期信号とを第１の位相比較器において比較する。そして、第２の位相比較器の出力により第２のＶＣＯを制御して、第２のＶＣＯからクロック信号を得る。
【００１１】
以上説明したように参考例によれば、以下に掲げる効果を奏する。現時点で固定素子表示デバイスの垂直リフレッシュレートは６０Ｈｚが一般的だが、今後、垂直リフレッシュレートの設定幅が広い（例えば５０〜９０Ｈｚ対応等）固定素子表示デバイスが使えるようになった場合においては、入力映像信号の垂直同期信号に同期したクロック信号等が生成されるため、最小限のラインバッファで解像度変換が可能となる。これにより、従来のフレームバッファを持つ回路構成に対して大幅なコストダウンが可能となる。
【００１２】
図２は、本発明の実施の形態の全体構成を示す。図２に示すように実施の形態の形態に係わる基準信号生成装置は、周波数カウンタ１２及び（１３４４×８０６）乗算器１３を有したマイクロコンピュータ１１と、パルスジェネレータ１４とにより構成されている。尚、基準信号生成装置以外の部分に関しては、前述した第１の実施の形態と同一の構成とされているため、対応する部分に同一の参照符合を付してその部分の説明を省略する。
【００１３】
マイクロコンピュータ１１の周波数カウンタ１２には、外部からの６０Ｈｚの垂直同期信号が供給される。周波数カウンタ１２は、測定器として設けられており、周波数カウンタにおいて、垂直同期信号の周波数が計数され、周波数値を示すデータが生成される。この周波数値を示すデータが（１３４４×８０６）乗算器１３に供給される。乗算器１３において、乗算出力として（６０×１３４４×８０６）を示すデータが生成され、この乗算出力が制御信号としてパルスジェネレータ１４に供給される。パルスジェネレータ１４は、制御信号に応じて所定の周波数で発振する。従って、パルスジェネレータ１４の出力として垂直同期信号に応じた（６０×１３４４×８０６）Ｈｚのクロック信号が得られる。つまり、第２の実施の形態においては、ＰＬＬ回路を用いることなく、入力映像信号の垂直同期信号の周波数値を映像表示部５に用いられる表示デバイスのブランキング部を含めた１垂直期間あたりのクロック数で乗算し、この周波数値を示す制御信号でパルスジェネレータ１４を発振させてクロック信号を生成する。
【００１４】
尚、上述した実施の形態の説明においては、（１３４４×８０６）乗算器１３を用いてクロック信号を生成する場合について説明したが、乗算器１３において、映像表示部５に用いられる表示デバイスのブランキング部を含めた１垂直期間あたりのライン数（８０６）を乗算し、得られた乗算出力によりパルスジェネレータ１４を制御することで水平同期信号を得るようにしても良い。
【００１５】
また、上述した実施の形態の説明においては、一つの乗算器１３と、一つのパルスジェネレータ１４によりクロック信号を生成する場合について説明したが、第１及び第２の乗算器と、第１及び第２のパルスジェネレータを用いて２段階でクロック信号を生成するようにしても良い。具体的には、前述したように第１の乗算器でライン数（８０６）倍して第１のパルスジェネレータで水平同期信号を得る。そして、それに平行して第１の乗算器の乗算出力を第２の乗算器に供給し、映像表示部５に用いられる表示デバイスのブランキング部を含めた１水平期間あたりのクロック数（１３４４）を乗算し、得られた乗算出力により第２のパルスジェネレータを制御することでクロック信号を得る。
【００１６】
さらに、上述した実施の形態の説明においては、一つの乗算器１３と、一つのパルスジェネレータ１４によりクロック信号を生成する場合について説明したが、一組の乗算器及びパルスジェネレータと、位相比較器、ＶＣＯ及び分周器からなる一つのＰＬＬ回路とを用いて２段階でクロック信号を生成するようにしても良い。具体的には、前述したように乗算器でライン数（８０６）倍してパルスジェネレータで水平同期信号を得る。また、この水平同期信号をＰＬＬ回路の位相比較器の一方の入力端子に供給し、それと同時に分周器でＶＣＯの出力を映像表示部５の表示デバイスのブランキング部を含めた１水平期間当たりのクロック数で分周し、この分周出力と、水平同期信号とを位相比較器において比較する。そして、位相比較器の出力によりＶＣＯを制御して、ＶＣＯからクロック信号を得る。
【００１７】
以上説明したように実施の形態によれば、以下に掲げる効果を奏する。現時点で固定素子表示デバイスの垂直リフレッシュレートは６０Ｈｚが一般的だが、今後、垂直リフレッシュレートの設定幅が広い（例えば５０〜９０Ｈｚ対応等）固定素子表示デバイスが使えるようになった場合においては、入力映像信号の垂直同期信号に応じたクロック信号等が生成されるため、最小限のラインバッファで解像度変換が可能となる。これにより、従来のフレームバッファを持つ回路構成に対して大幅なコストダウンができる。
【００１８】
なお、本発明が上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態が適宜変更され得ることは明らかである。また、上記構成部材の数、位置、形状等は上記実施の形態に限定されず、本発明を実施する上で好適な数、位置、形状等にすることができる。また、各図において、同一構成要素には同一符合を付している。
【００１９】
【発明の効果】
本発明は以上のように構成されているので、以下に掲げる効果を奏する。その効果は、入力映像信号の垂直同期信号に同期、若しくは、垂直同期信号に応じたクロック信号等が生成されるため、最小限のラインバッファ（具体的には３ライン）で解像度変換が可能となる。これにより、従来のフレームバッファを持つ回路構成に対して大幅なコストダウンができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の全体構成を示すブロック図である。
【図２】本発明の第２の実施の形態の全体構成を示すブロック図である。
【図３】従来の基準信号生成装置の説明に用いるブロック図である。
【符号の説明】
１・・・位相比較器
２・・・ＶＣＯ
３・・・分周器
４・・・出力映像信号生成・処理部
５・・・映像表示部
１２・・・周波数カウンタ
１３・・・乗算器
１４・・・パルスジェネレータ
【発明の属する技術分野】
本発明は、発光素子がマトリクス状に配された表示デバイスを有する映像機器等に用いて好適な基準信号生成装置及びその信号生成方法に関する。
【０００２】
【従来の技術】
従来の入力映像信号と出力映像信号とが異なる映像機器の入力映像信号処理部においては、入力映像信号の同期信号から生成されたクロック信号が使用され、出力映像信号処理部においては、クリスタルオシレータで生成されたクロック信号が使用される。具体的には、図３に示すようにクリスタルオシレータ３１において生成されたクロック信号が出力映像信号生成・処理部３２に供給される。出力映像信号生成・処理部３２において、クロック信号に応じて映像出力が生成され、この映像出力が映像表示部３３に供給される。つまり、入力映像信号処理部のクロック信号と出力映像信号処理部のクロック信号とは全く関係が無く、それぞれにおいて独立したクロック信号が用いられている。
【０００３】
また、映像機器における表示デバイスとしては、従来においてはＣＲＴが一般的であったが、最近では、省スペースを目的として固定素子表示デバイスが良く用いられる。固定素子表示デバイスは、発光素子がマトリクス状に配され、表示画素数が予め固定されたものであり、これらの代表として液晶表示板、プラズマディスプレイ及びＤＬＰ等が存在する。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来技術においては、解像度変換等の画像処理を行う場合には、フレームバッファ等の画像メモリが必要とされ、回路規模が大規模となるばかりか、コストが上昇してしまう問題点があった。また、近年では、固定素子表示デバイス自体の低価格化が進み、高価なＬＳＩの使用が困難になりつつあり、固定素子表示デバイス以外の映像信号処理を行う回路部分も低価格化に対応する要求が強まりつつある。
【０００５】
本発明は、斯かる問題点を鑑みてなされたものであり、その目的とするところは、フレームバッファ等を不用として機器全体の低価格化を図ることができる基準信号生成装置及びその信号生成方法を提供する点にある。
【０００６】
【課題を解決するための手段】
本発明は、上記課題を解決すべく、以下に掲げる構成とした。請求項１記載の発明の要旨は、発光素子がマトリクス状に配された表示デバイスに対する映像出力を生成する映像信号処理部に基準信号を供給する基準信号生成装置であって、外部から入力される垂直同期信号と、前記表示デバイスの表示形態に応じた所定数値とに基づいて制御信号を生成する制御信号生成手段と、前記制御信号生成手段からの制御信号に応じて所定の周波数で発振して基準信号を生成する発振手段とを備え、前記制御信号生成手段は、周波数を測定する測定器と、前記表示デバイスのブランキング部を含めた１垂直期間当たりのライン数を乗算し、前記表示デバイスのブランキング部を含めた１水平期間当たりのクロック数を乗算する乗算器とを含み、前記測定器に前記垂直同期信号を供給し、前記測定器において得られる垂直同期周波数を示す結果に対して前記乗算器において前記表示デバイスのブランキング部を含めた１垂直期間当たりのライン数を乗算し、得られた乗算出力に対して前記乗算器において前記表示デバイスのブランキング部を含めた１水平期間当たりのクロック数を乗算し、得られた乗算出力を制御信号として前記発振手段を制御することを特徴とする基準信号生成装置に存する。
請求項２記載の発明の要旨は、発光素子がマトリクス状に配された表示デバイスに対する映像出力を生成する映像信号処理部に基準信号を供給する基準信号生成装置であって、外部から入力される垂直同期信号と、前記表示デバイスの表示形態に応じた所定数値とに基づいて制御信号を生成する制御信号生成手段と、前記制御信号生成手段からの制御信号に応じて所定の周波数で発振して基準信号を生成する発振手段とを備え、前記制御信号生成手段は、周波数を測定する測定器と、前記表示デバイスのブランキング部を含めた１垂直期間当たりのライン数を乗算する乗算器と、位相比較器と、前記表示デバイスのブランキング部を含めた１水平期間当たりのクロック数で分周する分周器とを含み、また、前記発振手段は、第１及び第２の発振器からなり、前記測定器に前記垂直同期信号を供給し、前記測定器において得られる垂直同期周波数を示す結果に対して前記乗算器において前記表示デバイスのブランキング部を含めた１垂直期間当たりのライン数を乗算し、得られた乗算出力を制御信号として前記第１の発振器を制御し、前記位相比較器の一方の入力端子に前記第１の発振器から得られる基準信号としての水平同期信号を供給すると共に、前記第２の発振器において生成される基準信号を前記分周器を介して前記位相比較器の他方の入力端子に供給し、位相比較器からの位相比較出力を制御信号として前記第２の発振器を制御することを特徴とする基準信号生成装置に存する。
請求項３記載の発明の要旨は、発光素子がマトリクス状に配された表示デバイスに対する映像出力を生成する映像信号処理部に基準信号を供給する基準信号生成装置における信号生成方法であって、制御信号生成手段により、外部から入力される垂直同期信号と、前記表示デバイスの表示形態に応じた所定数値とに基づいて制御信号を生成する工程と、発振手段により、前記制御信号生成手段からの制御信号に応じて所定の周波数で発振して基準信号を生成する工程を備え、前記制御信号生成手段は、周波数を測定する測定器と、前記表示デバイスのブランキング部を含めた１垂直期間当たりのライン数を乗算し、前記表示デバイスのブランキング部を含めた１水平期間当たりのクロック数を乗算する乗算器とを含み、前記測定器に前記垂直同期信号を供給し、前記測定器において得られる垂直同期周波数を示す結果に対して前記乗算器において前記表示デバイスのブランキング部を含めた１垂直期間当たりのライン数を乗算し、得られた乗算出力に対して前記乗算器において前記表示デバイスのブランキング部を含めた１水平期間当たりのクロック数を乗算し、得られた乗算出力を制御信号として前記発振手段を制御することを特徴とする信号生成方法に存する。
請求項４記載の発明の要旨は、発光素子がマトリクス状に配された表示デバイスに対する映像出力を生成する映像信号処理部に基準信号を供給する基準信号生成装置における信号生成方法であって、制御信号生成手段により、外部から入力される垂直同期信号と、前記表示デバイスの表示形態に応じた所定数値とに基づいて制御信号を生成する工程と、発 振手段により、前記制御信号生成手段からの制御信号に応じて所定の周波数で発振して基準信号を生成する工程を備え、前記制御信号生成手段は、周波数を測定する測定器と、前記表示デバイスのブランキング部を含めた１垂直期間当たりのライン数を乗算する乗算器と、位相比較器と、前記表示デバイスのブランキング部を含めた１水平期間当たりのクロック数で分周する分周器とを含み、また、前記発振手段は、第１及び第２の発振器からなり、前記測定器に前記垂直同期信号を供給し、前記測定器において得られる垂直同期周波数を示す結果に対して前記乗算器において前記表示デバイスのブランキング部を含めた１垂直期間当たりのライン数を乗算し、得られた乗算出力を制御信号として前記第１の発振器を制御し、前記位相比較器の一方の入力端子に前記第１の発振器から得られる基準信号としての水平同期信号を供給すると共に、前記第２の発振器において生成される基準信号を前記分周器を介して前記位相比較器の他方の入力端子に供給し、位相比較器からの位相比較出力を制御信号として前記第２の発振器を制御することを特徴とする信号生成方法に存する。
【０００７】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。図１は参考例の全体構成を示す。図１に示すように参考例に係わる基準信号生成装置は、位相比較器１，ＶＣＯ（電圧制御発振器）２及び（１３４４×８０６）分周器３により構成されている。
【０００８】
位相比較器１の一方の入力端子には、外部からの６０Ｈｚの垂直同期信号が供給される。また、位相比較器１の他方の入力端子には、ＶＣＯ２の出力が（１３４４×８０６）分周器３を介して供給される。位相比較器１において、位相比較出力が生成され、この位相比較出力が例えば図示されていないＬＰＦを介して制御信号としてＶＣＯ２に供給される。ＶＣＯ２は、制御信号に応じて所定の周波数で発振し、その位相を垂直同期信号の位相と同期させる。従って、ＶＣＯ２の出力として垂直同期信号に同期した（６０×１３４４×８０６）Ｈｚのクロック信号が得られる。つまり、第１の実施の形態においては、位相比較器１，ＶＣＯ（電圧制御発振器）２及び（１３４４×８０６）分周器３によりＰＬＬ（Phase Locked Loop ）回路が構成されており、入力映像信号の垂直同期信号を基準として、ＰＬＬ回路により後述する映像表示部５に用いられる表示デバイスのブランキング部を含めた１垂直期間あたりのクロック数倍の周波数で発振させ、このことによりクロック信号を生成する。
【０００９】
ＶＣＯ２の出力として得られるクロック信号が出力映像信号生成・処理部４に供給される。出力映像信号生成・処理部４において、クロック信号に応じて映像出力が生成され、この映像出力が映像表示部５に供給される。映像表示部５としては、液晶表示板、プラズマディスプレイ及びＤＬＰ等の固定素子表示デバイスが用いられている。映像表示部５において、映像出力に基づいた表示がなされる。
【００１０】
尚、上述した参考例の説明においては、一つのＰＬＬ回路によりクロック信号を生成する場合について説明したが、第１及び第２の位相比較器、第１及び第２のＶＣＯ、第１及び第２の分周器からなる二つのＰＬＬ回路を用いて２段階でクロック信号を生成するようにしても良い。具体的には、１段目のＰＬＬ回路の分周器で第１のＶＣＯの出力を映像表示部５の表示デバイスのブランキング部を含めた１垂直期間当たりのライン数で分周し、この分周出力と、垂直同期信号とを第１の位相比較器において比較する。そして、第１の位相比較器の出力により第１のＶＣＯを制御して、第１のＶＣＯから水平同期信号を得る。また、この水平同期信号を２段目のＰＬＬ回路の位相比較器の一方の入力端子に供給する。それと同時に２段目のＰＬＬ回路の分周器で第２のＶＣＯの出力を映像表示部５の表示デバイスのブランキング部を含めた１水平期間当たりのクロック数で分周し、この分周出力と、水平同期信号とを第１の位相比較器において比較する。そして、第２の位相比較器の出力により第２のＶＣＯを制御して、第２のＶＣＯからクロック信号を得る。
【００１１】
以上説明したように参考例によれば、以下に掲げる効果を奏する。現時点で固定素子表示デバイスの垂直リフレッシュレートは６０Ｈｚが一般的だが、今後、垂直リフレッシュレートの設定幅が広い（例えば５０〜９０Ｈｚ対応等）固定素子表示デバイスが使えるようになった場合においては、入力映像信号の垂直同期信号に同期したクロック信号等が生成されるため、最小限のラインバッファで解像度変換が可能となる。これにより、従来のフレームバッファを持つ回路構成に対して大幅なコストダウンが可能となる。
【００１２】
図２は、本発明の実施の形態の全体構成を示す。図２に示すように実施の形態の形態に係わる基準信号生成装置は、周波数カウンタ１２及び（１３４４×８０６）乗算器１３を有したマイクロコンピュータ１１と、パルスジェネレータ１４とにより構成されている。尚、基準信号生成装置以外の部分に関しては、前述した第１の実施の形態と同一の構成とされているため、対応する部分に同一の参照符合を付してその部分の説明を省略する。
【００１３】
マイクロコンピュータ１１の周波数カウンタ１２には、外部からの６０Ｈｚの垂直同期信号が供給される。周波数カウンタ１２は、測定器として設けられており、周波数カウンタにおいて、垂直同期信号の周波数が計数され、周波数値を示すデータが生成される。この周波数値を示すデータが（１３４４×８０６）乗算器１３に供給される。乗算器１３において、乗算出力として（６０×１３４４×８０６）を示すデータが生成され、この乗算出力が制御信号としてパルスジェネレータ１４に供給される。パルスジェネレータ１４は、制御信号に応じて所定の周波数で発振する。従って、パルスジェネレータ１４の出力として垂直同期信号に応じた（６０×１３４４×８０６）Ｈｚのクロック信号が得られる。つまり、第２の実施の形態においては、ＰＬＬ回路を用いることなく、入力映像信号の垂直同期信号の周波数値を映像表示部５に用いられる表示デバイスのブランキング部を含めた１垂直期間あたりのクロック数で乗算し、この周波数値を示す制御信号でパルスジェネレータ１４を発振させてクロック信号を生成する。
【００１４】
尚、上述した実施の形態の説明においては、（１３４４×８０６）乗算器１３を用いてクロック信号を生成する場合について説明したが、乗算器１３において、映像表示部５に用いられる表示デバイスのブランキング部を含めた１垂直期間あたりのライン数（８０６）を乗算し、得られた乗算出力によりパルスジェネレータ１４を制御することで水平同期信号を得るようにしても良い。
【００１５】
また、上述した実施の形態の説明においては、一つの乗算器１３と、一つのパルスジェネレータ１４によりクロック信号を生成する場合について説明したが、第１及び第２の乗算器と、第１及び第２のパルスジェネレータを用いて２段階でクロック信号を生成するようにしても良い。具体的には、前述したように第１の乗算器でライン数（８０６）倍して第１のパルスジェネレータで水平同期信号を得る。そして、それに平行して第１の乗算器の乗算出力を第２の乗算器に供給し、映像表示部５に用いられる表示デバイスのブランキング部を含めた１水平期間あたりのクロック数（１３４４）を乗算し、得られた乗算出力により第２のパルスジェネレータを制御することでクロック信号を得る。
【００１６】
さらに、上述した実施の形態の説明においては、一つの乗算器１３と、一つのパルスジェネレータ１４によりクロック信号を生成する場合について説明したが、一組の乗算器及びパルスジェネレータと、位相比較器、ＶＣＯ及び分周器からなる一つのＰＬＬ回路とを用いて２段階でクロック信号を生成するようにしても良い。具体的には、前述したように乗算器でライン数（８０６）倍してパルスジェネレータで水平同期信号を得る。また、この水平同期信号をＰＬＬ回路の位相比較器の一方の入力端子に供給し、それと同時に分周器でＶＣＯの出力を映像表示部５の表示デバイスのブランキング部を含めた１水平期間当たりのクロック数で分周し、この分周出力と、水平同期信号とを位相比較器において比較する。そして、位相比較器の出力によりＶＣＯを制御して、ＶＣＯからクロック信号を得る。
【００１７】
以上説明したように実施の形態によれば、以下に掲げる効果を奏する。現時点で固定素子表示デバイスの垂直リフレッシュレートは６０Ｈｚが一般的だが、今後、垂直リフレッシュレートの設定幅が広い（例えば５０〜９０Ｈｚ対応等）固定素子表示デバイスが使えるようになった場合においては、入力映像信号の垂直同期信号に応じたクロック信号等が生成されるため、最小限のラインバッファで解像度変換が可能となる。これにより、従来のフレームバッファを持つ回路構成に対して大幅なコストダウンができる。
【００１８】
なお、本発明が上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態が適宜変更され得ることは明らかである。また、上記構成部材の数、位置、形状等は上記実施の形態に限定されず、本発明を実施する上で好適な数、位置、形状等にすることができる。また、各図において、同一構成要素には同一符合を付している。
【００１９】
【発明の効果】
本発明は以上のように構成されているので、以下に掲げる効果を奏する。その効果は、入力映像信号の垂直同期信号に同期、若しくは、垂直同期信号に応じたクロック信号等が生成されるため、最小限のラインバッファ（具体的には３ライン）で解像度変換が可能となる。これにより、従来のフレームバッファを持つ回路構成に対して大幅なコストダウンができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の全体構成を示すブロック図である。
【図２】本発明の第２の実施の形態の全体構成を示すブロック図である。
【図３】従来の基準信号生成装置の説明に用いるブロック図である。
【符号の説明】
１・・・位相比較器
２・・・ＶＣＯ
３・・・分周器
４・・・出力映像信号生成・処理部
５・・・映像表示部
１２・・・周波数カウンタ
１３・・・乗算器
１４・・・パルスジェネレータ
Claims (4)
- 発光素子がマトリクス状に配された表示デバイスに対する映像出力を生成する映像信号処理部に基準信号を供給する基準信号生成装置であって、
外部から入力される垂直同期信号と、前記表示デバイスの表示形態に応じた所定数値とに基づいて制御信号を生成する制御信号生成手段と、
前記制御信号生成手段からの制御信号に応じて所定の周波数で発振して基準信号を生成する発振手段とを備え、
前記制御信号生成手段は、周波数を測定する測定器と、前記表示デバイスのブランキング部を含めた１垂直期間当たりのライン数を乗算し、前記表示デバイスのブランキング部を含めた１水平期間当たりのクロック数を乗算する乗算器とを含み、前記測定器に前記垂直同期信号を供給し、前記測定器において得られる垂直同期周波数を示す結果に対して前記乗算器において前記表示デバイスのブランキング部を含めた１垂直期間当たりのライン数を乗算し、得られた乗算出力に対して前記乗算器において前記表示デバイスのブランキング部を含めた１水平期間当たりのクロック数を乗算し、得られた乗算出力を制御信号として前記発振手段を制御する
ことを特徴とする基準信号生成装置。 - 発光素子がマトリクス状に配された表示デバイスに対する映像出力を生成する映像信号処理部に基準信号を供給する基準信号生成装置であって、
外部から入力される垂直同期信号と、前記表示デバイスの表示形態に応じた所定数値とに基づいて制御信号を生成する制御信号生成手段と、
前記制御信号生成手段からの制御信号に応じて所定の周波数で発振して基準信号を生成する発振手段とを備え、
前記制御信号生成手段は、周波数を測定する測定器と、前記表示デバイスのブランキング部を含めた１垂直期間当たりのライン数を乗算する乗算器と、位相比較器と、前記表示デバイスのブランキング部を含めた１水平期間当たりのクロック数で分周する分周器とを含み、また、前記発振手段は、第１及び第２の発振器からなり、
前記測定器に前記垂直同期信号を供給し、前記測定器において得られる垂直同期周波数を示す結果に対して前記乗算器において前記表示デバイスのブランキング部を含めた１垂直期間当たりのライン数を乗算し、得られた乗算出力を制御信号として前記第１の発振器を制御し、前記位相比較器の一方の入力端子に前記第１の発振器から得られる基準信号としての水平同期信号を供給すると共に、前記第２の発振器において生成される基準信号を前記分周器を介して前記位相比較器の他方の入力端子に供給し、位相比較器からの位相比較出力を制御信号として前記第２の発振器を制御する
ことを特徴とする基準信号生成装置。 - 発光素子がマトリクス状に配された表示デバイスに対する映像出力を生成する映像信号処理部に基準信号を供給する基準信号生成装置における信号生成方法であって、
制御信号生成手段により、外部から入力される垂直同期信号と、前記表示デバイスの表示形態に応じた所定数値とに基づいて制御信号を生成する工程と、
発振手段により、前記制御信号生成手段からの制御信号に応じて所定の周波数で発振して基準信号を生成する工程を備え、
前記制御信号生成手段は、周波数を測定する測定器と、前記表示デバイスのブランキング部を含めた１垂直期間当たりのライン数を乗算し、前記表示デバイスのブランキング部を含めた１水平期間当たりのクロック数を乗算する乗算器とを含み、前記測定器に前記垂直同期信号を供給し、前記測定器において得られる垂直同期周波数を示す結果に対して前記乗算器において前記表示デバイスのブランキング部を含めた１垂直期間当たりのライン数を乗算し、得られた乗算出力に対して前記乗算器において前記表示デバイスのブランキング部を含めた１水平期間当たりのクロック数を乗算し、得られた乗算出力を制御信号として前記発振手段を制御する
ことを特徴とする信号生成方法。 - 発光素子がマトリクス状に配された表示デバイスに対する映像出力を生成する映像信号処理部に基準信号を供給する基準信号生成装置における信号生成方法であって、
制御信号生成手段により、外部から入力される垂直同期信号と、前記表示デバイスの表示形態に応じた所定数値とに基づいて制御信号を生成する工程と、
発振手段により、前記制御信号生成手段からの制御信号に応じて所定の周波数で発振して基準信号を生成する工程を備え、
前記制御信号生成手段は、周波数を測定する測定器と、前記表示デバイスのブランキング部を含めた１垂直期間当たりのライン数を乗算する乗算器と、位相比較器と、前記表示デバイスのブランキング部を含めた１水平期間当たりのクロック数で分周する分周器とを含み、また、前記発振手段は、第１及び第２の発振器からなり、
前記測定器に前記垂直同期信号を供給し、前記測定器において得られる垂直同期周波数を示す結果に対して前記乗算器において前記表示デバイスのブランキング部を含めた１垂直期間当たりのライン数を乗算し、得られた乗算出力を制御信号として前記第１の発振器を制御し、前記位相比較器の一方の入力端子に前記第１の発振器から得られる基準信号としての水平同期信号を供給すると共に、前記第２の発振器において生成される基準信号を前記分周器を介して前記位相比較器の他方の入力端子に供給し、位相比較器からの位相比較出力を制御信号として前記第２の発振器を制御する
ことを特徴とする信号生成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000034554A JP3838844B2 (ja) | 2000-02-14 | 2000-02-14 | 基準信号生成装置及びその信号生成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000034554A JP3838844B2 (ja) | 2000-02-14 | 2000-02-14 | 基準信号生成装置及びその信号生成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001228816A JP2001228816A (ja) | 2001-08-24 |
| JP3838844B2 true JP3838844B2 (ja) | 2006-10-25 |
Family
ID=18558875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000034554A Expired - Fee Related JP3838844B2 (ja) | 2000-02-14 | 2000-02-14 | 基準信号生成装置及びその信号生成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3838844B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4638117B2 (ja) * | 2002-08-22 | 2011-02-23 | シャープ株式会社 | 表示装置およびその駆動方法 |
| KR100494713B1 (ko) * | 2003-03-31 | 2005-06-13 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치 |
| WO2015156057A1 (ja) | 2014-04-10 | 2015-10-15 | 株式会社島津製作所 | 撮像装置の制御装置 |
| JP6645279B2 (ja) | 2016-03-11 | 2020-02-14 | セイコーエプソン株式会社 | 撮影装置 |
| JP6620615B2 (ja) | 2016-03-11 | 2019-12-18 | セイコーエプソン株式会社 | 撮影装置 |
-
2000
- 2000-02-14 JP JP2000034554A patent/JP3838844B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001228816A (ja) | 2001-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI253611B (en) | Liquid crystal display driving scaler capable of reducing electromagnetic interference | |
| JP3838844B2 (ja) | 基準信号生成装置及びその信号生成方法 | |
| US8878993B2 (en) | Image data processing apparatus | |
| JP3911862B2 (ja) | ピクセルクロック信号生成装置および同期信号生成装置 | |
| JPH10143133A (ja) | Ｏｓｄ装置 | |
| JP2007065097A (ja) | 映像表示システム | |
| JP4449102B2 (ja) | 画像表示装置 | |
| JP2877185B2 (ja) | クロック発生器 | |
| JPH11237489A (ja) | 基準周波数発生装置 | |
| JP2009100315A (ja) | 映像信号処理システム及び表示方法 | |
| JPH04282917A (ja) | クロック発生装置 | |
| JP2714302B2 (ja) | 画素同期装置 | |
| JPH07336211A (ja) | クロック信号生成回路 | |
| JPH10126719A (ja) | ３相クロックパルス発生回路 | |
| JP2713063B2 (ja) | デジタル画像生成装置 | |
| JPH10173518A (ja) | Ｐｌｌ回路およびそれを用いた画像表示装置 | |
| KR100266164B1 (ko) | 분할된 화면 동기 구현 방법 및 장치(Method for Emboding Sync of Divided Picture and Apparatus thereof) | |
| JPH10319933A (ja) | ドットクロック発生回路 | |
| KR970005112Y1 (ko) | 위상동기장치 | |
| JPH10207442A (ja) | 映像表示装置の制御回路 | |
| JP3257490B2 (ja) | 同期保護回路及び方法 | |
| JP2715179B2 (ja) | マイクロコンピュータ | |
| JP3965978B2 (ja) | 液晶パネル駆動システム及び液晶表示装置 | |
| JPH09186976A (ja) | 周波数変換回路 | |
| JPH06291652A (ja) | Ｐｌｌ回路とそれを用いた液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060515 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060801 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |