JPH10126719A - ３相クロックパルス発生回路 - Google Patents

Abstract

(57)【要約】 【課題】 簡素化された周辺回路構成で１６：９のワイ
ド表示素子上にサイドパネル表示が行える３相クロック
パルス発生回路を提供する。 【解決手段】 源発振の２分周回路５３の出力に遅延回
路５５、５６を設け、源発振の４分周回路５４の出力に
遅延回路５７、５８とを設け、３分周基準信号Φ１と２
分周回路５３の出力と４分周回路５４の出力とを切り換
えるスイッチ５９を介してＣＰＨ１とし、３分周遅延信
号Φ２と遅延回路５５、５７の信号を切り換えるスイッ
チ６０を介してＣＰＨ２とし、３分周遅延信号Φ３と遅
延回路５６、５８の信号を切り換えるスイッチ６１を介
してＣＰＨ３とし、サイドパネルモード時とフルモード
時とで上記スイッチの切り換えを適当なタイミングにな
るよう変更させることにより、サイドパネルモード画
面、及びフルモード画面を駆動する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示素子等の
駆動用パルスであり位相が異なる３相のパルス列信号か
らなる３相クロックパルスを発生する３相クロックパル
ス発生回路に関するものである。

【０００２】

【従来の技術】近年、液晶表示パネル（以下、単に液晶
パネルと記す）などのように、ディジタル走査駆動方式
で表示素子を駆動する技術が広く利用されている。この
ディジタル走査駆動方式では、表示素子の表示データを
サンプリングするための基準信号であるクロックパルス
として、サンプリング時間の確保及び妨害・輻射などの
ＥＭＩの低減などの理由により、多相化して使用されて
おり、特にＲＧＢの各色に対応したサンプリングの容易
さということから、３相クロックパルスが多く用いられ
ている。

【０００３】また、液晶パネルなどの表示素子のワイド
化に伴い、アスペクト比を４：３（以下、４：３アスペ
クトのように記す）とする画像表示のための映像信号に
より、ワイド化された１６：９アスペクトの表示素子に
４：３アスペクトの画像を表示する際に、その表示機能
として、左右方向に画像を縮め残ったところをブラック
アウトなどの他表示に使うサイドパネルモードでの使用
が必要とされてきている。

【０００４】以上のように、液晶表示素子等の駆動用パ
ルスであり、位相が異なる３相のパルス列信号からなる
３相クロックパルスを発生する従来の３相クロックパル
ス発生回路について、図面を参照しながら以下に説明す
る。

【０００５】図３は、サイドパネルモードを考慮した場
合の従来の３相クロックパルス発生回路及びその周辺回
路の構成の一例を示すものである。図３において、１は
源発振パルスを発振させるためのインバータ、２はイン
バータ１からの源発振パルスを３分周し位相が互いに１
２０°異なる３つのパルスΦ１，Φ２，Φ３を発生させ
る３分周回路、３はパルスΦ１を２分周する２分周回
路、４はパルスΦ３を２分周する２分周回路、５はパル
スΦ２を２分周する２分周回路、６，７，８は、サイド
パネルモードでの使用時には、その映像部サンプリング
期間は(2) 側に、映像部以外の表示部、すなわちサイド
パネル部のサンプリング期間は(1) 側に切り換わり、サ
イドパネルモードでない通常モード（以下、フルモード
と呼ぶ）での使用時には、常に(1) 側に固定となる切り
換えスイッチ、９，１０，１１はそれぞれ切り換えスイ
ッチ６，７，８の出力側に接続されたバッファー回路、
１２，１３，１４はそれぞれ液晶表示素子などに加えら
れるサンプリングパルスＣＰＨ１，ＣＰＨ２，ＣＰＨ３
を出力する出力端子、１５はインバータ１からの源発振
パルスを水平走査周波数まで１／ｎに分周するｎ分周回
路、１６は水平同期信号（以下、Ｈ．Ｓｙｎｃ．と記
す）入力ライン、１７はｎ分周回路１５の出力信号と水
平同期信号入力ライン１６上のＨ．Ｓｙｎｃ．との位相
差を検出する位相比較回路、１８は上記の各回路を構成
要素の一部とするタイミングパルスジェネレータ、１９
は位相比較回路１７の出力信号を平滑する積分回路、２
０は可変容量ダイオード、２１，２６，２７は直流阻止
用コンデンサ、２２は第１の共振用コイル、２３は共振
用コンデンサ、２４は第２の共振用コイル、２５は、フ
ルモード時にオフ状態となりサイドパネルモード時にオ
ン状態となることにより、フルモード時の源発振クロッ
ク（以下、基本クロックと記す）の周波数を、可変容量
ダイオード２０，第１の共振用コイル２２，共振用コン
デンサ２３からなる直列共振回路を用いた場合のインバ
ータ１による源発振パルスの周波数に基づいて決定し、
サイドパネルモード時の基本クロックの周波数を、可変
容量ダイオード２０，第１の共振用コイル２２と第２の
共振用コイル２４の並列構成のコイル，共振用コンデン
サ２３からなる直列共振回路を用いた場合のインバータ
１による源発振パルスの周波数に基づいて決定するスイ
ッチングダイオード、２８は可変容量ダイオード２０の
カソード側を交流的に接地するバイパスコンデンサ、２
９〜３４は抵抗、３５はサイドパネルモード時にオン状
態となるスイッチングトランジスタ、３６，３７はフル
モード時にオンとなるスイッチングトランジスタ、３８
はサイドパネルモード時の基本クロックのフリー発振周
波数を調整する可変抵抗、３９はフルモード時の基本ク
ロックのフリー発振周波数を調整する可変抵抗、４０は
フルモード／サイドパネルモードの切り換えスイッチ、
４１，４２はそれぞれＶＣＣ１，ＶＣＣ２の電圧値（Ｖ
ＣＣ２＞ＶＣＣ１の関係を有する）の直流電源の入力ラ
インである。

【０００６】以上のように構成された従来の３相クロッ
クパルス発生回路について、その動作を図４及び図５を
用いて以下に説明する。図４は、４：３アスペクトの映
像信号の水平周期での波形と、その映像信号をワイド化
された１６：９アスペクトの表示素子に表示した場合の
映像の見え方との関係を示したものである。図４（ａ）
はフルモード表示時のものであり、この場合、表示され
る映像は横方向に伸びたものとなる。図４（ｂ）はサイ
ドパネルモード表示時のものであり、表示映像を横方向
に３／４倍に縮め、残りをブラックアウトなどの他表示
に使用している場合を示してある。

【０００７】図４（ｂ）に示すサイドパネルモードの場
合、映像の表示期間はフルモードのときと同じ５０μｓ
ｅｃ必要であり、サイドパネル部も映像部と同じ周波数
のサンプリングクロックでサンプリングを行った場合、
サイドパネル部の表示期間に１６．６μｓｅｃを要する
ため、合計すると１水平走査当り６６．６μｓｅｃの時
間が必要となり、実際の水平周期の６３．５６μｓｅｃ
よりも大きくなってしまう。したがって、サイドパネル
部のサンプリングクロックを、映像部のサンプリングク
ロックの２倍の周波数として実際の水平周期内に映像部
とサイドパネル部のサンプリングを終了させる方法が一
般に採用されている。

【０００８】図５は図３に示す従来の３相クロックパル
ス発生回路及びその周辺回路の動作を説明するタイミン
グチャートである。図５（ａ）はフルモード時のもので
あり、図３のフルモード／サイドパネルモードの切り換
えスイッチ４０をＦＵＬＬ側に設定した場合のタイミン
グを示す。図５（ａ）において、ＶＣＯは源発振パル
ス、ＣＰＨ１、ＣＰＨ２、ＣＰＨ３はＶＣＯを３分周し
たサンプリングパルスであり、ＣＰＨ１を基準とした場
合、ＣＰＨ２は１２０°位相の遅れたもの、ＣＰＨ３は
２４０°位相の遅れたものである。フルモード時はスイ
ッチングダイオード２５はオフ、スイッチングトランジ
スタ３６、３７がオンとなり、源発振のフリー発振周波
数の調整は可変抵抗３９にて行う。

【０００９】図５（ｂ）はサイドパネルモード時のもの
であり、図３のフルモード／サイドパネルモードの切り
換えスイッチ４０をＳＩＤＥ側に設定した場合のタイミ
ングを示す。このとき、サイドパネル部はフルモード時
の３／２倍のサンプリングクロック周波数とする必要が
あるため、サイドパネルモードにおいては、スイッチン
グダイオード２５をオンにさせ、源発振周波数をフルモ
ード時の３／２倍になるように設定している。

【００１０】サイドパネル部への表示のタイミングでは
切り換えスイッチ６，７，８が(1)側に切り換わり、サ
ンプリングパルスＣＰＨ１，ＣＰＨ２，ＣＰＨ３とし
て、図５（ｂ）Ｉに示すように、源発振パルスを３分周
したサンプリングパルスを出力している。

【００１１】一方、映像部の方は表示を横方向に３／４
倍にするため、映像部のサンプリングクロックはフルモ
ード時の３／４倍に下げる必要がある。そのため映像表
示のタイミングでは切り換えスイッチ６，７，８が(2)
側に切り換わり、サンプリングパルスＣＰＨ１，ＣＰＨ
２，ＣＰＨ３として、図５（ｂ）IIに示すように、源発
振パルスを６分周したサンプリングパルスをそれぞれ出
力する。またスイッチングトランジスタ３５がオンとな
っており、源発振のフリー発振周波数の調整は可変抵抗
３８にて行う。

【００１２】また、図３において、インバータ１，可変
容量ダイオード２０，第１の共振用コイル２２，第２の
共振用コイル２４，共振用コンデンサ２３によって構成
される発振回路、ｎ分周回路１５、位相比較回路１７、
積分回路１９によってＨ．Ｓｙｎｃを基準信号とするＰ
ＬＬ（フェーズロックループ）を構成しており、温度変
化や電源電圧変化などに起因する源発振周波数のずれに
対する補正を行っている。

【００１３】

【発明が解決しようとする課題】しかしながら上記のよ
うな従来の３相クロックパルス発生回路では、１６：９
アスペクトのワイド化された表示素子により、サイドパ
ネルモードの表示を行う際には、図３に示すように、第
２の共振用コイル２４〜切り換えスイッチ４０などのイ
ンバータ１による源発振周波数の切り換え回路が必要と
なり、周辺回路が複雑になるという問題点があった。

【００１４】本発明は、上記従来の問題点を解決するも
ので、画面のアスペクト比が１６：９のワイド化された
表示素子上に、サイドパネルモードによるサイドパネル
表示が行えるように構成する場合でも、そのための周辺
回路構成を簡素化することができる３相クロックパルス
発生回路を提供する。

【００１５】

【課題を解決するための手段】上記の課題を解決するた
めに、本発明の３相クロックパルス発生回路は、画面の
アスペクト比が１６：９のワイド化された表示素子を、
源発振パルスの２分周回路，４分周回路，４つの遅延回
路，３つのクロック切り換えスイッチを用いて、サイド
パネルモードに対応させるので、このサイドパネルモー
ドの機能を持たせる場合でも、源発振切り換え回路のよ
うな周辺回路を不要とすることを特徴とする。

【００１６】以上により、画面のアスペクト比が１６：
９のワイド化された表示素子上に、サイドパネルモード
によるサイドパネル表示が行えるように構成する場合で
も、そのための周辺回路構成を簡素化することができ
る。

【００１７】

【発明の実施の形態】本発明の請求項１に記載の３相ク
ロックパルス発生回路は、相互に位相が異なる３相のパ
ルス列信号からなる３相クロックパルスを発生する３相
クロックパルス発生回路において、システムクロックと
なる基本クロックを発生するため、その周波数を決定す
る源発振パルスを発振する源発振回路と、前記源発振回
路からの源発振パルスを、基準信号と源発振周期換算で
３６０°遅れた１２０°遅延信号と源発振周期換算で７
２０°遅れた２４０°遅延信号とに３分周する３分周回
路と、前記源発振回路からの源発振パルスを２分周する
２分周回路と、前記源発振回路からの源発振パルスを４
分周する４分周回路と、前記２分周回路からの２分周信
号を源発振周期の略２４０°に相当する時間だけ遅らせ
る第１の遅延回路と、前記２分周回路からの２分周信号
を源発振周期の略４８０°に相当する時間だけ遅らせる
第２の遅延回路と、前記４分周回路からの４分周信号を
源発振周期の略４８０°に相当する時間だけ遅らせる第
３の遅延回路と、前記４分周回路からの４分周信号を源
発振周期の略９６０°に相当する時間だけ遅らせる第４
の遅延回路と、前記３分周回路からの基準信号と前記２
分周回路からの２分周信号と前記４分周回路からの４分
周信号とを切り換えて第１のパルス列信号として出力す
る第１の切り換え手段と、前記３分周回路からの１２０
°遅延信号と前記第１の遅延回路からの遅延信号と前記
第３の遅延回路からの遅延信号とを切り換えて第２のパ
ルス列信号として出力する第２の切り換え手段と、前記
３分周回路からの２４０°遅延信号と前記第２の遅延回
路からの遅延信号と前記第４の遅延回路からの遅延信号
とを切り換えて第３のパルス列信号として出力する第３
の切り換え手段とを備え、３相のパルス列信号として、
前記第１の切り換え手段から出力する第１のパルス列信
号と、前記第２の切り換え手段から出力する第２のパル
ス列信号と、前記第３の切り換え手段から出力する第３
のパルス列信号とにより、前記３相クロックパルスを構
成する。

【００１８】請求項２に記載の３相クロックパルス発生
回路は、請求項１に記載の第１，第２，第３，第４の遅
延回路を、インバータ素子のみもしくは源発振パルスの
変化点でのデコード値とインバータ素子の組み合わせで
構成する。

【００１９】これらの構成によると、画面のアスペクト
比が１６：９のワイド化された表示素子を、源発振パル
スの２分周回路，４分周回路，４つの遅延回路，３つの
クロック切り換えスイッチを用いて、サイドパネルモー
ドに対応させるので、このサイドパネルモードの機能を
持たせる場合でも、源発振切り換え回路のような周辺回
路を不要とする。

【００２０】以下、本発明の実施の形態を示す３相クロ
ックパルス発生回路について、図面を参照しながら具体
的に説明する。図１は本実施の形態の３相クロックパル
ス発生回路の構成を示すブロック図である。図１におい
て、５１は源発振パルスを発振させるためのインバー
タ、５２はインバータ５１からの源発振パルスを３分周
し位相が互いに１２０°異なる３つのパルスΦ１，Φ
２，Φ３を発生させる３分周回路、５３はインバータ５
１からの源発振パルスを２分周する２分周回路、５４は
インバータ５１からの源発振パルスを４分周する４分周
回路、５５は２分周回路５３の出力を源発振パルスの周
期の略２４０°に相当する時間だけ遅らせる第１の遅延
回路、５６は２分周回路５３の出力を源発振パルスの周
期の略４８０°に相当する時間だけ遅らせる第２の遅延
回路である。ここで、遅延回路５５は、源発振パルスを
基に１８０°の遅延を確保し、残り６０°の遅延をイン
バータなどの遅延素子を用いて実現し、遅延回路５６
は、源発振パルスを基に３６０°の遅延を確保し、残り
１２０°の遅延をインバータなどの遅延素子を用いて実
現している。５７は４分周回路５４の出力を源発振パル
スの周期の略４８０°に相当する時間だけ遅らせる第３
の遅延回路、５８は４分周回路５４の出力を源発振パル
スの周期の略９６０°に相当する時間だけ遅らせる第４
の遅延回路である。ここで、遅延回路５７は、源発振パ
ルスを基に３６０°の遅延を確保し、残り１２０°の遅
延をインバータなどの遅延素子を用いて実現し、遅延回
路５８は、源発振パルスを基に９００°の遅延を確保
し、残り６０°の遅延をインバータなどの遅延素子を用
いて実現している。５９，６０，６１は、フルモードで
の使用時には、常に(1) 側に固定となり、サイドパネル
モードでの使用時には、その映像部サンプリング期間は
(3) 側に、サイドパネル部サンプリング期間は(2) 側に
切り換わる第１，第２，第３の切り換え手段としての各
切り換えスイッチ、６２，６３，６４はそれぞれ切り換
えスイッチ５９，６０，６１の出力側に接続されたバッ
ファー回路、６５，６６，６７はそれぞれ第１，第２，
第３のパルス列信号としての液晶表示素子などに加えら
れるサンプリングパルスＣＰＨ１，ＣＰＨ２，ＣＰＨ３
を出力する出力端子、６８はインバータ５１からの源発
振パルスを水平走査周波数まで１／ｎに分周するｎ分周
回路、６９は水平同期信号（以下、Ｈ．Ｓｙｎｃ．と記
す）入力ライン、７０はｎ分周回路６８の出力信号と水
平同期信号入力ライン６９上のＨ．Ｓｙｎｃ．との位相
差を検出する位相比較回路、７１は上記の各回路を構成
要素の一部とするタイミングパルスジェネレータ、７２
は位相比較回路７０の出力信号を平滑する積分回路、７
３は可変容量ダイオード、７４は直流阻止用コンデン
サ、７５は共振用コイル、７６は共振用コンデンサ、７
７は可変容量ダイオード７３のカソード側を交流的に接
地するバイパスコンデンサである。源発振クロック（以
下、基本クロックと記す）の発振周波数は、可変容量ダ
イオード７３，共振用コイル７５，共振用コンデンサ７
６からなる直列共振回路に基づいて決定される。７８は
基本クロックのフリー発振周波数を調整する可変抵抗、
７９はフルモード／サイドパネルモードの切り換えスイ
ッチ、８０はＶＣＣの電圧値を有する直流電源の入力ラ
インである。

【００２１】上記においては、可変容量ダイオード７
３，共振用コイル７５，共振用コンデンサ７６からなる
直列共振回路とインバータ５１とにより源発振回路を構
成している。

【００２２】以上のように構成された３相クロックパル
ス発生回路について、その動作を図面を用いて以下に説
明する。図２は図１に示す３相クロックパルス発生回路
の動作を説明するためのタイミングチャートである。図
２において、ＶＣＯは、源発振パルスであり、フルモー
ド時もサイドパネルモード時も切り換えずに同じパルス
を使用する。

【００２３】図２（ａ）は、フルモード時のものであ
り、図１のフルモード／サイドパネルモードの切り換え
スイッチ７９をＦＵＬＬ側に設定した場合のタイミング
を示す。図２（ａ）において、ＣＰＨ１，ＣＰＨ２，Ｃ
ＰＨ３はＶＣＯを３分周したサンプリングパルスであ
り、サンプリングパルスＣＰＨ１を基準とした場合、サ
ンプリングパルスＣＰＨ２は１２０°位相の遅れたも
の、サンプリングパルスＣＰＨ３は２４０°位相の遅れ
たものである。

【００２４】図２（ｂ）は、サイドパネルモード時のも
のであり、図１のフルモード／サイドパネルモードの切
り換えスイッチ７９をＳＩＤＥ側に設定した場合のタイ
ミングを示す。

【００２５】このとき、サイドパネル表示部は、フルモ
ード時の３／２倍のサンプリングクロック周波数とする
必要があるが、本実施の形態では、源発振パルスＶＣＯ
の２分周を使用しており、図２（ｂ）Ｉに示すサンプリ
ングパルスＣＰＨ１，ＣＰＨ２，ＣＰＨ３をサンプリン
グクロックとして使用している。図２（ｂ）Ｉにおい
て、サンプリングパルスＣＰＨ１は源発振パルスＶＣＯ
を２分周したものであり、サンプリングパルスＣＰＨ２
は、サンプリングパルスＣＰＨ１より源発振パルスＶＣ
Ｏ換算で２４０°位相を遅らせたものであるので、まず
ＶＣＯ換算で１８０°遅らせたサンプリングパルスＣＰ
Ｈ２の実線のパルスを作り、次にインバータなどの内部
遅延素子を利用して更にＶＣＯ換算で６０°遅らせ、実
際にはサンプリングパルスＣＰＨ２の点線で示すパルス
を使用する。サンプリングパルスＣＰＨ３は、サンプリ
ングパルスＣＰＨ１より源発振パルスＶＣＯ換算で４８
０°遅らせたものであるので、まずＶＣＯ換算で３６０
°遅らせたサンプリングパルスＣＰＨ３の実線のパルス
を作り、次にインバータなどの内部遅延素子を利用して
更にＶＣＯ換算で１２０°遅らせ、実際にはサンプリン
グパルスＣＰＨ３の点線で示すパルスを使用する。

【００２６】また、映像表示部については、表示を横方
向に３／４倍にするため、映像部のサンプリングクロッ
クはフルモード時の３／４倍に下げる必要があるが、本
実施の形態では、源発振パルスＶＣＯの４分周を使用し
ており、図２（ｂ）IIに示すサンプリングパルスＣＰＨ
１，ＣＰＨ２，ＣＰＨ３をサンプリングクロックとして
使用している。図２（ｂ）IIにおいて、サンプリングパ
ルスＣＰＨ１は源発振パルスＶＣＯを４分周したもので
あり、サンプリングパルスＣＰＨ２は、サンプリングパ
ルスＣＰＨ１より源発振パルスＶＣＯ換算で４８０°位
相を遅らせたものであるので、まずＶＣＯ換算で３６０
°遅らせたサンプリングパルスＣＰＨ２の実線のパルス
を作り、次にインバータなどの内部遅延素子を利用して
更にＶＣＯ換算で１２０°遅らせ、実際にはサンプリン
グパルスＣＰＨ２の点線で示すパルスを使用する。サン
プリングパルスＣＰＨ３は、サンプリングパルスＣＰＨ
１より源発振パルスＶＣＯ換算で９６０°遅らせたもの
であるので、まずＶＣＯ換算で９００°遅らせたサンプ
リングパルスＣＰＨ３の実線のパルスを作り、次にイン
バータなどの内部遅延素子を利用して更にＶＣＯ換算で
６０°遅らせ、実際にはサンプリングパルスＣＰＨ３の
点線で示すパルスを使用する。

【００２７】また、図１のインバータ５１，可変容量ダ
イオード７３，共振用コイル７５，共振用コンデンサ７
６によって構成される発振回路，ｎ分周回路６８，位相
比較回路７０，積分回路７２によって水平同期信号
（Ｈ．Ｓｙｎｃ．）を基準信号とするＰＬＬ（フェーズ
ロックループ）を構成しており、温度変化，電源電圧変
化などに起因する源発振周波数のずれに対する補正を行
っている。

【００２８】以上説明したように、図３と図１との比較
から明確であるように、画面のアスペクト比が１６：９
のワイド化された表示素子上に、サイドパネルモードに
よるサイドパネル表示が行えるように構成する場合で
も、そのための周辺回路構成を簡素化することができ
る。

【００２９】そのため、直材の低減とプリント基板面積
の削減、調整工数の削減、及び源発振回路の安定化など
を図ることができる。

【００３０】

【発明の効果】以上のように本発明によれば、画面のア
スペクト比が１６：９のワイド化された表示素子を、源
発振パルスの２分周回路，４分周回路，４つの遅延回
路，３つのクロック切り換えスイッチを用いて、サイド
パネルモードに対応させるので、このサイドパネルモー
ドの機能を持たせる場合でも、源発振周波数切り換え回
路のような周辺回路を不要とすることができる。

【００３１】そのため、画面のアスペクト比が１６：９
のワイド化された表示素子上に、サイドパネルモードに
よるサイドパネル表示が行えるように構成する場合で
も、そのための周辺回路構成を簡素化することができ
る。

【００３２】その結果、直材の低減と、プリント基板面
積の削減，調整工数の削減，及び源発振回路の安定化な
どを図ることができる。

【図面の簡単な説明】

【図１】本発明の実施の形態の３相クロックパルス発生
回路の構成図

【図２】同実施の形態における動作を示すタイミングチ
ャート

【図３】従来の３相クロックパルス発生回路の構成図

【図４】１６：９のワイド表示素子上の表示映像の説明
図

【図５】従来の３相クロックパルス発生回路の動作を示
すタイミングチャート

【符号の説明】

５１ インバータ ５２ ３分周回路 ５３ ２分周回路 ５４ ４分周回路 ５５，５６，５７，５８ 遅延回路 ５９、６０、６１ 切り換えスイッチ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 相互に位相が異なる３相のパルス列信号
   からなる３相クロックパルスを発生する３相クロックパ
   ルス発生回路において、システムクロックとなる基本ク
   ロックを発生するため、その周波数を決定する源発振パ
   ルスを発振する源発振回路と、前記源発振回路からの源
   発振パルスを、基準信号と源発振周期換算で３６０°遅
   れた１２０°遅延信号と源発振周期換算で７２０°遅れ
   た２４０°遅延信号とに３分周する３分周回路と、前記
   源発振回路からの源発振パルスを２分周する２分周回路
   と、前記源発振回路からの源発振パルスを４分周する４
   分周回路と、前記２分周回路からの２分周信号を源発振
   周期の略２４０°に相当する時間だけ遅らせる第１の遅
   延回路と、前記２分周回路からの２分周信号を源発振周
   期の略４８０°に相当する時間だけ遅らせる第２の遅延
   回路と、前記４分周回路からの４分周信号を源発振周期
   の略４８０°に相当する時間だけ遅らせる第３の遅延回
   路と、前記４分周回路からの４分周信号を源発振周期の
   略９６０°に相当する時間だけ遅らせる第４の遅延回路
   と、前記３分周回路からの基準信号と前記２分周回路か
   らの２分周信号と前記４分周回路からの４分周信号とを
   切り換えて第１のパルス列信号として出力する第１の切
   り換え手段と、前記３分周回路からの１２０°遅延信号
   と前記第１の遅延回路からの遅延信号と前記第３の遅延
   回路からの遅延信号とを切り換えて第２のパルス列信号
   として出力する第２の切り換え手段と、前記３分周回路
   からの２４０°遅延信号と前記第２の遅延回路からの遅
   延信号と前記第４の遅延回路からの遅延信号とを切り換
   えて第３のパルス列信号として出力する第３の切り換え
   手段とを備え、３相のパルス列信号として、前記第１の
   切り換え手段から出力する第１のパルス列信号と、前記
   第２の切り換え手段から出力する第２のパルス列信号
   と、前記第３の切り換え手段から出力する第３のパルス
   列信号とにより、前記３相クロックパルスを構成する３
   相クロックパルス発生回路。
2. 【請求項２】 第１，第２，第３，第４の遅延回路を、
   インバータ素子のみもしくは源発振パルスの変化点での
   デコード値とインバータ素子の組み合わせで構成した請
   求項１に記載の３相クロックパルス発生回路。