JP2007178986A - ディスプレー装置及びその駆動方法 - Google Patents

ディスプレー装置及びその駆動方法 Download PDF

Info

Publication number
JP2007178986A
JP2007178986A JP2006165737A JP2006165737A JP2007178986A JP 2007178986 A JP2007178986 A JP 2007178986A JP 2006165737 A JP2006165737 A JP 2006165737A JP 2006165737 A JP2006165737 A JP 2006165737A JP 2007178986 A JP2007178986 A JP 2007178986A
Authority
JP
Japan
Prior art keywords
signal
frequency
input
main clock
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006165737A
Other languages
English (en)
Other versions
JP4856479B2 (ja
Inventor
Jung-Wook Shin
ジョンウク シン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020060023413A external-priority patent/KR101231630B1/ko
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of JP2007178986A publication Critical patent/JP2007178986A/ja
Application granted granted Critical
Publication of JP4856479B2 publication Critical patent/JP4856479B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006Details of the interface to the display terminal
    • G09G5/008Clock recovery

Abstract

【課題】本発明は、多様な駆動モード間の互換性が具現できるディスプレー装置及びその駆動方法を提供する。
【解決手段】本発明は、多数の駆動モード各々に対応する多数の入力周波数のうちの1つを有する入力信号を生成する入力信号生成部110と、この入力信号と基準信号を使用して、メインクロックを生成するメインクロック生成部200として、メインクロックのメイン周波数は、入力周波数によって変換され、基準信号の基準周波数は、駆動モードの変換に関係なく一定であるメインクロック生成部200と、このメインクロックを使用して、制御信号を生成する制御信号生成部120として、この制御信号は、メイン周波数によって変換される制御信号生成部100を含む。
【選択図】図4

Description

本発明は、ディスプレー装置及びその駆動方法に関する。
現在の表示装置のうち、最も幅広く使用されているのは、CRT(cathode ray tube)である。ところが、CRTは、表示領域を大きくするために、大型化されるほど体積が徐々に大きくなって、重さも重くなり設置面積が広くなって携帯し辛い短所がある。従って、将来、多くの需要が予想されている壁掛け型TVや携帯用コンピュータのモニターのような表示装置としては適切ではない。
このようなCRTの短所を克服するために、同一な表示領域のCRTに比べて、厚さが薄くて重さの軽い平板表示装置等が開発中である。このような平板表示装置には、液晶表示装置(LCD)とプラズマディスプレーパネル(PDP)、有機電界発光素子(OLED)等がある。このうち、現在、液晶表示装置が幅広く使用されている。
液晶表示装置は、小型及び薄形化と低電力消耗の長所があって、ノートブックコンピュータ、事務自動化機器、オーディオ/ビデオ機器等に利用されている。特に、スイッチング素子として、薄膜トランジスタ(以下、「TFT」と称する。)が利用されたアクティブマトリックスタイプの液晶表示装置は、動的なイメージを表示することに適切である。
液晶表示装置は、外部システムからデータ信号及び制御信号の入力を受け取る。また、外部からアナログ形態で入力されるか、デジタル形態で入力されるかによってアナログタイプとデジタルタイプに区分される。
図1は、従来のアナログタイプの液晶表示装置を示したブロック図であって、図2は、図1の液晶パネルの概略的な回路図を示した図面であり、図3は、従来の液晶表示装置におけるメインクロック生成部とタイミングコントローラーを示した図面である。
図1ないし図3に示したように、アナログタイプの液晶表示装置は、液晶パネル2と駆動回路部26を含む。駆動回路部26は、一般的に、印刷回路基板(PCB)(図示せず)を含んで構成される。
デコーダー16は、外部から同期信号Csyncとアナログ形態の赤色R、緑色G、青色Bのデータ信号の入力を受け取る。データ信号は、同期信号により同期化されて入力される。デコーダー16は、入力されたデータ信号をデコーディングして、データドライバー18に伝達する。
液晶パネル2には、多数のデータ配線DL1〜DLmと多数のゲート配線GL1〜GLnが交差して多数の画素領域が形成される。各々の画素領域には、薄膜トランジスタTFTと液晶キャパシターCLCが構成され画面を表示する。図示してはないが、液晶キャパシターCLCは、画素電極と、共通電極と、両電極間の液晶層とで構成される。
タイミングコントローラー12は、デコーダー16と、データドライバー18と、ゲートドライバー20を制御するための制御信号を生成する。デコーダー16は、入力された制御信号によってデータ信号をデータドライバー18に伝達する。データドライバー18は、入力された制御信号によってデータ信号をデータ配線DL1〜DLmに伝達する。
前記ゲートドライバー20は、入力された制御信号によって順にゲート信号をゲート配線GL1〜GLnに伝達して、ゲート配線GL1〜GLnを順にイネーブル状態にさせる。各ゲート配線GL1〜GLnは、1つの水平周期の間、イネーブル状態にされる。イネーブル状態にされたゲート配線GL1〜GLnに連結された薄膜トランジスタTFTは、ターンオンされて、データ配線DL1〜DLmに伝達されたデータ信号は、液晶キャパシターCLCに供給される。
電源供給部14は、駆動回路部26の構成要素を駆動するための電圧を供給して、共通電極に共通電圧を供給する。
タイミングコントローラー12は、駆動回路部26の構成要素を制御するための制御信号を生成するために、メインクロック生成部13からメインクロックMclkの供給を受け取る。
ところが、従来のメインクロック生成部13は、固定された周波数のメインクロックMclkだけを生成する。このことによって、タイミングコントローラー12は、決められた制御信号を生成する。従って、従来の液晶表示装置は、メインクロックMclkの固定された周波数に対応する特定の駆動モードのみで駆動できる。
すなわち、従来の液晶表示装置は、特定の駆動モード以外に、メインクロックMclkの多様な周波数を必要とする他の駆動モードに互換できない。例えば、解像度の変換やフルスクリーンモードからズームインモードへの変換が受容できない。
本発明は、前述したような問題を解決するために、多様な駆動モード間の互換性が具現できるディスプレー装置及びその駆動方法を提供する。
前述したような目的を達成するために、本発明は、多数の駆動モード各々に対応する多数の入力周波数のうちの1つを有する入力信号を生成する入力信号生成部と;前記入力信号と基準信号を使用してメインクロックを生成するメインクロック生成部として、前記メインクロックのメイン周波数は、前記入力周波数によって変換され、前記基準信号の基準周波数は、前記駆動モードの変換に関係なく一定なメインクロック生成部と;前記メインクロックを使用して制御信号を生成する制御信号生成部として、前記制御信号は、前記メイン周波数によって変換される制御信号生成部を含むディスプレー装置を提供する。
ここで、前記メインクロック生成部は、入力周波数を分周して分周信号を生成する分周器と;前記分周信号と前記基準信号の位相の差を比較して比較信号を生成する位相差検出器と;前記比較信号を制御電圧に変換するパルス−電圧変換器と;前記制御電圧の電圧レベルに対応する前記メイン周波数を有するメインクロックを生成する電圧制御発振器とを含む。前記分周器は、駆動モードの変換に関係なく一定な分周比率を有する。入力されたデータ信号を前記制御信号によってデコーディングするデコーダーをさらに含む。
一方、本発明は、多数の駆動モード各々に対応する多数の入力周波数のうちの1つを有する入力信号を生成する段階と;前記入力信号と基準信号を使用してメインクロックを生成する段階として、前記メインクロックのメイン周波数は、前記入力周波数によって変換され、前記基準信号の基準周波数は、前記駆動モードの変換に関係なく維持される段階と;前記メインクロックを使用して制御信号を生成する段階として、前記制御信号は、前記メイン周波数によって変換される段階を含むディスプレー装置の駆動方法を提供する。
ここで、前記メインクロックを生成する段階は、入力周波数を分周して分周信号を生成する段階と;前記分周信号と前記基準信号の位相の差を比較して比較信号を生成する段階と;前記比較信号を制御電圧に変換する段階と;前記制御電圧の電圧レベルに対応する前記メイン周波数を有するメインクロックを生成する段階とを含む。前記入力周波数に対する分周比率は、前記駆動モードの変換に関係なく一定に維持される。
また他の一方、本発明は、多数の駆動モード各々に対応する多数の入力周波数のうちの1つを有する入力信号を生成する入力信号生成部と;前記入力信号と基準信号を使用してメインクロックを生成するメインクロック生成部として、前記駆動モードの変換に関係なく一定な入出力信号変換属性を有するメインクロック生成部と;前記メインクロックを使用して制御信号を生成する制御信号生成部として、前記制御信号は、前記メイン周波数によって変換される制御信号生成部を含むディスプレー装置を提供する。
ここで、前記メインクロック生成部は、入力周波数を分周して分周信号を生成する分周器と;前記分周信号と前記基準信号の位相の差を比較して比較信号を生成する位相差検出器と;前記比較信号を制御電圧に変換するパルス−電圧変換器と;前記制御電圧の電圧レベルに対応する前記メイン周波数を有するメインクロックを生成する電圧制御発振器とを含む。前記分周器は、駆動モードの変換に関係なく一定な分周比率を有する。
さらに、多数の駆動モード各々に対応する多数の入力周波数のうちの1つを有する入力信号を生成する入力信号生成部と;前記入力信号に応答してメインクロックを生成するメインクロック生成部として、前記メインクロックのメイン周波数は、前記入力周波数によって変換されるメインクロック生成部と;前記メインクロックを使用して制御信号を生成する制御信号生成部として、前記制御信号は、前記メイン周波数によって変換される制御信号生成部を含むディスプレー装置の駆動回路を提供する。
ここで、前記メインクロック生成部は、前記駆動モードの変換に関係なく一定な入出力信号変換属性を有する。前記メインクロック生成部は、前記駆動モードの変換に関係なく一定な基準周波数を有する基準信号に応答できる。
本発明は、複雑な信号処理過程を行わずに、入力信号の入力周波数を変換することによってメインクロックのメイン周波数を変換させる。
従って、ディスプレー装置を多様な駆動モードに互換して駆動できる。
以下、添付された図面を参照して、本発明の実施例を詳しく説明する。
本発明の実施例による液晶表示装置は、図1ないし図3に示された液晶表示装置と類似する部分を含んだ構造を有する。従って、本発明の実施例では、従来の液晶表示装置と類似する部分構成の説明は、省略する。
図4は、本発明の実施例によるアナログタイプの液晶表示装置の駆動回路を示したブロック図である。
図4に示したように、本発明の実施例による駆動回路は、タイミングコントローラー部100とメインクロック生成部200を含む。図4には示してないが、本発明の実施例による駆動回路は、図1に示したようなデータドライバー、ゲートドライバー、デコーダー、電源生成部を含む。
タイミングコントローラー部100は、入力信号生成部110と制御信号生成部120を含む。
制御信号生成部120は、メインクロック生成部200からメインクロックMclkの入力を受け取って制御信号を生成する。例えば、ソースサンプリングクロック(SSC)、ソーススタートパルス(SSP)、ソースアウトプットイネーブル(SOE)のような制御信号は、図1に示したようなデータドライバーに供給される。また、ゲートシフトクロック(GSC)、ゲートスタートパルス(GSP)、ゲートアウトプットイネーブル(GOE)のような制御信号は、図1に示したようなゲートドライバーに供給される。さらに、水平同期信号(Hsync)、垂直同期信号(Vsync)、フレームレートパルス(FRP)等の制御信号は、図1に示したようなデコーダーに供給される。
このような制御信号は、液晶表示装置で多様な駆動モードを互換可能に具現するためにその個数や周波数が変換される。このような制御信号の変換のためにメインクロックMclkの周波数が変換される。メインクロックMclkの周波数の変換は、入力信号生成部110とメインクロック生成部200によって行われる。
入力信号生成部110は、外部から入力される駆動モード信号OSによって、入力信号DIV1をメインクロック生成部200に出力する。すなわち、入力信号生成部110は、駆動モード信号OSに対応する入力信号DIV1を出力する。従って、駆動モードが変換される場合、駆動モード信号OSも変換され入力信号生成部110に入力される。このことによって、入力信号生成部110は、変換された駆動モード信号OSに対応する入力周波数を有する入力信号DIV1を出力する。
例えば、液晶表示装置が第1駆動モード(ズームインモード)で駆動される場合、第1駆動モード信号OSが入力されて、第2駆動モード(フールスクリーンモード)で駆動される場合、第2駆動モード信号OSが入力される。このことによって、入力信号DIV1は、第1駆動モードに対応する第1入力周波数や、第2駆動モードに対応する第2入力周波数を有する。このように、入力信号生成部110は、駆動モードによって相互に異なる周波数を有する入力信号DIV1を出力する。
メインクロック生成部200は、位相固定ループ(PLL)回路を使用することができる。メインクロック生成部200は、分周器210、位相差検出器220、パルス−電圧変換器230、電圧制御発振器240を含む。
分周器210は、入力信号DIV1の入力周波数を分周比率で分ける。分周比率は、自然数の場合がある。また、分周比率は、駆動モードの変換に関係なく一定な場合もある。従って、相互に異なる駆動モードで駆動される場合、相互に異なる分周周波数を有する分周信号DIV2が出力される。
位相差検出器220は、分周信号DIV2と基準周波数を有する同期信号(基準信号)Csyncの入力を受け取る。位相差検出器220は、分周信号DIV2の位相、すなわち、周波数と同期信号の位相、すなわち、周波数を比較して比較信号S1を出力する。すなわち、比較信号S1は、分周信号DIV2と同期信号Csyncの位相の差を軽量化して示したパルスである。基準周波数は、駆動モードの変換に関係なく一定な場合がある。従って、相互に異なる駆動モードで駆動される場合、相互に異なる波形を有する比較信号S1が出力される。
パルス−電圧変換器230は、比較信号S1を制御電圧S2に変換する。図示してはないが、パルス−電圧変換器230は、チャージポンプとループフィルターを含む。チャージポンプは、比較信号S1の極性によって電荷をポンピングする。例えば、チャージポンプは、比較信号が陽極性の場合、陽電荷をループフィルターに伝達して、比較信号が陰極性の場合、陽電荷をループフィルターから受け取る。ループフィルターは、チャージポンプによってポンピングされる電荷を貯蔵するためにキャパシターを有する。ループフィルターは、ローパスフィルターを使用することによって、比較信号S1内の望まない周波数成分を除く。このことによって、パルス−電圧変換器230は、比較信号S1を制御電圧S2に効果的に変換する。従って、相互に異なる駆動モードで駆動される場合、比較信号S1は、相互に異なる波形を有して、制御電圧S2も相互に異なる電圧レベルを有する。
電圧制御発振器240は、制御電圧S2に対応するメインクロックMclkを出力する。すなわち、メインクロックMclkのメイン周波数は、制御電圧S2の電圧レベルに対応する。従って、相互に異なる駆動モードで駆動される場合、制御電圧S2は、相互に異なる電圧レベルを有して、メインクロックMclkも相互に異なるメイン周波数を有する。
前述したように、液晶表示装置の駆動モードが変換されることによって、入力信号の入力周波数が変換されて、入力信号は、メインクロック生成部で信号処理され、メイン周波数が変換されたメインクロックが生成される。このことによって、制御信号生成部120は、液晶表示装置を変換された駆動モードで適切に駆動するための制御信号が生成できる。
図5は、本実施例による液晶表示装置の駆動するための方法を示したフローチャートである。
図4及び図5を参照すると、第1段階ST1で、液晶表示装置の駆動モードが選択されて、選択された駆動モードに対応する駆動モード信号OSが入力信号生成部110に入力される。それから、入力信号生成部110は、駆動モード信号OSに対応する入力周波数を有する入力信号DIV1を出力する。
第2段階ST2で、メインクロック生成部200は、入力信号DIV1と同期信号Csyncを使用して、選択された駆動モードに対応するメインクロックMclkを生成する。すなわち、分周器210は、分周比率によって入力周波数を分けて、位相差検出器220は、分周信号DIV2と同期信号Csyncの位相の差を検出する。パルス−電圧変換器230は、比較信号S1を制御電圧S2に変換して、電圧制御発振器240は、制御電圧S2に対応するメインクロックMclkを生成する。
たとえ駆動モードが変換されても、メインクロック生成部200内の各構成要素の入出力信号変換属性は、変更されることなく、同期信号Csyncの基準周波数も一定である。このことによって、メインクロックMclkのメイン周波数は、入力信号DIV1の入力周波数によって決定される。従って、選択された駆動モードに適切なメイン周波数を有するメインクロックMclkは、入力信号DIV1の入力周波数を調節することによって変換される。
第3段階で、制御信号生成部120は、メインクロックMclkの周波数に対応する制御信号を生成する。メインクロックMclkは、選択された駆動モードを駆動するに適切な制御信号が生成できるメイン周波数を有するので、液晶表示装置は、選択された駆動モードで正常的に画像表示を行う。
前述したように、本実施例では、複雑な信号処理過程を行わずに、入力信号の入力周波数だけを変換することによってメインクロックのメイン周波数を変換させる。従って、多様な駆動モードで液晶表示装置を安定的に駆動する。
一方、前述した本実施例では、液晶表示装置に適用した場合について説明した。但し、本発明は、有機電界発光素子、プラズマディスプレーパネルのような多様なディスプレー装置にも適用される。
従来のアナログタイプの液晶表示装置を示したブロック図である。 図1の液晶パネルを示した図面である。 従来の液晶表示装置で、メインクロック生成部とタイミングコントローラーを示した図面である。 本発明の実施例によるアナログタイプの液晶表示装置の駆動回路を示したブロック図である。 本発明の実施例による液晶表示装置の駆動するための方法を示したフローチャートである。
符号の説明
100:タイミングコントローラー部
110:入力信号生成部
120:制御信号生成部
200:メインクロック生成部
210:分周器
220:位相差検出器
230:パルス−電圧変換器
240:電圧制御発振器

Claims (13)

  1. 多数の駆動モード各々に対応する多数の入力周波数のうちの1つを有する入力信号を生成する入力信号生成部と、
    前記入力信号と基準信号を使用してメインクロックを生成し、前記メインクロックのメイン周波数は、前記入力周波数によって変換され、前記基準信号の基準周波数は、前記駆動モードの変換に関係なく一定であるメインクロック生成部と、
    前記メインクロックを使用して制御信号を生成し、前記制御信号は、前記メイン周波数によって変換される制御信号生成部とを含むことを特徴とするディスプレー装置。
  2. 前記メインクロック生成部は、
    入力周波数を分周して分周信号を生成する分周器と、
    前記分周信号と前記基準信号の位相の差を比較して比較信号を生成する位相差検出器と、
    前記比較信号を制御電圧に変換するパルス−電圧変換器と、
    前記制御電圧の電圧レベルに対応する前記メイン周波数を有するメインクロックを生成する電圧制御発振器とを含むことを特徴とする請求項1に記載のディスプレー装置。
  3. 前記分周器は、駆動モードの変換に関係なく一定な分周比率を有することを特徴とする請求項2に記載のディスプレー装置。
  4. 入力されたデータ信号を前記制御信号によってデコーディングするデコーダーをさらに含むことを特徴とする請求項1に記載のディスプレー装置。
  5. 多数の駆動モード各々に対応する多数の入力周波数のうちの1つを有する入力信号を生成する段階と、
    前記入力信号と基準信号を使用してメインクロックを生成し、前記メインクロックのメイン周波数は、前記入力周波数によって変換され、前記基準信号の基準周波数は、前記駆動モードの変換に関係なく維持される段階と、
    前記メインクロックを使用して制御信号を生成し、前記制御信号は、前記メイン周波数によって変換される段階とを含むことを特徴とするディスプレー装置の駆動方法。
  6. 前記メインクロックを生成する段階は、
    入力周波数を分周して分周信号を生成する段階と、
    前記分周信号と前記基準信号の位相の差を比較して比較信号を生成する段階と、
    前記比較信号を制御電圧に変換する段階と、
    前記制御電圧の電圧レベルに対応する前記メイン周波数を有するメインクロックを生成する段階とを含むことを特徴とする請求項5に記載のディスプレー装置の駆動方法。
  7. 前記入力周波数に対する分周比率は、前記駆動モードの変換に関係なく一定に維持されることを特徴とする請求項6に記載のディスプレー装置の駆動方法。
  8. 多数の駆動モード各々に対応する多数の入力周波数のうちの1つを有する入力信号を生成する入力信号生成部と、
    前記入力信号と基準信号を使用してメインクロックを生成し、前記駆動モードの変換に関係なく一定な入出力信号変換属性を有するメインクロック生成部と、
    前記メインクロックを使用して制御信号を生成し、前記制御信号は、前記メイン周波数によって変換される制御信号生成部とを含むことを特徴とするディスプレー装置。
  9. 前記メインクロック生成部は、
    入力周波数を分周して分周信号を生成する分周器と、
    前記分周信号と前記基準信号の位相の差を比較して比較信号を生成する位相差検出器と、
    前記比較信号を制御電圧に変換するパルス−電圧変換器と、
    前記制御電圧の電圧レベルに対応する前記メイン周波数を有するメインクロックを生成する電圧制御発振器とを含むことを特徴とする請求項8に記載のディスプレー装置。
  10. 前記分周器は、駆動モードの変換に関係なく一定な分周比率を有することを特徴とする請求項9に記載のディスプレー装置。
  11. 多数の駆動モード各々に対応する多数の入力周波数のうちの1つを有する入力信号を生成する入力信号生成部と、
    前記入力信号に応答してメインクロックを生成し、前記メインクロックのメイン周波数は、前記入力周波数によって変換されるメインクロック生成部と、
    前記メインクロックを使用して制御信号を生成し、前記制御信号は、前記メイン周波数によって変換される制御信号生成部とを含むことを特徴とするディスプレー装置の駆動回路。
  12. 前記メインクロック生成部は、前記駆動モードの変換に関係なく一定な入出力信号変換属性を有することを特徴とする請求項11に記載のディスプレー装置の駆動回路。
  13. 前記メインクロック生成部は、前記駆動モードの変換に関係なく一定な基準周波数を有する基準信号が入力されることを特徴とする請求項11に記載のディスプレー装置の駆動回路。
JP2006165737A 2005-12-28 2006-06-15 アナログタイプディスプレー装置及びその駆動回路と駆動方法 Active JP4856479B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2005-0131723 2005-12-28
KR20050131723 2005-12-28
KR1020060023413A KR101231630B1 (ko) 2005-12-28 2006-03-14 디스플레이장치 및 그 구동방법
KR10-2006-0023413 2006-03-14

Publications (2)

Publication Number Publication Date
JP2007178986A true JP2007178986A (ja) 2007-07-12
JP4856479B2 JP4856479B2 (ja) 2012-01-18

Family

ID=38232345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006165737A Active JP4856479B2 (ja) 2005-12-28 2006-06-15 アナログタイプディスプレー装置及びその駆動回路と駆動方法

Country Status (2)

Country Link
US (1) US8223106B2 (ja)
JP (1) JP4856479B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2009093508A1 (ja) * 2008-01-22 2011-05-26 日本電気株式会社 端末装置、端末装置における表示器の制御方法、および表示器用制御プログラムを記録した記録媒体
TWI462573B (zh) * 2010-07-27 2014-11-21 Mstar Semiconductor Inc 顯示時序控制電路及其方法
CN103578401B (zh) * 2012-08-08 2016-03-09 乐金显示有限公司 显示装置及其驱动方法
KR102105873B1 (ko) * 2014-04-11 2020-06-02 삼성전자 주식회사 디스플레이 시스템
KR102310130B1 (ko) 2014-09-01 2021-10-08 삼성전자주식회사 착용 가능한 전자 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08110764A (ja) * 1994-10-12 1996-04-30 Canon Inc 表示制御方法及び装置
JPH10126719A (ja) * 1996-10-18 1998-05-15 Matsushita Electric Ind Co Ltd 3相クロックパルス発生回路
JPH10271522A (ja) * 1997-03-25 1998-10-09 Matsushita Electric Ind Co Ltd 液晶表示パネル駆動装置
JPH10304283A (ja) * 1997-04-25 1998-11-13 Matsushita Electric Ind Co Ltd 液晶表示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4612758B2 (ja) * 1999-03-26 2011-01-12 キヤノン株式会社 映像信号処理装置
US6813721B1 (en) * 2000-09-20 2004-11-02 Stratus Computer Systems, S.A.R.L. Methods and apparatus for generating high-frequency clocks deterministically from a low-frequency system reference clock

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08110764A (ja) * 1994-10-12 1996-04-30 Canon Inc 表示制御方法及び装置
JPH10126719A (ja) * 1996-10-18 1998-05-15 Matsushita Electric Ind Co Ltd 3相クロックパルス発生回路
JPH10271522A (ja) * 1997-03-25 1998-10-09 Matsushita Electric Ind Co Ltd 液晶表示パネル駆動装置
JPH10304283A (ja) * 1997-04-25 1998-11-13 Matsushita Electric Ind Co Ltd 液晶表示装置

Also Published As

Publication number Publication date
US20070159426A1 (en) 2007-07-12
US8223106B2 (en) 2012-07-17
JP4856479B2 (ja) 2012-01-18

Similar Documents

Publication Publication Date Title
JP5336117B2 (ja) 液晶表示装置
US20160035297A1 (en) Display Device and Method of Driving the Same
US20080165099A1 (en) Lcds and methods for driving same
JP2009229961A (ja) 液晶表示制御装置及び電子機器
JP4160539B2 (ja) 液晶表示装置の駆動装置および駆動方法
JP4856479B2 (ja) アナログタイプディスプレー装置及びその駆動回路と駆動方法
KR20150069591A (ko) 표시장치를 위한 타이밍 제어장치 및 방법
US10902812B2 (en) Display apparatus having compensated gate clock signal and method of driving the same
US20070268238A1 (en) Image-displaying control circuit of a scan-backlight LCD
KR101231630B1 (ko) 디스플레이장치 및 그 구동방법
EP3038092B1 (en) Display device and driving method thereof
KR101610002B1 (ko) 액정 표시장치 및 그의 구동방법
JP4175477B2 (ja) 液晶表示装置の駆動装置及び方法
KR101385461B1 (ko) 액정표시장치 및 그 구동방법
KR100577300B1 (ko) 액정표시장치의 구동방법
KR101107699B1 (ko) 액정 표시장치의 구동장치 및 구동방법
JPH0934400A (ja) 画像表示装置
US11341887B2 (en) Display apparatus
KR20050069011A (ko) 액정표시장치의 전원공급장치 및 이의 전원공급방법
KR20090058054A (ko) 액정표시장치 구동방법
JP2005020749A (ja) 液晶表示装置の駆動装置及び駆動方法
KR20160037303A (ko) 액정표시장치의 구동회로

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111005

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111028

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4856479

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250