JP4612758B2 - 映像信号処理装置 - Google Patents
映像信号処理装置 Download PDFInfo
- Publication number
- JP4612758B2 JP4612758B2 JP2000083856A JP2000083856A JP4612758B2 JP 4612758 B2 JP4612758 B2 JP 4612758B2 JP 2000083856 A JP2000083856 A JP 2000083856A JP 2000083856 A JP2000083856 A JP 2000083856A JP 4612758 B2 JP4612758 B2 JP 4612758B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- clock
- maximum value
- phase
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
- G09G5/008—Clock recovery
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、映像信号処理装置に関し、特に、入力映像信号に位相同期したクロックの発生動作に関するものである。
【０００２】
【従来の技術】
従来の液晶表示装置では、外部の各メーカ製のコンピュータから送られてくる映像信号や表示画面ドット数の周波数の異なる映像信号を忠実に再現し、表示することを目的としている。この目的を達成するために、画像モード判別手段により入力映像信号の水平同期信号ＨＤと垂直同期信号ＶＤとから画像モードを判別し、その画像モードに適した画素周波数を決定し、ＰＬＬ回路の周波数を設定するようにしている。ＰＬＬ回路では、水平同期信号ＨＤを基準としてＮ倍のクロックを発生し、このクロックを用いたＡ／Ｄ変換によりビデオ信号のサンプリングを行うようにしている。
【０００３】
【発明が解決しようとする課題】
しかしながら、ＰＬＬ回路により水平同期信号ＨＤを基準としてＡ／Ｄ変換のサンプリングクロックの位相が決まるが、水平同期信号ＨＤと映像信号との位相関係は、接続されるコンピュータ等の映像出力機器の違いや、接続される配線の長さの違い等により、水平同期信号ＨＤのなまりやジッタ等の影響が異なるため、一定ではない。このため、接続されるソース毎にサンプリング位相を再設定する必要があった。特に、マルチスキャンディスプレイのように各種の画像モードに対応するためには、各モードにおけるサンプリング位相のずれが画質を劣化させる大きな要因となっていた。特に、ピクセルデータの最適ポイントでサンプリングできない場合には、ダイナミックレンジ及び階調がとれず、このためコントラストが低い、ノイズが大きい、等の画質劣化が顕著となり、高画質表示の妨げとなっていた。
【０００４】
また、従来の液晶表示装置では、水平同期信号ＨＤが積分された波形で入力されると、基準となる信号のタイミングを正確に把握することができないため、前ピクセルと次ピクセルとの境界付近でサンプリングしてしまい、ジッタの影響により、ピクセルデータが一定でなくチラツキが発生していた。
【０００５】
特に、大画面の表示装置に複数のＰＣを接続して切り換えて使用する会議用や教育用のシステムの場合には、各ＰＣ毎に水平同期信号ＨＤと映像信号との位相が異なる上に、映像信号を切り換える装置を用いて、長い配線で接続された各ＰＣを切り換えて表示するため、配線や切り換え装置の影響により、水平同期信号ＨＤがなまり、最適なサンプリング位相を得ることがさらに困難となっていた。
【０００６】
本発明は、上記の問題を解決するために成されたものであり、入力される様々なモードの映像信号に対応した最適な位相で映像信号をサンプリングし、入力された映像信号の画像品位を損なわず、高品位な映像を提供することができるようにすることを目的とする。
また、本発明は、映像信号のサンプリング位相を最適な位相に制御することをも目的とする。
【０００７】
【課題を解決するための手段】
本発明の映像信号処理装置は、入力映像信号に位相同期したクロックを発生するクロック発生手段と、前記クロック発生手段により発生されたクロックに応じて前記入力映像信号をサンプリングするサンプリング手段と、前記サンプリング手段から出力される複数のサンプルのうち、両側の隣接サンプルよりも大きな値を持つサンプルを選択すると共に、前記選択したサンプルのうち最大値を持つサンプルを検出する最大値検出手段と、前記サンプリング手段が互いに異なる複数の位相の前記クロックに応じて前記入力映像信号をサンプリングした場合に前記複数の位相についてそれぞれ前記最大値検出手段が検出した前記最大値のサンプルを比較し、この比較結果に基づいて前記クロック発生手段を制御して前記クロックの位相を調整する制御手段とを備えることを特徴とする。
【０００８】
また、本発明の映像信号処理装置は、入力映像信号に位相同期したクロックを発生するクロック発生手段と、前記クロック発生手段により発生されたクロックに応じて前記入力映像信号をサンプリングするサンプリング手段と、前記サンプリング手段から出力される複数のサンプルのうち、両側の隣接サンプルよりも大きな値を持つサンプルを選択すると共に、前記選択したサンプルのうち最大値を持つサンプルを検出する最大値検出手段と、それぞれ前記クロック発生手段が異なる位相の前記クロックを発生し、前記サンプリング手段が前記異なる位相のクロックに応じて前記入力映像信号をサンプリングする複数のモードの間でモードを切り替えるモード切り替え手段と、前記複数のモードにおいてそれぞれ前記最大値検出手段が検出した複数の前記最大値のサンプルを比較し、この比較結果に基づいて前記クロック発生手段を制御して前記クロックの位相を調整する制御手段とを備えることを特徴とする。
【００１３】
前記のように構成した本発明によれば、入力映像信号に同期した位相を持つクロックを発生させ、このクロックに応じて、前記入力映像信号がサンプリングされ、そのうちの最大値を持つサンプルが検出される。そして、異なる複数の位相のクロックに応じて前記入力映像信号をサンプリングした場合に、複数の位相について検出された最大値のサンプルを比較し、その比較結果に基づいて前記クロックの位相が調整される。これにより、各種の画像モードの映像信号が入力されたとしても、サンプリングに用いるクロックと入力映像信号との位相のずれがなくなるようにクロックの位相が調整され、最適なサンプリング位相で映像信号をサンプリングできるようになる。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を図面と共に説明する。
（第１の実施形態）
図１は第１の実施形態による映像信号処理装置を用いた液晶表示装置の一構成例を示すブロック図である。
図１において、１は各コンピュータ等の外部機器からのビデオ信号を入力する入力端子、２は入力端子１より入力されたビデオ信号をサンプリングし各サンプルを量子化して１サンプル複数ビットのデジタル信号に変換するＡ／Ｄ変換器である。
【００１８】
３は水平同期信号ＨＤを入力するための水平同期信号入力端子、４は水平同期信号入力端子３より入力された水平同期信号ＨＤを処理するための水平同期処理回路、５は水平同期処理回路４より出力された水平同期信号ＨＤ１を入力し、水平同期信号ＨＤ１にロックしたＮ倍のクロックｗｃｋ１及び信号処理用のタイミング信号ｗｃｋ２を発生するＰＬＬ回路を含むクロック発生回路である。
【００１９】
６はＡ／Ｄ変換器２によりサンプリングされたビデオ信号の最大値を検出する最大値検出回路、７は最大値検出回路６に検出開始信号を出力すると共に、最大値検出回路６の最大値検出結果に基づいてクロック発生回路５に対して、クロックの位相を制御する制御信号Ｃｐｈを発生するＣＰＵ、８はＡ／Ｄ変換器２の出力であるビデオ信号を入力し、各種の信号処理を行う信号処理回路であり、コントラスト、ブライト、ガンマ補正等の信号処理や、マルチスキャン対応の表示装置の場合にはスキャンコンバータ等により解像度変換などを行う処理が含まれる。
【００２０】
９は信号処理回路８の出力をアナログ信号に変換するためのＤ／Ａ変換器、１０はＤ／Ａ変換器９より出力されたビデオ信号を表示する液晶表示装置（ＬＣＤ：Liquid Crystal Display）、１１は信号処理回路８、Ｄ／Ａ変換器９及びＬＣＤ１０にタイミング信号Ｒｃｋ１、Ｒｃｋ３及びクロックＲｃｋ２を供給する読み出しタイミング信号発生回路、１３は垂直同期信号ＶＤの入力端子、１２は画像モード判別回路であり、水平同期信号ＨＤ１と垂直同期信号ＶＤとから入力ビデオ信号の画像モードを判別し、その画像モードに適した画素周波数を決定してクロック発生回路５内のＰＬＬ回路のクロック周波数を設定する。また、判別した画像モードを示す画像モード信号ｍｏｄｅにより、各回路の動作モードを設定する。
【００２１】
図１２は、図１に示したクロック発生回路５の要部の構成を示すブロック図である。
図１２において、位相比較回路５０１には水平同期処理回路４からの水平同期信号ＨＤ１と分周器５０９からの出力とが入力される。位相比較回路５０１は、これらの信号の間の位相差を検出し、ループフィルタ５０３を介してＶＣＯ（Voltage Controlled Oscillator）５０５に出力する。ＶＣＯ５０５は入力信号に応じた周波数のクロックを発生し、遅延回路５０７及び分周器５０９に出力する。
【００２２】
分周器５０９はカウンタで構成され、ＶＣＯ５０５から出力されるクロックを１／ｎ分周して位相比較回路５０１に出力する。分周期５０９の分周比ｎは後述の如く画像モード判別回路１２により判別された画像モードを示す画像モード信号ｍｏｄｅにより変更可能である。
遅延回路５０７はＶＣＯ５０５から出力されるクロックの位相を制御し、ｗｃｋ１として出力する。遅延回路５０７からのクロックの出力位相（タイミング）はＣＰＵ７からの制御信号Ｃｐｈにより設定される。
【００２３】
次に図２を参照して、本実施形態による液晶表示装置における表示位置調整方法の原理について説明する。図２は、ビデオ信号中の映像データとそのサンプリングタイミング、及びサンプル後の映像データの関係を示す図である。
図示しないＣＣＤ等により出力され、入力端子１から入力されるリセット電位を持つ画素Ｄ１、Ｄ２、Ｄ３、・・・の映像データは、図２（ａ）に示すように、それぞれ黒レベルより信号レベルに向かった山型の形状をしている。そのため、サンプリングタイミング（ｂ）のように山型の信号の頂点（最大値）でサンプリングを行った場合には、サンプリング後のデータは、（ｃ）のようにダイナミックレンジを有効に用いたコントラストの高い画像を得ることができる。
【００２４】
しかしながら、サンプリングタイミング（ｄ）のように、信号の頂点以外でサンプリングした場合には、サンプリング後のデータは（ｅ）のようにダイナミックレンジが狭く、コントラストが低く、そのためノイズが大きく、階調性の乏しい画像となってしまうという問題がある。特に、サンプリングタイミング（ｆ）のように、前後の２つの画素の間で、サンプリングを行った場合には、ジッタの影響によりピクセルデータが一定でない画像となり、画像品位をさらに悪くしてしまうという問題がある。
【００２５】
そこで、本実施形態では、信号レベルの最大値を検出する最大値検出回路６を設けて、信号の最適ポイントとして最大値を検出し、サンプリングタイミングが（ｄ）や（ｆ）であったとしても、自動的に最適なサンプリングタイミング（ａ）を得るようにしている。
【００２６】
ＣＰＵ７によるこのクロック位相の制御動作の手順を図３のフローチャートと共に説明する。
まずステップＳ３０１で、ＣＰＵ７は最大値検出回路６を制御して、Ａ／Ｄ変換器２からの出力データのうち、ビデオ信号中の指定された画像領域（例えば、１ライン又は１フレーム）内の映像データのレベルを１サンプル毎に１順次比較し、最大値Ｄｍａｘを検出する。次にステップＳ３０２で、ＣＰＵ７はクロック位相が前回のクロック位相から変化量ΔＴだけ変更するようにクロック発生回路５を制御することにより、サンプリングタイミングを変え、再び同様に所定ラインのサンプル値の最大値Ｄｍａｘ（１）を検出する。このときの位相の変化方向は進み方向あるいは遅れ方向のどちらでもよい。
【００２７】
次に、ステップＳ３０３で、ＤｍａｘとＤｍａｘ（１）とを比較し、Ｄｍａｘ（１）がＤｍａｘより大きい場合には、ステップＳ３０４に進み、ＤｍａｘをＤｍａｘ（１）とし、さらにこのときのクロック位相を内部のメモリに記憶する。一方、Ｄｍａｘ（１）がＤｍａｘ以下である場合には、そのままステップＳ３０５に進む。
【００２８】
ステップＳ３０５では、ステップＳ３０２からＳ３０４の比較処理を所定回数終了したか否かを判別し、所定回数に達していない場合には、ステップＳ３０２に戻って同様の処理（ステップＳ３０２→Ｓ３０３→Ｓ３０４）を繰り返す。また、所定回数終了した場合には、ステップＳ３０６に進み、内部のメモリに記憶したＤｍａｘに対応したクロック位相の値を読み出し、クロック発生回路５を制御してこのＤｍａｘに対応したクロック位相に設定する。
【００２９】
図３に示した処理によれば、１画素期間内でサンプリングポイントを変化量ΔＴずつ順次に移動させ、映像データのレベルのサンプル値が最大となる最大値Ｄｍａｘ（ｎ）を検出し、そのときのサンプリングポイントＰＨ（ｎ）を最適位相値とする。このときの変化量ΔＴは１画素（隣接画素間）期間に関連する値であり、本実施形態では、１画素期間をｎ等分した値である。
このような処理を行うことにより、自動的に最適なサンプリングポイントを得ることができる。
【００３０】
本実施形態では、信号の最大値として正極性信号の場合について説明したが、負極性信号でも同様であり、信号の振幅が大きいことを意味する。本実施形態で示したＣＣＤ信号の場合には、実際に入力端子１から入力されるビデオ信号は負極性の信号であるが、ここでは反転した信号として説明した。
また、本実施形態による最適なサンプリングポイントである最適位相値にするクロック位相の調整は、所定のタイミングにて行う。
即ち、電源投入後に行ってもよいし、あるいは入力される映像ソースに応じたモード切り換え毎に行ってもよいし、一定時間毎や温度変化毎に行ってもよい。
【００３１】
（第２の実施形態）
第２の実施形態では、第１の実施形態とは異なるタイプの信号に対して、より有効なサンプリング位相を検出する方法について説明する。
第１の実施形態では、リセット電位を持つような山型の形状をしたビデオ信号を処理する場合に、簡単な方法により最適なサンプリングポイントを得ることが可能であった。
【００３２】
一方、グラフィックボード等のＤ／Ａ変換器等を介してビデオ信号を得る場合には、図４（ａ）のように階段状の画像信号となるため、最大値となる画素が２画素以上連続すると、サンプリングポイントをずらしても、常に最大値が得られるため、最適な位相を検出することができないという問題がある。
図４において、例えば、画素Ｄ３のサンプリングタイミングを（ｂ）に示すタイミングから（ｄ）に示すタイミングに変えても、サンプリングされた値は（ｃ）から（ｅ）となって同じ最大値となるため、最適な位相を検出することができない。
【００３３】
第１の実施形態においても、例えば解像度テスト用パターンのような、水平方向に１画素毎に白黒が連続するような画像を用いれば、容易に最適な位相に調整することが可能である。
【００３４】
しかし、本実施形態においては、このような階段状のビデオ信号に対して解像度テスト用パターン等を用いることなく、最適なサンプリングタイミングを得るための方法を提示する。
図５において、（ａ）のような階段状の信号から（ｂ）、（ｄ）に示すタイミングで最大値を検出すると、（ｃ）、（ｅ）に示すように連続して最大値が現れる場合に最適な位相を検出することができないため、本実施形態では、（ｃ’）、（ｅ’）に示すように、隣接画素（サンプル）との差（エッジ量）を検出することにより、最大値が連続する中間の画素以外の部分でサンプリングを行うようにクロックの位相を制御可能としたものである。
本実施形態でのクロック位相の制御動作は、上述した第１の実施形態とほぼ同様であるが、最大値検出回路６にて隣接画素（サンプル）間の差を求め、これらの差の値を比較して最大値を求める点が異なる。
【００３５】
ここで、正極性の差信号のみを用いれば、映像信号の立ち上りエッジを検出することが可能であるし、負極性の差信号を用いれば、映像信号の立ち下がりエッジを検出することができる。
従って、差信号の絶対値を比較すると、立ち上りと立ち下がりとの両側のエッジを検出して、最適なサンプリング位相を得ることができる。
【００３６】
（第３の実施形態）
第３の実施形態では、着目画素と両側の画素とのエッジ量を検出、又は着目画素と両側画素値との比較を行い、着目画素が隣接画素値より大きい場合のみ、着目画素を検出画素とする。検出画素と判断した場合のみ最大値として記憶し、次に得られる検出画素の最大値と比較するようにする。
このように、着目画素と少なくとも１つの隣接画素とを比較し、その比較結果、着目画素が検出を行うのに適当な画素か否かを判断し、処理を行う。
【００３７】
このような方法により、連続する値が２画素以上続く映像信号を、検出対象画素から除くことができるため、階段上の映像信号であっても精度良く最適なサンプリング位相に制御することができる。
【００３８】
（第４の実施形態）
上述した第１の実施形態では、入力ビデオ信号中の指定されたラインの最大値を用いて最適な位相を設定している。そのため、１フレーム毎に映像が異なる動画像を用いる場合には最適な位相の設定が困難であることが考えられる。
また、最大値を検出するラインがフレーム内で指定されているため、次のサンプリング位相にてサンプリングを行った際の最大値を求めるためには、１フレーム期間待たなくてはならない。そのため、１画素期間内の全てのサンプリング位相について最大値の検出動作を試みるには、多くの時間を要してしまう。
そこで、第４の実施形態では、サンプリング位相の調整用の画像領域を特定せず、迅速に最適なサンプリング位相に調整可能とした方法について説明する。
【００３９】
図６は本実施形態における図１に示すＣＰＵ７によるクロック位相の制御動作を説明するためのフローチャートである。
【００４０】
まず、電源スイッチがＯＮ、あるいは、映像ソースが切り変わった場合のように、新たに入力映像信号が入力された場合、ステップＳ６０１で信号処理回路８を制御して、ブルーバックの表示やスクリーンセーバーの表示などの予め決められた映像の表示を行う。
【００４１】
ここでは、次のように、予め決められた表示を行うことで、入力映像信号の調整が確定するまでは、入力映像を表示しない。そのため、調整時の不安定な画像を表示しないという効果がある。
例えば、ＲＧＢ各色８ｂｉｔ表示の場合、（Ｒ，Ｇ，Ｂ）＝（０，０，２５５）のデータを出力することにより、ブルーバック表示を行う。
または、信号処理回路８内のメモリ領域に格納された画像を表示する。
【００４２】
次に、ステップＳ６０２で水平同期信号ＨＤあるいは垂直同期信号ＶＤを確認することにより、入力信号が入力されているか否かを確認する。
入力される映像信号が存在する場合には、ステップＳ６０３に進み、以下の位相調整のフローを行う。また、入力される映像信号が存在しない場合には、ステップＳ６０１に戻り、入力される映像信号の確認動作を繰り返す。
【００４３】
ステップＳ６０２で、入力される映像信号が存在する場合に進む、ステップＳ６０３では、まず、画像モードの判別を行う。ここでは、水平同期信号ＨＤと垂直同期信号ＶＤとのタイミング関係により画像モードを判別することが可能である。
ここで、入力映像信号の画像サイズや画素周波数、水平周波数、垂直周波数や、入力映像信号が、インタレース信号かプログレッシブ信号の何れか、等を判定する。
次に、ステップＳ６０３での画像モードの判別結果に基づき、ステップＳ６０４で、以前に表示したことがある画像モードであるか否かを判別し、以前に表示したことがある画像モードであれば、ステップＳ６０５に進み、クロックの初期位相を以前に記憶したその画像モードに対する所定の位相に設定する。一方、以前に表示したことがない画像モードであれば、ステップＳ６０６に進み、クロックの初期位相にデフォルト値を設定する。
【００４４】
次に、ステップＳ６０７では、設定した位相で、１フレーム内の所定ライン（ここでは、２ラインとする）のサンプル値の最大値を検出し、現時点での最大値であるＤｍａｘとして記憶する。
ここで、サンプル値の最大値の検出方法としては、上述した第１〜第３の実施形態に示す方法を用いることができるが、本実施形態では上述した第２の実施形態に示したように、予め決められた画像領域内の隣接画素との差分（微分）値の最大値を求める方法を用いる。
【００４５】
次に、ステップＳ６０８で、位相を所定の方向（進みまたは遅れ方向）に予め決められた変化量ΔＴだけ変化させて、次の２ラインの最大値を求め、比較対象とする変数Ｄｍａｘ（ｎ）として記憶する。なお、このときの変化量ΔＴは上述した実施形態と同様、１画素期間をｎ等分した値である。
【００４６】
そして、ステップＳ６０９で、Ｄｍａｘと今回求めた最大値Ｄｍａｘ（ｎ）とを比較し、今回求めた最大値Ｄｍａｘ（ｎ）がＤｍａｘより大きければ、ステップＳ６１０に進み、Ｄｍａｘを今回の最大値Ｄｍａｘ（ｎ）とし、今回の位相を記憶する。
また、今回求めた最大値Ｄｍａｘ（ｎ）がＤｍａｘ以下であれば、今回の位相を記憶しないで、前回の位相値を保持したまま、Ｓ６１１に進む。
【００４７】
次に、ステップＳ６１１で、所定回数（１画素期間内）の各クロック位相について最大値の判別を行ったか否かを確認し、終了していない場合には、ステップＳ６１２に進み、前回のクロック位相に変化量ΔＴを加算し、次の２ラインの最大値を検出し、Ｄｍａｘ（ｎ）として記憶する。そして、ステップＳ６０９で上述したようにＤｍａｘとの比較を行う。
また、所定回数終了している場合には、ステップＳ６１３で、クロック発生回路５を制御して、記憶されているＤｍａｘに対応したクロック位相に設定して入力ビデオ信号に応じた画像の表示を行う。
【００４８】
以上の処理を行うことにより、最適な表示を行うことが可能となる。
ここで、１画素内を６４ｓｔｅｐでサンプリング位相を調整する場合について考える。この場合、変化量ΔＴは１画素期間の１／６４となる。
本実施形態のように、１ｓｔｅｐあたり２ライン内の最大値を求めるとすると、全てのクロック位相について最大値の検出を行うためには、合計で、
６４ステップ×２ライン＝１２８ライン
が必要になる。例えば、ＶＥＳＡ（Video Electronics Standards Association）規格のＸＧＡ（extended graphics array）６０Ｈｚの映像信号を処理する場合には、水平周波数は４８．３６３ＫＨｚ（２０．７μｓ）であるから、１２８ライン分の２．６ｍｓのわずかな時間で最適な位相を求めることが可能となる。
【００４９】
この様に本実施形態では、最適なクロック位相を検出するために入力映像信号中の特定のラインを使う必要がないため、非常に速く最適なサンプリングによる高画質表示を得ることが可能となる。
【００５０】
（第５の実施形態）
第４の実施形態では、１画素期間内の全てのクロック位相について、そのサンプル値の最大値を求めて最適なクロック位相を検出したが、第５の実施形態ではサンプルの最大値を求める回数を少なくし、より迅速に最適なクロック位相を設定可能とした構成について説明する。
【００５１】
図７は本実施形態におけるＣＰＵ７の制御動作を示すフローチャートである。
まず、ステップＳ７０１で、クロックの位相を所定の初期位相値（デフォルト値）に設定し、所定ライン（ここでは、２ラインとする）のサンプル値の最大値を求め、Ｄｍａｘとして記憶する。
次に、ステップＳ７０２で、予めＣＰＵ７内に記憶されている所定値ＲｍａｘとＤｍａｘとを比較し、Ｄｍａｘの方が大きい場合には、ステップＳ７０３に進み、フラグＤｉｒを１とし、クロック位相を変化させる方向をプラス方向（位相進み方向）に設定する。一方、ＤｍａｘがＲｍａｘ以下の場合には、ステップＳ７０４に進み、フラグＤｉｒを０とし、クロックの位相を変化させる方向をマイナス方向（位相遅れ方向）に設定する。
【００５２】
そして、ステップＳ７０５で、フラグＤｉｒに基づいてクロック位相を変化させる方向を判別し、フラグＤｉｒが１のときには、ステップＳ７０６に進み、前回の位相に対して変化量ΔＴを加算する。また、フラグＤｉｒが０のときには、ステップＳ７０７に進み、前回の位相に対して変化量ΔＴを減算する。そして、ステップＳ７０８で、変化させたクロック位相にて映像信号をサンプリングし、次の２ラインの映像データの最大値を検出してＤｍａｘ（Ｔ）として記憶する。
【００５３】
次に、ステップＳ７０９で、Ｄｍａｘ（Ｔ）とＤｍａｘとの値を比較し、今回検出したＤｍａｘ（Ｔ）がＤｍａｘより大きい場合には、ステップＳ７１０に進み、ＤｍａｘをＤｍａｘ（Ｔ）として記憶すると共にそのときのクロック位相を記憶し、ステップＳ７０５に戻って同様の処理を繰り返す。また、今回検出したＤｍａｘ（Ｔ）がＤｍａｘ以下の場合には、ステップＳ７１１に進み、このときのＤｍａｘに対応したクロック位相を読み出してクロック発生回路５を制御し、出力クロックの位相をこのときのクロック位相に設定する。そして、設定されたクロックにて映像信号をサンプリングして画像を表示する。
【００５４】
このように、本実施形態では、映像信号の入力時に求めた所定ラインの最大値と基準値とを比較してクロック位相を変化させる方向を設定し、これ以降はこのときに設定した方向に対してクロック位相を変化させながら映像信号のサンプル値の最大値が得られるクロック位相をサーチしている。そして、ステップＳ７０９において、クロック位相を変化させて得られたサンプル値の最大値が今までの最大値以下となった時点でフローを抜け、このときのＤｍａｘに対応するクロック位相を最適クロック位相としている。
【００５５】
従って、１画素間の全てのクロック位相について最大値の検出を行う必要がない場合が多く、第４の実施形態より、さらに迅速に最適位相を検出可能となる。
また、本実施形態によれば、より迅速に最適クロックを検出できるため、調整による画像劣化が少なく、画像の表示を行いながら、ステップＳ７０１〜Ｓ７１１の調整フローを行うことも可能である。
【００５６】
（第６の実施形態）
次に、第６の実施形態について説明する。
図８は本実施形態におけるＣＰＵ７による制御動作を示すフローチャートである。
映像データが入力されると、まず、ステップＳ８０１でクロック発生回路５を制御してクロック位相Ｔを所定値Ｔ０に設定する。
【００５７】
次に、ステップＳ８０２で、Ｔに変化量ΔＴを加えた値Ｔ１をクロック位相に設定して入力映像データをサンプリングし、最大値Ｄｍａｘ（Ｔ１）を検出する。次に、ステップＳ８０３で、Ｔから変化量ΔＴを減算した値Ｔ２をクロック位相に設定して入力映像データをサンプリングし、最大値Ｄｍａｘ（Ｔ２）を検出する。
【００５８】
そして、ステップＳ８０４で、Ｄｍａｘ（Ｔ１）とＤｍａｘ（Ｔ２）とを比較し、Ｄｍａｘ（Ｔ１）の方が大きい場合には、ステップＳ８０５に進み、最適な位相ＴｍａｘをＴ１とし、最大値ＤｍａｘをＤｍａｘ（Ｔ１）とし、ＴをＴ１として入力映像信号をサンプリングする。一方、Ｄｍａｘ（Ｔ２）がＤｍａｘ（Ｔ１）以下の場合には、ステップＳ８０６に進み、最適な位相ＴｍａｘをＴ２とし、最大値ＤｍａｘをＤｍａｘ（Ｔ２）とし、ＴをＴ２として入力映像信号をサンプリングする。なお、ステップＳ８０２、Ｓ８０３にて最大値を求めるラインは入力映像データ中のいずれのラインでもよく、また、上述した第４、第５の実施形態のように、２ライン毎に繰り返す必要もない。
【００５９】
以下、ステップＳ８０２に戻り同様の処理を繰り返す。
このように、本実施形態によれば、現在のクロックの位相を前後に変化させながら最適クロック位相をサーチするため、より迅速に最適クロック位相を設定することができる。
【００６０】
（第７の実施形態）
図９において、１４は表示装置内の温度を検出するための温度検出回路である。他の部分は図１と同じ構成である。
周囲温度の変化により、水平同期信号ＨＤの遅延量の温度特性や、クロック発生回路５やＡ／Ｄ変換器２の温度特性のために、最適なサンプリングポイントが温度により異なる。
【００６１】
このため、本実施形態においては、装置内に設けた温度検出回路１４により温度を検出し、温度ＴＭＰが変化した場合には、再度、これまでの各実施形態で述べたようにして映像信号のサンプリング位相の調整を行う。
【００６２】
（第８の実施形態）
図１０は上記各実施形態で述べた映像信号処理装置を用いた投射型液晶表示装置（液晶プロジェクタ）の構成を示すブロック図である。
図１０において、１３１０はパネルドライバであり、ＲＧＢ映像信号を極性反転し、かつ所定の電圧増幅をした液晶駆動信号を形成すると共に、対向電極の駆動信号、各種のタイミング信号等を形成している。さらに、信号のＤＣレベルの調整も行っている。
【００６３】
１３１２はインターフェースであり、各種映像信号及び制御伝送信号を標準映像信号にデコードしている。１３１１はデコーダであり、インターフェース１３１２からの標準映像信号をＲＧＢ原色映像信号及び同期信号に、即ち液晶パネル１３０２に対応した画像信号にデコード・変換している。１３１４はバラストである点灯回路であり、楕円リフレクタ１３０７内のアークランプ１３０８を駆動点灯する。１３ユ５は電源回路であり、各回路ブロックに対して電源を供給している。また、１３１３は図示しない操作部を有するコントローラで、上記各回路ブロックを総合的にコントロールするものであり、特に極性反転の指示や調整時にどのフィールド毎に切り換えるか、何色で設定するか等の制御をパネルドライバ１３１０に指示する。
【００６４】
このように本実施形態による投射型液晶表示装置は、メタルハライドランプ等のアークランプ１３０８から液晶パネル１３０２に白色光を照射し、反射型の液晶パネル１３０２の映像信号を反射光として図示しないレンズを介して、スクリーンに投射することにより、プロジェクタとして大画面の拡大映像を見ることができる。
【００６５】
本実施形態では、単板式の液晶パネルを使用した場合について説明したが、アークランプ１３０８からの白色光をダイクロイックミラー等を用いて色分離を行い、各々のパネルに照射することにより、三板式のプロジェクタとして使用してもよい。
また、透過型のパネルを用いた場合は、液晶パネルの透過光をレンズを介してスクリーンに投射すればよい。
【００６６】
ここで、第１〜第７の実施形態で述べた映像信号処理装置を、インターフェース１３１２に使用することにより、最適な位相で映像信号をサンプリングすることができる。
【００６７】
（第９の実施形態）
図１１は本発明の第９の実施形態による表示装置を示すもので、コンピュータＰＣやＤＶＤ、ビデオなどの複数の映像信号ソースを切り換えて表示するシステムに用いた場合であり、会議システムや教育システム等として用いられるものである。
【００６８】
図１１において、２１〜２３はコンピュータＰＣ１〜ＰＣ３であり、映像信号切り換えスイッチ２６を介して表示装置２７に映像を表示する。２４はＤＶＤ、２５はインターネット端末であり、上記ＰＣ１〜ＰＣ３と同様に、出力である映像信号を上記スイッチ２６を介して表示装置２７に表示する。
【００６９】
特に、本実施形態のように大画面の表示装置２７に複数のＰＣを接続して切り換えて使用する会議用や教育用のシステムの場合には、各ＰＣ毎に水平同期信号と映像信号との位相が異なる。このため、映像信号を切り換える装置を用いて、長い配線で接続された各ＰＣを切り換えて表示するため、配線や切り換え装置の影響により、水平同期信号がなまるため、最適なサンプリング位相を得ることがさらに困難となっていた。
【００７０】
このため、配線等の影響により水平同期信号が積分された波形で入力されると、基準となる信号のタイミングを正確に把握できないため、図２（ｆ）で説明したように、前ピクセルと次ピクセルとの境界付近でサンプリングしてしまい、ジッタあ影響により、ピクセルデータが一定でなくチラツキが発生していた。
【００７１】
そこで、本実施形態では、第１〜第７の実施形態で述べた図１、図９の映像信号処理装置を、表示装置２７の映像信号入カインターフェース部に使用することにより、最適な位相で映像信号をサンプリングすることができ、高品位の映像を表示することができる。
【００７２】
なお、第１〜第７の実施形態においては、図１２の回路により出力されるクロックの位相を遅延させることにより、サンプリング位相を制御するものとして説明したが、水平同期信号ＨＤとの位相を調整可能なＰＬＬ回路を用いる、あるいは、クロック発生回路５に入力する水平同期信号ＨＤを遅延素子等により遅延させることでクロックの位相を変更することも可能である。
さらに、クロック発生回路５の出力であるクロックを遅延させてもよいし、Ａ／Ｄ変換器２でサンプリングを行うビデオ信号を遅延させてもよく、要するにビデオ信号のサンプリングポイントを制御することが可能な手段であればよい。
【００７３】
また、ビデオ信号をサンプリングする手段としてＡ／Ｄ変換器２を用いた場合を説明したが、アナログ的にサンプリングを行うサンプルホールド回路等を用いてもよく、ビデオ信号をサンプルする手段であればよい。
また、最適なサンプリングポイントよりも、温度マージン、ノイズ、電源変動などが原因で遅延量が変化することにより、サンプリング位相が変動することを考慮して、最適サンプリングポイントよりもマージンを持って、最大値付近で位相を変化量ΔＴずらして設定してもよい。
【００７４】
次に本発明の他の実施形態としての記憶媒体について説明する。
本発明はハードウェアで構成することもできるが、ＣＰＵとメモリとで構成されるコンピュータシステムで構成することもできる。コンピュータシステムで構成する場合、上記メモリは本発明による記憶媒体を構成する。即ち、上述した各実施形態で説明した動作を実行するためのソフトウェアのプログラムコードを記憶した記憶媒体をシステムや装置で用い、そのシステムや装置のＣＰＵが上記記憶媒体に格納されたプログラムコードを読み出し、実行することにより、本発明の目的を達成することができる。
【００７５】
また、この記憶媒体としては、ＲＯＭ、ＲＡＭ等の半導体メモリ、光ディスク、光磁気ディスク、磁気媒体等を用いてよく、これらをＣＤ−ＲＯＭ、フロッピィディスク、磁気テープ、磁気カード、不揮発性メモリカード等に構成して用いてよい。
【００７６】
従って、この記憶媒体を図１、図９、図１０、図１１に示したシステムや装置以外の他のシステムや装置で用い、そのシステムあるいはコンピュータがこの記憶媒体に格納されたプログラムコードを読み出し、実行することによっても、上記各実施形態と同等の機能を実現できると共に、同等の効果を得ることができ、本発明の目的を達成することができる。
【００７７】
また、コンピュータ上で稼働しているＯＳ等が処理の一部又は全部を行う場合、あるいは記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された拡張機能ボードやコンピュータに接続された拡張機能ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づいて、上記拡張機能ボードや拡張機能ユニットに備わるＣＰＵ等が処理の一部又は全部を行う場合にも、上記各実施の形態と同等の機能を実現できると共に、同等の効果を得ることができ、本発明の目的を達成することができる。
【００７８】
【発明の効果】
以上説明したように、本発明によれば、クロック発生手段により入力映像信号に同期した位相を持つクロックを発生し、このクロックに応じて、前記入力映像信号をサンプリングし、サンプリングされたサンプルのうち最大値を持つサンプルを検出する。そして、異なる複数の位相のクロックに応じて前記入力映像信号をサンプリングした場合に、複数の位相について検出された最大値のサンプルを比較し、その比較結果に基づいて前記クロック発生手段を制御して、クロックの位相を調整する。これにより、各種の画像モードの映像信号が入力されたとしても、サンプリングに用いるクロックと入力映像信号との位相のずれがない最適なサンプリング位相で映像信号がサンプリングでき、入力映像信号の画像品位を損なわず、高品位な映像を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施形態による映像信号処理装置を用いた液晶表示装置の一構成例を示すブロック図である。
【図２】第１の実施形態の動作を示すタイミングチャートである。
【図３】第１の実施形態の動作を示すフローチャートである。
【図４】第２の実施形態の動作を示すタイミングチャートである。
【図５】第３の実施形態の動作を示すタイミングチャートである。
【図６】第４の実施形態の動作を示すフローチャートである。
【図７】第５の実施形態の動作を示すフローチャートである。
【図８】第６の実施形態の動作を示すフローチャートである。
【図９】第７の実施形態による映像信号処理装置を用いた液晶表示装置の一構成例を示すブロック図である。
【図１０】第８の実施形態による映像信号処理装置を用いた投射型液晶表示装置の一構成例を示すブロック図である。
【図１１】第９の実施形態による映像信号処理装置を用いた表示装置の切り換え表示システムを示すブロック図である。
【図１２】図１に示すクロック発生回路５の要部の構成を示すブロック図である。
【符号の説明】
１ 映像信号入力端子
２ Ａ／Ｄ変換器
３ 水平同期信号入力端子
４ 水平同期処理回路
５ クロック発生回路
６ 最大値検出回路
７ ＣＰＵ
８ 信号処理回路
９ Ｄ／Ａ変換器
１０ ＬＣＤ
１１ 読み出しタイミング信号発生回路
１２ 画像モード判別回路
１３ 垂直同期信号入力端子
１４ 温度検出回路
【発明の属する技術分野】
本発明は、映像信号処理装置に関し、特に、入力映像信号に位相同期したクロックの発生動作に関するものである。
【０００２】
【従来の技術】
従来の液晶表示装置では、外部の各メーカ製のコンピュータから送られてくる映像信号や表示画面ドット数の周波数の異なる映像信号を忠実に再現し、表示することを目的としている。この目的を達成するために、画像モード判別手段により入力映像信号の水平同期信号ＨＤと垂直同期信号ＶＤとから画像モードを判別し、その画像モードに適した画素周波数を決定し、ＰＬＬ回路の周波数を設定するようにしている。ＰＬＬ回路では、水平同期信号ＨＤを基準としてＮ倍のクロックを発生し、このクロックを用いたＡ／Ｄ変換によりビデオ信号のサンプリングを行うようにしている。
【０００３】
【発明が解決しようとする課題】
しかしながら、ＰＬＬ回路により水平同期信号ＨＤを基準としてＡ／Ｄ変換のサンプリングクロックの位相が決まるが、水平同期信号ＨＤと映像信号との位相関係は、接続されるコンピュータ等の映像出力機器の違いや、接続される配線の長さの違い等により、水平同期信号ＨＤのなまりやジッタ等の影響が異なるため、一定ではない。このため、接続されるソース毎にサンプリング位相を再設定する必要があった。特に、マルチスキャンディスプレイのように各種の画像モードに対応するためには、各モードにおけるサンプリング位相のずれが画質を劣化させる大きな要因となっていた。特に、ピクセルデータの最適ポイントでサンプリングできない場合には、ダイナミックレンジ及び階調がとれず、このためコントラストが低い、ノイズが大きい、等の画質劣化が顕著となり、高画質表示の妨げとなっていた。
【０００４】
また、従来の液晶表示装置では、水平同期信号ＨＤが積分された波形で入力されると、基準となる信号のタイミングを正確に把握することができないため、前ピクセルと次ピクセルとの境界付近でサンプリングしてしまい、ジッタの影響により、ピクセルデータが一定でなくチラツキが発生していた。
【０００５】
特に、大画面の表示装置に複数のＰＣを接続して切り換えて使用する会議用や教育用のシステムの場合には、各ＰＣ毎に水平同期信号ＨＤと映像信号との位相が異なる上に、映像信号を切り換える装置を用いて、長い配線で接続された各ＰＣを切り換えて表示するため、配線や切り換え装置の影響により、水平同期信号ＨＤがなまり、最適なサンプリング位相を得ることがさらに困難となっていた。
【０００６】
本発明は、上記の問題を解決するために成されたものであり、入力される様々なモードの映像信号に対応した最適な位相で映像信号をサンプリングし、入力された映像信号の画像品位を損なわず、高品位な映像を提供することができるようにすることを目的とする。
また、本発明は、映像信号のサンプリング位相を最適な位相に制御することをも目的とする。
【０００７】
【課題を解決するための手段】
本発明の映像信号処理装置は、入力映像信号に位相同期したクロックを発生するクロック発生手段と、前記クロック発生手段により発生されたクロックに応じて前記入力映像信号をサンプリングするサンプリング手段と、前記サンプリング手段から出力される複数のサンプルのうち、両側の隣接サンプルよりも大きな値を持つサンプルを選択すると共に、前記選択したサンプルのうち最大値を持つサンプルを検出する最大値検出手段と、前記サンプリング手段が互いに異なる複数の位相の前記クロックに応じて前記入力映像信号をサンプリングした場合に前記複数の位相についてそれぞれ前記最大値検出手段が検出した前記最大値のサンプルを比較し、この比較結果に基づいて前記クロック発生手段を制御して前記クロックの位相を調整する制御手段とを備えることを特徴とする。
【０００８】
また、本発明の映像信号処理装置は、入力映像信号に位相同期したクロックを発生するクロック発生手段と、前記クロック発生手段により発生されたクロックに応じて前記入力映像信号をサンプリングするサンプリング手段と、前記サンプリング手段から出力される複数のサンプルのうち、両側の隣接サンプルよりも大きな値を持つサンプルを選択すると共に、前記選択したサンプルのうち最大値を持つサンプルを検出する最大値検出手段と、それぞれ前記クロック発生手段が異なる位相の前記クロックを発生し、前記サンプリング手段が前記異なる位相のクロックに応じて前記入力映像信号をサンプリングする複数のモードの間でモードを切り替えるモード切り替え手段と、前記複数のモードにおいてそれぞれ前記最大値検出手段が検出した複数の前記最大値のサンプルを比較し、この比較結果に基づいて前記クロック発生手段を制御して前記クロックの位相を調整する制御手段とを備えることを特徴とする。
【００１３】
前記のように構成した本発明によれば、入力映像信号に同期した位相を持つクロックを発生させ、このクロックに応じて、前記入力映像信号がサンプリングされ、そのうちの最大値を持つサンプルが検出される。そして、異なる複数の位相のクロックに応じて前記入力映像信号をサンプリングした場合に、複数の位相について検出された最大値のサンプルを比較し、その比較結果に基づいて前記クロックの位相が調整される。これにより、各種の画像モードの映像信号が入力されたとしても、サンプリングに用いるクロックと入力映像信号との位相のずれがなくなるようにクロックの位相が調整され、最適なサンプリング位相で映像信号をサンプリングできるようになる。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を図面と共に説明する。
（第１の実施形態）
図１は第１の実施形態による映像信号処理装置を用いた液晶表示装置の一構成例を示すブロック図である。
図１において、１は各コンピュータ等の外部機器からのビデオ信号を入力する入力端子、２は入力端子１より入力されたビデオ信号をサンプリングし各サンプルを量子化して１サンプル複数ビットのデジタル信号に変換するＡ／Ｄ変換器である。
【００１８】
３は水平同期信号ＨＤを入力するための水平同期信号入力端子、４は水平同期信号入力端子３より入力された水平同期信号ＨＤを処理するための水平同期処理回路、５は水平同期処理回路４より出力された水平同期信号ＨＤ１を入力し、水平同期信号ＨＤ１にロックしたＮ倍のクロックｗｃｋ１及び信号処理用のタイミング信号ｗｃｋ２を発生するＰＬＬ回路を含むクロック発生回路である。
【００１９】
６はＡ／Ｄ変換器２によりサンプリングされたビデオ信号の最大値を検出する最大値検出回路、７は最大値検出回路６に検出開始信号を出力すると共に、最大値検出回路６の最大値検出結果に基づいてクロック発生回路５に対して、クロックの位相を制御する制御信号Ｃｐｈを発生するＣＰＵ、８はＡ／Ｄ変換器２の出力であるビデオ信号を入力し、各種の信号処理を行う信号処理回路であり、コントラスト、ブライト、ガンマ補正等の信号処理や、マルチスキャン対応の表示装置の場合にはスキャンコンバータ等により解像度変換などを行う処理が含まれる。
【００２０】
９は信号処理回路８の出力をアナログ信号に変換するためのＤ／Ａ変換器、１０はＤ／Ａ変換器９より出力されたビデオ信号を表示する液晶表示装置（ＬＣＤ：Liquid Crystal Display）、１１は信号処理回路８、Ｄ／Ａ変換器９及びＬＣＤ１０にタイミング信号Ｒｃｋ１、Ｒｃｋ３及びクロックＲｃｋ２を供給する読み出しタイミング信号発生回路、１３は垂直同期信号ＶＤの入力端子、１２は画像モード判別回路であり、水平同期信号ＨＤ１と垂直同期信号ＶＤとから入力ビデオ信号の画像モードを判別し、その画像モードに適した画素周波数を決定してクロック発生回路５内のＰＬＬ回路のクロック周波数を設定する。また、判別した画像モードを示す画像モード信号ｍｏｄｅにより、各回路の動作モードを設定する。
【００２１】
図１２は、図１に示したクロック発生回路５の要部の構成を示すブロック図である。
図１２において、位相比較回路５０１には水平同期処理回路４からの水平同期信号ＨＤ１と分周器５０９からの出力とが入力される。位相比較回路５０１は、これらの信号の間の位相差を検出し、ループフィルタ５０３を介してＶＣＯ（Voltage Controlled Oscillator）５０５に出力する。ＶＣＯ５０５は入力信号に応じた周波数のクロックを発生し、遅延回路５０７及び分周器５０９に出力する。
【００２２】
分周器５０９はカウンタで構成され、ＶＣＯ５０５から出力されるクロックを１／ｎ分周して位相比較回路５０１に出力する。分周期５０９の分周比ｎは後述の如く画像モード判別回路１２により判別された画像モードを示す画像モード信号ｍｏｄｅにより変更可能である。
遅延回路５０７はＶＣＯ５０５から出力されるクロックの位相を制御し、ｗｃｋ１として出力する。遅延回路５０７からのクロックの出力位相（タイミング）はＣＰＵ７からの制御信号Ｃｐｈにより設定される。
【００２３】
次に図２を参照して、本実施形態による液晶表示装置における表示位置調整方法の原理について説明する。図２は、ビデオ信号中の映像データとそのサンプリングタイミング、及びサンプル後の映像データの関係を示す図である。
図示しないＣＣＤ等により出力され、入力端子１から入力されるリセット電位を持つ画素Ｄ１、Ｄ２、Ｄ３、・・・の映像データは、図２（ａ）に示すように、それぞれ黒レベルより信号レベルに向かった山型の形状をしている。そのため、サンプリングタイミング（ｂ）のように山型の信号の頂点（最大値）でサンプリングを行った場合には、サンプリング後のデータは、（ｃ）のようにダイナミックレンジを有効に用いたコントラストの高い画像を得ることができる。
【００２４】
しかしながら、サンプリングタイミング（ｄ）のように、信号の頂点以外でサンプリングした場合には、サンプリング後のデータは（ｅ）のようにダイナミックレンジが狭く、コントラストが低く、そのためノイズが大きく、階調性の乏しい画像となってしまうという問題がある。特に、サンプリングタイミング（ｆ）のように、前後の２つの画素の間で、サンプリングを行った場合には、ジッタの影響によりピクセルデータが一定でない画像となり、画像品位をさらに悪くしてしまうという問題がある。
【００２５】
そこで、本実施形態では、信号レベルの最大値を検出する最大値検出回路６を設けて、信号の最適ポイントとして最大値を検出し、サンプリングタイミングが（ｄ）や（ｆ）であったとしても、自動的に最適なサンプリングタイミング（ａ）を得るようにしている。
【００２６】
ＣＰＵ７によるこのクロック位相の制御動作の手順を図３のフローチャートと共に説明する。
まずステップＳ３０１で、ＣＰＵ７は最大値検出回路６を制御して、Ａ／Ｄ変換器２からの出力データのうち、ビデオ信号中の指定された画像領域（例えば、１ライン又は１フレーム）内の映像データのレベルを１サンプル毎に１順次比較し、最大値Ｄｍａｘを検出する。次にステップＳ３０２で、ＣＰＵ７はクロック位相が前回のクロック位相から変化量ΔＴだけ変更するようにクロック発生回路５を制御することにより、サンプリングタイミングを変え、再び同様に所定ラインのサンプル値の最大値Ｄｍａｘ（１）を検出する。このときの位相の変化方向は進み方向あるいは遅れ方向のどちらでもよい。
【００２７】
次に、ステップＳ３０３で、ＤｍａｘとＤｍａｘ（１）とを比較し、Ｄｍａｘ（１）がＤｍａｘより大きい場合には、ステップＳ３０４に進み、ＤｍａｘをＤｍａｘ（１）とし、さらにこのときのクロック位相を内部のメモリに記憶する。一方、Ｄｍａｘ（１）がＤｍａｘ以下である場合には、そのままステップＳ３０５に進む。
【００２８】
ステップＳ３０５では、ステップＳ３０２からＳ３０４の比較処理を所定回数終了したか否かを判別し、所定回数に達していない場合には、ステップＳ３０２に戻って同様の処理（ステップＳ３０２→Ｓ３０３→Ｓ３０４）を繰り返す。また、所定回数終了した場合には、ステップＳ３０６に進み、内部のメモリに記憶したＤｍａｘに対応したクロック位相の値を読み出し、クロック発生回路５を制御してこのＤｍａｘに対応したクロック位相に設定する。
【００２９】
図３に示した処理によれば、１画素期間内でサンプリングポイントを変化量ΔＴずつ順次に移動させ、映像データのレベルのサンプル値が最大となる最大値Ｄｍａｘ（ｎ）を検出し、そのときのサンプリングポイントＰＨ（ｎ）を最適位相値とする。このときの変化量ΔＴは１画素（隣接画素間）期間に関連する値であり、本実施形態では、１画素期間をｎ等分した値である。
このような処理を行うことにより、自動的に最適なサンプリングポイントを得ることができる。
【００３０】
本実施形態では、信号の最大値として正極性信号の場合について説明したが、負極性信号でも同様であり、信号の振幅が大きいことを意味する。本実施形態で示したＣＣＤ信号の場合には、実際に入力端子１から入力されるビデオ信号は負極性の信号であるが、ここでは反転した信号として説明した。
また、本実施形態による最適なサンプリングポイントである最適位相値にするクロック位相の調整は、所定のタイミングにて行う。
即ち、電源投入後に行ってもよいし、あるいは入力される映像ソースに応じたモード切り換え毎に行ってもよいし、一定時間毎や温度変化毎に行ってもよい。
【００３１】
（第２の実施形態）
第２の実施形態では、第１の実施形態とは異なるタイプの信号に対して、より有効なサンプリング位相を検出する方法について説明する。
第１の実施形態では、リセット電位を持つような山型の形状をしたビデオ信号を処理する場合に、簡単な方法により最適なサンプリングポイントを得ることが可能であった。
【００３２】
一方、グラフィックボード等のＤ／Ａ変換器等を介してビデオ信号を得る場合には、図４（ａ）のように階段状の画像信号となるため、最大値となる画素が２画素以上連続すると、サンプリングポイントをずらしても、常に最大値が得られるため、最適な位相を検出することができないという問題がある。
図４において、例えば、画素Ｄ３のサンプリングタイミングを（ｂ）に示すタイミングから（ｄ）に示すタイミングに変えても、サンプリングされた値は（ｃ）から（ｅ）となって同じ最大値となるため、最適な位相を検出することができない。
【００３３】
第１の実施形態においても、例えば解像度テスト用パターンのような、水平方向に１画素毎に白黒が連続するような画像を用いれば、容易に最適な位相に調整することが可能である。
【００３４】
しかし、本実施形態においては、このような階段状のビデオ信号に対して解像度テスト用パターン等を用いることなく、最適なサンプリングタイミングを得るための方法を提示する。
図５において、（ａ）のような階段状の信号から（ｂ）、（ｄ）に示すタイミングで最大値を検出すると、（ｃ）、（ｅ）に示すように連続して最大値が現れる場合に最適な位相を検出することができないため、本実施形態では、（ｃ’）、（ｅ’）に示すように、隣接画素（サンプル）との差（エッジ量）を検出することにより、最大値が連続する中間の画素以外の部分でサンプリングを行うようにクロックの位相を制御可能としたものである。
本実施形態でのクロック位相の制御動作は、上述した第１の実施形態とほぼ同様であるが、最大値検出回路６にて隣接画素（サンプル）間の差を求め、これらの差の値を比較して最大値を求める点が異なる。
【００３５】
ここで、正極性の差信号のみを用いれば、映像信号の立ち上りエッジを検出することが可能であるし、負極性の差信号を用いれば、映像信号の立ち下がりエッジを検出することができる。
従って、差信号の絶対値を比較すると、立ち上りと立ち下がりとの両側のエッジを検出して、最適なサンプリング位相を得ることができる。
【００３６】
（第３の実施形態）
第３の実施形態では、着目画素と両側の画素とのエッジ量を検出、又は着目画素と両側画素値との比較を行い、着目画素が隣接画素値より大きい場合のみ、着目画素を検出画素とする。検出画素と判断した場合のみ最大値として記憶し、次に得られる検出画素の最大値と比較するようにする。
このように、着目画素と少なくとも１つの隣接画素とを比較し、その比較結果、着目画素が検出を行うのに適当な画素か否かを判断し、処理を行う。
【００３７】
このような方法により、連続する値が２画素以上続く映像信号を、検出対象画素から除くことができるため、階段上の映像信号であっても精度良く最適なサンプリング位相に制御することができる。
【００３８】
（第４の実施形態）
上述した第１の実施形態では、入力ビデオ信号中の指定されたラインの最大値を用いて最適な位相を設定している。そのため、１フレーム毎に映像が異なる動画像を用いる場合には最適な位相の設定が困難であることが考えられる。
また、最大値を検出するラインがフレーム内で指定されているため、次のサンプリング位相にてサンプリングを行った際の最大値を求めるためには、１フレーム期間待たなくてはならない。そのため、１画素期間内の全てのサンプリング位相について最大値の検出動作を試みるには、多くの時間を要してしまう。
そこで、第４の実施形態では、サンプリング位相の調整用の画像領域を特定せず、迅速に最適なサンプリング位相に調整可能とした方法について説明する。
【００３９】
図６は本実施形態における図１に示すＣＰＵ７によるクロック位相の制御動作を説明するためのフローチャートである。
【００４０】
まず、電源スイッチがＯＮ、あるいは、映像ソースが切り変わった場合のように、新たに入力映像信号が入力された場合、ステップＳ６０１で信号処理回路８を制御して、ブルーバックの表示やスクリーンセーバーの表示などの予め決められた映像の表示を行う。
【００４１】
ここでは、次のように、予め決められた表示を行うことで、入力映像信号の調整が確定するまでは、入力映像を表示しない。そのため、調整時の不安定な画像を表示しないという効果がある。
例えば、ＲＧＢ各色８ｂｉｔ表示の場合、（Ｒ，Ｇ，Ｂ）＝（０，０，２５５）のデータを出力することにより、ブルーバック表示を行う。
または、信号処理回路８内のメモリ領域に格納された画像を表示する。
【００４２】
次に、ステップＳ６０２で水平同期信号ＨＤあるいは垂直同期信号ＶＤを確認することにより、入力信号が入力されているか否かを確認する。
入力される映像信号が存在する場合には、ステップＳ６０３に進み、以下の位相調整のフローを行う。また、入力される映像信号が存在しない場合には、ステップＳ６０１に戻り、入力される映像信号の確認動作を繰り返す。
【００４３】
ステップＳ６０２で、入力される映像信号が存在する場合に進む、ステップＳ６０３では、まず、画像モードの判別を行う。ここでは、水平同期信号ＨＤと垂直同期信号ＶＤとのタイミング関係により画像モードを判別することが可能である。
ここで、入力映像信号の画像サイズや画素周波数、水平周波数、垂直周波数や、入力映像信号が、インタレース信号かプログレッシブ信号の何れか、等を判定する。
次に、ステップＳ６０３での画像モードの判別結果に基づき、ステップＳ６０４で、以前に表示したことがある画像モードであるか否かを判別し、以前に表示したことがある画像モードであれば、ステップＳ６０５に進み、クロックの初期位相を以前に記憶したその画像モードに対する所定の位相に設定する。一方、以前に表示したことがない画像モードであれば、ステップＳ６０６に進み、クロックの初期位相にデフォルト値を設定する。
【００４４】
次に、ステップＳ６０７では、設定した位相で、１フレーム内の所定ライン（ここでは、２ラインとする）のサンプル値の最大値を検出し、現時点での最大値であるＤｍａｘとして記憶する。
ここで、サンプル値の最大値の検出方法としては、上述した第１〜第３の実施形態に示す方法を用いることができるが、本実施形態では上述した第２の実施形態に示したように、予め決められた画像領域内の隣接画素との差分（微分）値の最大値を求める方法を用いる。
【００４５】
次に、ステップＳ６０８で、位相を所定の方向（進みまたは遅れ方向）に予め決められた変化量ΔＴだけ変化させて、次の２ラインの最大値を求め、比較対象とする変数Ｄｍａｘ（ｎ）として記憶する。なお、このときの変化量ΔＴは上述した実施形態と同様、１画素期間をｎ等分した値である。
【００４６】
そして、ステップＳ６０９で、Ｄｍａｘと今回求めた最大値Ｄｍａｘ（ｎ）とを比較し、今回求めた最大値Ｄｍａｘ（ｎ）がＤｍａｘより大きければ、ステップＳ６１０に進み、Ｄｍａｘを今回の最大値Ｄｍａｘ（ｎ）とし、今回の位相を記憶する。
また、今回求めた最大値Ｄｍａｘ（ｎ）がＤｍａｘ以下であれば、今回の位相を記憶しないで、前回の位相値を保持したまま、Ｓ６１１に進む。
【００４７】
次に、ステップＳ６１１で、所定回数（１画素期間内）の各クロック位相について最大値の判別を行ったか否かを確認し、終了していない場合には、ステップＳ６１２に進み、前回のクロック位相に変化量ΔＴを加算し、次の２ラインの最大値を検出し、Ｄｍａｘ（ｎ）として記憶する。そして、ステップＳ６０９で上述したようにＤｍａｘとの比較を行う。
また、所定回数終了している場合には、ステップＳ６１３で、クロック発生回路５を制御して、記憶されているＤｍａｘに対応したクロック位相に設定して入力ビデオ信号に応じた画像の表示を行う。
【００４８】
以上の処理を行うことにより、最適な表示を行うことが可能となる。
ここで、１画素内を６４ｓｔｅｐでサンプリング位相を調整する場合について考える。この場合、変化量ΔＴは１画素期間の１／６４となる。
本実施形態のように、１ｓｔｅｐあたり２ライン内の最大値を求めるとすると、全てのクロック位相について最大値の検出を行うためには、合計で、
６４ステップ×２ライン＝１２８ライン
が必要になる。例えば、ＶＥＳＡ（Video Electronics Standards Association）規格のＸＧＡ（extended graphics array）６０Ｈｚの映像信号を処理する場合には、水平周波数は４８．３６３ＫＨｚ（２０．７μｓ）であるから、１２８ライン分の２．６ｍｓのわずかな時間で最適な位相を求めることが可能となる。
【００４９】
この様に本実施形態では、最適なクロック位相を検出するために入力映像信号中の特定のラインを使う必要がないため、非常に速く最適なサンプリングによる高画質表示を得ることが可能となる。
【００５０】
（第５の実施形態）
第４の実施形態では、１画素期間内の全てのクロック位相について、そのサンプル値の最大値を求めて最適なクロック位相を検出したが、第５の実施形態ではサンプルの最大値を求める回数を少なくし、より迅速に最適なクロック位相を設定可能とした構成について説明する。
【００５１】
図７は本実施形態におけるＣＰＵ７の制御動作を示すフローチャートである。
まず、ステップＳ７０１で、クロックの位相を所定の初期位相値（デフォルト値）に設定し、所定ライン（ここでは、２ラインとする）のサンプル値の最大値を求め、Ｄｍａｘとして記憶する。
次に、ステップＳ７０２で、予めＣＰＵ７内に記憶されている所定値ＲｍａｘとＤｍａｘとを比較し、Ｄｍａｘの方が大きい場合には、ステップＳ７０３に進み、フラグＤｉｒを１とし、クロック位相を変化させる方向をプラス方向（位相進み方向）に設定する。一方、ＤｍａｘがＲｍａｘ以下の場合には、ステップＳ７０４に進み、フラグＤｉｒを０とし、クロックの位相を変化させる方向をマイナス方向（位相遅れ方向）に設定する。
【００５２】
そして、ステップＳ７０５で、フラグＤｉｒに基づいてクロック位相を変化させる方向を判別し、フラグＤｉｒが１のときには、ステップＳ７０６に進み、前回の位相に対して変化量ΔＴを加算する。また、フラグＤｉｒが０のときには、ステップＳ７０７に進み、前回の位相に対して変化量ΔＴを減算する。そして、ステップＳ７０８で、変化させたクロック位相にて映像信号をサンプリングし、次の２ラインの映像データの最大値を検出してＤｍａｘ（Ｔ）として記憶する。
【００５３】
次に、ステップＳ７０９で、Ｄｍａｘ（Ｔ）とＤｍａｘとの値を比較し、今回検出したＤｍａｘ（Ｔ）がＤｍａｘより大きい場合には、ステップＳ７１０に進み、ＤｍａｘをＤｍａｘ（Ｔ）として記憶すると共にそのときのクロック位相を記憶し、ステップＳ７０５に戻って同様の処理を繰り返す。また、今回検出したＤｍａｘ（Ｔ）がＤｍａｘ以下の場合には、ステップＳ７１１に進み、このときのＤｍａｘに対応したクロック位相を読み出してクロック発生回路５を制御し、出力クロックの位相をこのときのクロック位相に設定する。そして、設定されたクロックにて映像信号をサンプリングして画像を表示する。
【００５４】
このように、本実施形態では、映像信号の入力時に求めた所定ラインの最大値と基準値とを比較してクロック位相を変化させる方向を設定し、これ以降はこのときに設定した方向に対してクロック位相を変化させながら映像信号のサンプル値の最大値が得られるクロック位相をサーチしている。そして、ステップＳ７０９において、クロック位相を変化させて得られたサンプル値の最大値が今までの最大値以下となった時点でフローを抜け、このときのＤｍａｘに対応するクロック位相を最適クロック位相としている。
【００５５】
従って、１画素間の全てのクロック位相について最大値の検出を行う必要がない場合が多く、第４の実施形態より、さらに迅速に最適位相を検出可能となる。
また、本実施形態によれば、より迅速に最適クロックを検出できるため、調整による画像劣化が少なく、画像の表示を行いながら、ステップＳ７０１〜Ｓ７１１の調整フローを行うことも可能である。
【００５６】
（第６の実施形態）
次に、第６の実施形態について説明する。
図８は本実施形態におけるＣＰＵ７による制御動作を示すフローチャートである。
映像データが入力されると、まず、ステップＳ８０１でクロック発生回路５を制御してクロック位相Ｔを所定値Ｔ０に設定する。
【００５７】
次に、ステップＳ８０２で、Ｔに変化量ΔＴを加えた値Ｔ１をクロック位相に設定して入力映像データをサンプリングし、最大値Ｄｍａｘ（Ｔ１）を検出する。次に、ステップＳ８０３で、Ｔから変化量ΔＴを減算した値Ｔ２をクロック位相に設定して入力映像データをサンプリングし、最大値Ｄｍａｘ（Ｔ２）を検出する。
【００５８】
そして、ステップＳ８０４で、Ｄｍａｘ（Ｔ１）とＤｍａｘ（Ｔ２）とを比較し、Ｄｍａｘ（Ｔ１）の方が大きい場合には、ステップＳ８０５に進み、最適な位相ＴｍａｘをＴ１とし、最大値ＤｍａｘをＤｍａｘ（Ｔ１）とし、ＴをＴ１として入力映像信号をサンプリングする。一方、Ｄｍａｘ（Ｔ２）がＤｍａｘ（Ｔ１）以下の場合には、ステップＳ８０６に進み、最適な位相ＴｍａｘをＴ２とし、最大値ＤｍａｘをＤｍａｘ（Ｔ２）とし、ＴをＴ２として入力映像信号をサンプリングする。なお、ステップＳ８０２、Ｓ８０３にて最大値を求めるラインは入力映像データ中のいずれのラインでもよく、また、上述した第４、第５の実施形態のように、２ライン毎に繰り返す必要もない。
【００５９】
以下、ステップＳ８０２に戻り同様の処理を繰り返す。
このように、本実施形態によれば、現在のクロックの位相を前後に変化させながら最適クロック位相をサーチするため、より迅速に最適クロック位相を設定することができる。
【００６０】
（第７の実施形態）
図９において、１４は表示装置内の温度を検出するための温度検出回路である。他の部分は図１と同じ構成である。
周囲温度の変化により、水平同期信号ＨＤの遅延量の温度特性や、クロック発生回路５やＡ／Ｄ変換器２の温度特性のために、最適なサンプリングポイントが温度により異なる。
【００６１】
このため、本実施形態においては、装置内に設けた温度検出回路１４により温度を検出し、温度ＴＭＰが変化した場合には、再度、これまでの各実施形態で述べたようにして映像信号のサンプリング位相の調整を行う。
【００６２】
（第８の実施形態）
図１０は上記各実施形態で述べた映像信号処理装置を用いた投射型液晶表示装置（液晶プロジェクタ）の構成を示すブロック図である。
図１０において、１３１０はパネルドライバであり、ＲＧＢ映像信号を極性反転し、かつ所定の電圧増幅をした液晶駆動信号を形成すると共に、対向電極の駆動信号、各種のタイミング信号等を形成している。さらに、信号のＤＣレベルの調整も行っている。
【００６３】
１３１２はインターフェースであり、各種映像信号及び制御伝送信号を標準映像信号にデコードしている。１３１１はデコーダであり、インターフェース１３１２からの標準映像信号をＲＧＢ原色映像信号及び同期信号に、即ち液晶パネル１３０２に対応した画像信号にデコード・変換している。１３１４はバラストである点灯回路であり、楕円リフレクタ１３０７内のアークランプ１３０８を駆動点灯する。１３ユ５は電源回路であり、各回路ブロックに対して電源を供給している。また、１３１３は図示しない操作部を有するコントローラで、上記各回路ブロックを総合的にコントロールするものであり、特に極性反転の指示や調整時にどのフィールド毎に切り換えるか、何色で設定するか等の制御をパネルドライバ１３１０に指示する。
【００６４】
このように本実施形態による投射型液晶表示装置は、メタルハライドランプ等のアークランプ１３０８から液晶パネル１３０２に白色光を照射し、反射型の液晶パネル１３０２の映像信号を反射光として図示しないレンズを介して、スクリーンに投射することにより、プロジェクタとして大画面の拡大映像を見ることができる。
【００６５】
本実施形態では、単板式の液晶パネルを使用した場合について説明したが、アークランプ１３０８からの白色光をダイクロイックミラー等を用いて色分離を行い、各々のパネルに照射することにより、三板式のプロジェクタとして使用してもよい。
また、透過型のパネルを用いた場合は、液晶パネルの透過光をレンズを介してスクリーンに投射すればよい。
【００６６】
ここで、第１〜第７の実施形態で述べた映像信号処理装置を、インターフェース１３１２に使用することにより、最適な位相で映像信号をサンプリングすることができる。
【００６７】
（第９の実施形態）
図１１は本発明の第９の実施形態による表示装置を示すもので、コンピュータＰＣやＤＶＤ、ビデオなどの複数の映像信号ソースを切り換えて表示するシステムに用いた場合であり、会議システムや教育システム等として用いられるものである。
【００６８】
図１１において、２１〜２３はコンピュータＰＣ１〜ＰＣ３であり、映像信号切り換えスイッチ２６を介して表示装置２７に映像を表示する。２４はＤＶＤ、２５はインターネット端末であり、上記ＰＣ１〜ＰＣ３と同様に、出力である映像信号を上記スイッチ２６を介して表示装置２７に表示する。
【００６９】
特に、本実施形態のように大画面の表示装置２７に複数のＰＣを接続して切り換えて使用する会議用や教育用のシステムの場合には、各ＰＣ毎に水平同期信号と映像信号との位相が異なる。このため、映像信号を切り換える装置を用いて、長い配線で接続された各ＰＣを切り換えて表示するため、配線や切り換え装置の影響により、水平同期信号がなまるため、最適なサンプリング位相を得ることがさらに困難となっていた。
【００７０】
このため、配線等の影響により水平同期信号が積分された波形で入力されると、基準となる信号のタイミングを正確に把握できないため、図２（ｆ）で説明したように、前ピクセルと次ピクセルとの境界付近でサンプリングしてしまい、ジッタあ影響により、ピクセルデータが一定でなくチラツキが発生していた。
【００７１】
そこで、本実施形態では、第１〜第７の実施形態で述べた図１、図９の映像信号処理装置を、表示装置２７の映像信号入カインターフェース部に使用することにより、最適な位相で映像信号をサンプリングすることができ、高品位の映像を表示することができる。
【００７２】
なお、第１〜第７の実施形態においては、図１２の回路により出力されるクロックの位相を遅延させることにより、サンプリング位相を制御するものとして説明したが、水平同期信号ＨＤとの位相を調整可能なＰＬＬ回路を用いる、あるいは、クロック発生回路５に入力する水平同期信号ＨＤを遅延素子等により遅延させることでクロックの位相を変更することも可能である。
さらに、クロック発生回路５の出力であるクロックを遅延させてもよいし、Ａ／Ｄ変換器２でサンプリングを行うビデオ信号を遅延させてもよく、要するにビデオ信号のサンプリングポイントを制御することが可能な手段であればよい。
【００７３】
また、ビデオ信号をサンプリングする手段としてＡ／Ｄ変換器２を用いた場合を説明したが、アナログ的にサンプリングを行うサンプルホールド回路等を用いてもよく、ビデオ信号をサンプルする手段であればよい。
また、最適なサンプリングポイントよりも、温度マージン、ノイズ、電源変動などが原因で遅延量が変化することにより、サンプリング位相が変動することを考慮して、最適サンプリングポイントよりもマージンを持って、最大値付近で位相を変化量ΔＴずらして設定してもよい。
【００７４】
次に本発明の他の実施形態としての記憶媒体について説明する。
本発明はハードウェアで構成することもできるが、ＣＰＵとメモリとで構成されるコンピュータシステムで構成することもできる。コンピュータシステムで構成する場合、上記メモリは本発明による記憶媒体を構成する。即ち、上述した各実施形態で説明した動作を実行するためのソフトウェアのプログラムコードを記憶した記憶媒体をシステムや装置で用い、そのシステムや装置のＣＰＵが上記記憶媒体に格納されたプログラムコードを読み出し、実行することにより、本発明の目的を達成することができる。
【００７５】
また、この記憶媒体としては、ＲＯＭ、ＲＡＭ等の半導体メモリ、光ディスク、光磁気ディスク、磁気媒体等を用いてよく、これらをＣＤ−ＲＯＭ、フロッピィディスク、磁気テープ、磁気カード、不揮発性メモリカード等に構成して用いてよい。
【００７６】
従って、この記憶媒体を図１、図９、図１０、図１１に示したシステムや装置以外の他のシステムや装置で用い、そのシステムあるいはコンピュータがこの記憶媒体に格納されたプログラムコードを読み出し、実行することによっても、上記各実施形態と同等の機能を実現できると共に、同等の効果を得ることができ、本発明の目的を達成することができる。
【００７７】
また、コンピュータ上で稼働しているＯＳ等が処理の一部又は全部を行う場合、あるいは記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された拡張機能ボードやコンピュータに接続された拡張機能ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づいて、上記拡張機能ボードや拡張機能ユニットに備わるＣＰＵ等が処理の一部又は全部を行う場合にも、上記各実施の形態と同等の機能を実現できると共に、同等の効果を得ることができ、本発明の目的を達成することができる。
【００７８】
【発明の効果】
以上説明したように、本発明によれば、クロック発生手段により入力映像信号に同期した位相を持つクロックを発生し、このクロックに応じて、前記入力映像信号をサンプリングし、サンプリングされたサンプルのうち最大値を持つサンプルを検出する。そして、異なる複数の位相のクロックに応じて前記入力映像信号をサンプリングした場合に、複数の位相について検出された最大値のサンプルを比較し、その比較結果に基づいて前記クロック発生手段を制御して、クロックの位相を調整する。これにより、各種の画像モードの映像信号が入力されたとしても、サンプリングに用いるクロックと入力映像信号との位相のずれがない最適なサンプリング位相で映像信号がサンプリングでき、入力映像信号の画像品位を損なわず、高品位な映像を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施形態による映像信号処理装置を用いた液晶表示装置の一構成例を示すブロック図である。
【図２】第１の実施形態の動作を示すタイミングチャートである。
【図３】第１の実施形態の動作を示すフローチャートである。
【図４】第２の実施形態の動作を示すタイミングチャートである。
【図５】第３の実施形態の動作を示すタイミングチャートである。
【図６】第４の実施形態の動作を示すフローチャートである。
【図７】第５の実施形態の動作を示すフローチャートである。
【図８】第６の実施形態の動作を示すフローチャートである。
【図９】第７の実施形態による映像信号処理装置を用いた液晶表示装置の一構成例を示すブロック図である。
【図１０】第８の実施形態による映像信号処理装置を用いた投射型液晶表示装置の一構成例を示すブロック図である。
【図１１】第９の実施形態による映像信号処理装置を用いた表示装置の切り換え表示システムを示すブロック図である。
【図１２】図１に示すクロック発生回路５の要部の構成を示すブロック図である。
【符号の説明】
１ 映像信号入力端子
２ Ａ／Ｄ変換器
３ 水平同期信号入力端子
４ 水平同期処理回路
５ クロック発生回路
６ 最大値検出回路
７ ＣＰＵ
８ 信号処理回路
９ Ｄ／Ａ変換器
１０ ＬＣＤ
１１ 読み出しタイミング信号発生回路
１２ 画像モード判別回路
１３ 垂直同期信号入力端子
１４ 温度検出回路
Claims (4)
- 入力映像信号に位相同期したクロックを発生するクロック発生手段と、
前記クロック発生手段により発生されたクロックに応じて前記入力映像信号をサンプリングするサンプリング手段と、
前記サンプリング手段から出力される複数のサンプルのうち、両側の隣接サンプルよりも大きな値を持つサンプルを選択すると共に、前記選択したサンプルのうち最大値を持つサンプルを検出する最大値検出手段と、
前記サンプリング手段が互いに異なる複数の位相の前記クロックに応じて前記入力映像信号をサンプリングした場合に前記複数の位相についてそれぞれ前記最大値検出手段が検出した前記最大値のサンプルを比較し、この比較結果に基づいて前記クロック発生手段を制御して前記クロックの位相を調整する制御手段とを備えることを特徴とする映像信号処理装置。 - 前記制御手段は、前記入力映像信号の１画素期間をｎ等分した変化量ずつ位相が異なるクロックを発生するよう前記クロック発生手段を制御すると共に、前記変化量ずつ異なる複数の位相について前記最大値検出手段が検出した最大値のサンプルを比較することを特徴とする請求項１記載の映像信号処理装置。
- 入力映像信号に位相同期したクロックを発生するクロック発生手段と、
前記クロック発生手段により発生されたクロックに応じて前記入力映像信号をサンプリングするサンプリング手段と、
前記サンプリング手段から出力される複数のサンプルのうち、両側の隣接サンプルよりも大きな値を持つサンプルを選択すると共に、前記選択したサンプルのうち最大値を持つサンプルを検出する最大値検出手段と、
それぞれ前記クロック発生手段が異なる位相の前記クロックを発生し、前記サンプリング手段が前記異なる位相のクロックに応じて前記入力映像信号をサンプリングする複数のモードの間でモードを切り替えるモード切り替え手段と、
前記複数のモードにおいてそれぞれ前記最大値検出手段が検出した複数の前記最大値のサンプルを比較し、この比較結果に基づいて前記クロック発生手段を制御して前記クロックの位相を調整する制御手段とを備えることを特徴とする映像信号処理装置。 - 前記最大値検出手段は、前記入力映像信号の指定された領域内における前記サンプリング手段から出力される複数のサンプルのうち、両側の隣接サンプルよりも大きな値を持つサンプルを選択することを特徴とする請求項１〜３の何れか１項に記載の映像信号処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000083856A JP4612758B2 (ja) | 1999-03-26 | 2000-03-24 | 映像信号処理装置 |
| US09/534,335 US6724381B2 (en) | 1999-03-26 | 2000-03-24 | Signal processing apparatus for generating clocks phase-synchronized with input signal |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-84381 | 1999-03-26 | ||
| JP8438199 | 1999-03-26 | ||
| JP2000083856A JP4612758B2 (ja) | 1999-03-26 | 2000-03-24 | 映像信号処理装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000347615A JP2000347615A (ja) | 2000-12-15 |
| JP2000347615A5 JP2000347615A5 (ja) | 2007-05-17 |
| JP4612758B2 true JP4612758B2 (ja) | 2011-01-12 |
Family
ID=26425429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000083856A Expired - Fee Related JP4612758B2 (ja) | 1999-03-26 | 2000-03-24 | 映像信号処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6724381B2 (ja) |
| JP (1) | JP4612758B2 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4603115B2 (ja) * | 1999-11-01 | 2010-12-22 | Ｎｅｃディスプレイソリューションズ株式会社 | 画像表示装置 |
| JP3904394B2 (ja) * | 2001-01-24 | 2007-04-11 | セイコーエプソン株式会社 | 画像処理回路、画像処理方法、電気光学装置、および電子機器 |
| KR100393068B1 (ko) * | 2001-07-13 | 2003-07-31 | 삼성전자주식회사 | 액정 디스플레이 시스템의 샘플링 클록신호의 위상 제어장치 및 방법 |
| US7034815B2 (en) * | 2001-09-20 | 2006-04-25 | Genesis Microchip Inc. | Method and apparatus for synchronizing an analog video signal to an LCD monitor |
| US7019764B2 (en) * | 2001-09-20 | 2006-03-28 | Genesis Microchip Corporation | Method and apparatus for auto-generation of horizontal synchronization of an analog signal to digital display |
| US7091996B2 (en) * | 2001-09-20 | 2006-08-15 | Genesis Microchip Corporation | Method and apparatus for automatic clock synchronization of an analog signal to a digital display |
| US7009628B2 (en) * | 2001-09-20 | 2006-03-07 | Genesis Microchip Inc. | Method and apparatus for auto-generation of horizontal synchronization of an analog signal to a digital display |
| US6922188B2 (en) * | 2001-09-20 | 2005-07-26 | Genesis Microchip Inc. | Method and apparatus for auto-generation of horizontal synchronization of an analog signal to a digital display |
| KR100637986B1 (ko) * | 2001-12-26 | 2006-10-23 | 마츠시타 덴끼 산교 가부시키가이샤 | 광디스크 장치 |
| US6856358B1 (en) * | 2002-01-16 | 2005-02-15 | Etron Technology, Inc. | Phase-increase induced backporch decrease (PIBD) phase recovery method for video signal processing |
| US7002565B2 (en) * | 2002-08-28 | 2006-02-21 | Hewlett-Packard Development Company, L.P. | Signaling display device to automatically characterize video signal |
| JP4337400B2 (ja) * | 2003-05-26 | 2009-09-30 | コニカミノルタビジネステクノロジーズ株式会社 | 画像形成装置の管理システム |
| US7061281B2 (en) * | 2004-06-15 | 2006-06-13 | Mediatek Inc. | Methods and devices for obtaining sampling clocks |
| DE102005055543A1 (de) * | 2005-11-18 | 2007-05-31 | Micronas Gmbh | Verfahren zum Einstellen von Abtast-Zeitpunkten eines Abtasttakts in einem Bildsignal-Abtastsystem bzw. Schaltung zum Durchführen eines solchen Verfahrens |
| JP2007158719A (ja) * | 2005-12-05 | 2007-06-21 | Fuji Xerox Co Ltd | 画像読み取り装置およびサンプリングタイミング決定方法 |
| KR101231630B1 (ko) * | 2005-12-28 | 2013-02-08 | 엘지디스플레이 주식회사 | 디스플레이장치 및 그 구동방법 |
| US8223106B2 (en) * | 2005-12-28 | 2012-07-17 | Lg Display Co., Ltd. | Display device and driving method thereof |
| US8310595B2 (en) * | 2008-04-21 | 2012-11-13 | Cisco Technology, Inc. | Phase determination for resampling video |
| JP5459982B2 (ja) | 2008-06-02 | 2014-04-02 | キヤノン株式会社 | 表示装置、プログラム、信号処理方法 |
| JP2011164356A (ja) | 2010-02-09 | 2011-08-25 | Canon Inc | 表示装置および表示方法 |
| WO2018116587A1 (ja) * | 2016-12-21 | 2018-06-28 | オリンパス株式会社 | 撮像装置及び内視鏡システム |
| KR102355437B1 (ko) * | 2017-05-11 | 2022-01-26 | 에스케이하이닉스 주식회사 | 클럭 생성 회로를 포함하는 반도체 장치 및 반도체 시스템 |
| US10777120B2 (en) * | 2017-08-08 | 2020-09-15 | Novatek Microelectronics Corp. | Driving apparatus for a display panel and operation method thereof |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000122624A (ja) * | 1998-10-20 | 2000-04-28 | Hitachi Ltd | 自動クロック位相調整装置及び自動クロック位相調整方法及びそれを用いた表示装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05249942A (ja) * | 1992-03-06 | 1993-09-28 | Sharp Corp | コンピュータ出力映像の画像サンプリング装置 |
| JPH08204563A (ja) | 1995-01-30 | 1996-08-09 | Canon Inc | 演算処理装置 |
| JP3673303B2 (ja) * | 1995-07-27 | 2005-07-20 | 株式会社日立製作所 | 映像信号処理装置 |
| JP3823420B2 (ja) * | 1996-02-22 | 2006-09-20 | セイコーエプソン株式会社 | ドットクロック信号を調整するための方法及び装置 |
| JP3487119B2 (ja) * | 1996-05-07 | 2004-01-13 | 松下電器産業株式会社 | ドットクロック再生装置 |
| JP2950261B2 (ja) * | 1996-11-28 | 1999-09-20 | 日本電気株式会社 | 液晶表示装置 |
| JP3628133B2 (ja) * | 1996-12-26 | 2005-03-09 | 株式会社東芝 | 映像表示装置 |
| JP3915163B2 (ja) * | 1997-03-18 | 2007-05-16 | ソニー株式会社 | ディジタル信号再生回路 |
| JP3586116B2 (ja) * | 1998-09-11 | 2004-11-10 | エヌイーシー三菱電機ビジュアルシステムズ株式会社 | 画質自動調整装置及び表示装置 |
| US6268848B1 (en) * | 1998-10-23 | 2001-07-31 | Genesis Microchip Corp. | Method and apparatus implemented in an automatic sampling phase control system for digital monitors |
-
2000
- 2000-03-24 US US09/534,335 patent/US6724381B2/en not_active Expired - Lifetime
- 2000-03-24 JP JP2000083856A patent/JP4612758B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000122624A (ja) * | 1998-10-20 | 2000-04-28 | Hitachi Ltd | 自動クロック位相調整装置及び自動クロック位相調整方法及びそれを用いた表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030156107A1 (en) | 2003-08-21 |
| JP2000347615A (ja) | 2000-12-15 |
| US6724381B2 (en) | 2004-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4612758B2 (ja) | 映像信号処理装置 | |
| JP4182124B2 (ja) | 画像表示装置、ドットクロック位相調整回路及びクロック位相調整方法 | |
| JP2006349910A (ja) | 画像表示装置及び方法 | |
| WO1998020476A1 (fr) | Dispositif de reproduction d'images, projecteur, systeme de reproduction d'images et support d'enregistrement d'information | |
| CN112562597B (zh) | 具有动态背光调整机制的显示器控制装置及方法 | |
| JPH10161598A (ja) | 液晶表示装置 | |
| JP2000122624A (ja) | 自動クロック位相調整装置及び自動クロック位相調整方法及びそれを用いた表示装置 | |
| JP4572144B2 (ja) | 表示パネル駆動装置および表示パネル駆動方法 | |
| JPH11177847A (ja) | 画像調整方法および自動画像調整装置 | |
| JPH07219485A (ja) | 液晶表示装置 | |
| KR100339459B1 (ko) | 액정표시장치 | |
| JP3210157B2 (ja) | 液晶表示装置 | |
| JP2004144842A (ja) | マトリクス型ディスプレイ装置およびマトリクス型ディスプレイ装置におけるサンプリングクロック自動調整方法 | |
| JP2008046551A (ja) | 表示装置及び方法、並びにプログラム及び記憶媒体 | |
| JPH11175033A (ja) | 液晶表示装置 | |
| JP2874672B2 (ja) | 表示装置における自動位相調整システム | |
| JP3518317B2 (ja) | 画像表示装置におけるドットクロック自動再生装置 | |
| JPH07219486A (ja) | 液晶表示装置 | |
| JP4114630B2 (ja) | 映像信号処理装置 | |
| KR0139151B1 (ko) | 액정프로젝터의 신호처리 및 그 방법 | |
| JP2001188503A (ja) | 画像表示装置、水平有効画素数検出装置および画像表示方法 | |
| JP2002023725A (ja) | 映像信号処理装置及び映像出力機器 | |
| JP2001013944A (ja) | サンプリングクロック発生装置、及びサンプリングクロックの発生制御プログラムが格納された記憶媒体 | |
| JP4729124B2 (ja) | 表示パネル駆動装置および表示パネル駆動方法 | |
| JPH11261411A (ja) | サンプリングクロック制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070326 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070326 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100909 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101005 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101016 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |