JP4337400B2 - 画像形成装置の管理システム - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、画像形成装置と、通信ネットワークを介して画像形成装置を管理する管理装置から構成される画像形成装置の管理システムに関する。
【０００２】
【従来の技術】
一般に、複写機等の画像形成装置における画像処理（フィルタ演算、色変換等）では、ＲＡＭの容量及び回路規模が大きく、高速処理が必要とされているため、ＣＰＵによるソフト処理、ＦＰＧＡ（Field Programmable Gate Array）、ＣＰＬＤ（Complex Programmable Logic Device）を用いずに、ＡＳＩＣ（Application Specific Integrated Circuit）等のデジタル回路が適用されている。画像処理用のＡＳＩＣは、回路規模が大規模であるため、数千万円の開発費用と、数ヶ月の試作期間が必要とされている。また、このようなＡＳＩＣの設計時には、各種演算に必要なパラメータを任意の値に設定できるようにするなど、汎用的な設計が求められている（例えば、特許文献１参照。）。
【０００３】
【特許文献１】
特開平１０−１６２１３８号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、画像処理用のＡＳＩＣの開発後に、そのＡＳＩＣを複写機に搭載して画質評価を行う場合、機械的又はプロセス的な問題により、画像処理の演算アルゴリズムの変更等、仕様変更が必要な場合、ほんの些細な変更であっても、数ヶ月にも及ぶ試作期間、莫大な再開発費及び人件費が必要になってしまうという問題があった。また、複写機の出荷後には、機械特性、プロセス特性の経年変化、部品の経年変化、故障等により、正常動作していないにも関わらず、使用されている場合がある。このような事態を避けるためには、複写機の動作試験を、定期的又は必要に応じて行う必要があるが、会社、学校に設置された各複写機を個別に、人手により試験する仕組みになっていたため、複写機の動作試験においても、多大な手間と費用が必要になってしまうという問題があった。
【０００５】
本発明の課題は、遠隔から通信ネットワークを介して、画像形成装置における画像処理回路の動作試験、機能変更を可能にすることである。
【０００６】
【課題を解決するための手段】
上記課題を解決するため、請求項１に記載の発明は、画像形成装置と、通信ネットワークを介して前記画像形成装置を管理する管理装置から構成される画像形成装置の管理システムであって、前記管理装置は、前記画像形成装置に対し、動作試験を指示する信号と、画像処理の演算手順を示す設定値のデータと、当該画像処理を行うための演算パラメータのデータと、を送信する通信部を備え、前記画像形成装置は、前記管理装置からの動作試験指示に応じて、試験用の画像に対し、所定の画像処理を施す画像処理回路と、前記画像処理が施された画像を印刷用紙に印刷出力する印刷出力部と、前記印刷出力部により印刷用紙上に印刷出力された画像を読み取る読取部と、前記読取部により読み取られた画像と、予め決められた期待画像を比較することにより、前記画像処理回路が正常に動作するか否かを判定する判定部と、前記判定部における判定結果を前記管理装置に送信する通信部と、を備え、前記画像処理回路は、前記所定の画像処理を行うための複数の演算モジュールと、前記複数の演算モジュールの各々の出力段に接続され、クロック信号の信号変化のタイミングで、前記複数の演算モジュールの各々からの出力データを取り込んで保持する複数の出力保持回路と、前記管理装置から送信された前記演算パラメータのデータを記憶する演算パラメータ記憶回路と、前記管理装置から送信された前記演算手順を示す設定値のデータを記憶する演算手順記憶回路と、前記複数の演算モジュールの各々の入力段に接続され、前記演算手順記憶回路に記憶された演算手順の設定値に従って、画像処理対象の画像データ、前記演算パラメータを示すデータ及び前記複数の出力保持回路の各々の出力データの中から択一的にデータを選択し、選択したデータを後段に接続された演算モジュールに出力するセレクタと、を備えることを特徴としている。
【０００８】
請求項２に記載の発明は、請求項１に記載の発明において、前記画像形成装置は、前記画像処理回路が動作可能な周波数を測定する動作周波数測定部を備え、前記動作周波数測定部は、前記画像処理装置を動作させるための、任意の周波数のクロック信号を生成するクロック生成部と、前記クロック生成部により生成されたクロック信号で前記画像処理回路が正常に動作するか否かを判定するクロック動作判定部と、を備え、前記画像形成装置の通信部は、前記クロック動作判定部による判定結果を前記管理装置に更に送信することを特徴としている。
【０００９】
請求項３に記載の発明は、請求項１又は２に記載の発明において、前記画像処理回路は、前記読取部により読み取られた画像から、当該画像の特徴点を検出する特徴点検出部と、前記特徴点検出部により検出された前記画像の特徴点から、当該画像の位置ずれ量を算出する位置ずれ演算部と、前記位置ずれ演算部により算出された位置ずれ量に基づいて、印刷出力対象の画像の位置ずれを補正する処理を行う補正処理部と、を備え、前記印刷出力部は、前記補正処理部により位置ずれが補正された画像を印刷出力することを特徴としている。
【００１０】
請求項４に記載の発明は、請求項１〜３の何れか一項に記載の発明において、前記印刷出力部は、感光体ドラム、レーザ光照射装置、ポリゴンミラーを備え、電子写真方式で印刷出力することを特徴としている。
【００１１】
請求項５に記載の発明は、請求項１〜４の何れか一項に記載の発明において、前記管理装置は、前記画像形成装置で行われた各種の動作試験に関する情報を保持する情報保持部と、前記情報保持部により保持された情報に基づいて、前記画像形成装置に課する管理費用を算出する料金演算部と、を備えることを特徴としている。
【００１２】
本発明によれば、管理装置から通信ネットワークを介して画像形成装置内の画像処理回路の動作状態を判定（診断）することが可能になり、画像処理回路の動作試験に係るコストを削減することができる。
【００１３】
また、画像処理回路は、演算手順記憶回路に設定された画像処理の演算手順を示す設定値に従って、必要なデータを選択するセレクタを備えることにより、任意の手順での画像処理が可能になり、画像処理回路開発後の仕様変更に容易に対応でき、汎用性を高めることができる。特に、管理装置から通信ネットワークを介して、画像処理回路における画像処理の演算手順、演算パラメータを設定可能にしたことにより、画像形成装置における利便性を向上させることができる。
【００１４】
更に、管理装置から通信ネットワークを介して画像処理回路が動作可能な周波数を測定可能にすることにより、画像処理回路の動作状態を判定（診断）することができ、画像形成装置における利便性を更に向上させることができる。
【００１５】
また、管理装置から通信ネットワークを介して画像データの位置ずれを補正可能にしたりすることにより、画像形成装置における利便性を更に向上させることができる。
【００１６】
【発明の実施の形態】
以下、図を参照して本発明の実施の形態を詳細に説明する。
まず、構成を説明する。
【００１７】
図１に、本発明の実施の形態における画像形成装置の管理システム１１の構成を示す。以下、簡略化のため、画像形成装置の管理システム１１を、単に、管理システム１１と称す。
【００１８】
管理システム１１は、図１に示すように、画像形成装置１００と、管理装置２００により構成され、画像形成装置１００と管理装置２００は、通信ネットワークＮを介して接続される。なお、図１では、管理装置２００と画像形成装置１００が１対１で接続されている場合を示しているが、１台の管理装置２００に接続される画像形成装置１００の台数は特に限定されない。
【００１９】
画像形成装置１００は、処理情報保持部１０１、画像メモリ１０２、画像処理回路１０３、パターン発生部１０４、印刷出力部１０５、読取部１０６、判定部１０７、動作周波数測定部１０８、通信部１０９により構成される。
【００２０】
処理情報保持部１０１は、管理装置２００から指定された画像処理手順等の、画像処理に必要な各種設定値を保存する。画像メモリ１０２は、管理装置２００から送信された期待画像データを保存する。この期待画像データは、画像処理回路１０３の動作状態を判定する基準となる画像データである。
【００２１】
画像処理回路１０３は、管理装置２００からの動作試験指示又は機能変更指示に応じて、試験用の画像（テストパターンの画像）データに対し、所定の画像処理を施す。また、画像処理回路１０３は、図示しない操作部からの指示により、所定の画像処理を施す。画像処理回路１０３における機能の具体例については、後に、図３〜図６、図１１〜図１７を参照して詳細に説明する。
【００２２】
パターン発生部１０４は、管理装置２００から通信部１０９を介して動作試験が指示されると、予め決められたテストパターンの画像データを画像処理回路１０３に出力する。印刷出力部１０５は、感光体ドラム、レーザ光照射装置、ポリゴンミラーを備え、画像処理回路１０３で処理された画像データを、電子写真方式により印刷出力する。
【００２３】
読取部１０６は、光源、ＣＣＤ（Charged-Coupled Device）、Ａ／Ｄコンバータ等により構成されるスキャナを備え、原稿台に載置された、原稿（写真プリント、書画、各種の印刷物）に光源からの光を照射し、その反射光をＣＣＤにより電気信号（アナログ信号）に変換し、Ａ／Ｄコンバータにより、このアナログ信号をデジタル信号に変換することによって、デジタル画像信号を取得する。印刷出力部１０５と読取部１０６は、自動搬送機構により接続されており、印刷出力部１０５で印刷出力された印刷用紙を自動的に読取部１０６に搬送し、スキャナの原稿台に載置することが可能である。
【００２４】
判定部１０７は、画像メモリ１０２に保存された期待画像データと、読取部１０６により読み取られた画像データを比較することにより、画像処理回路１０３の動作状態（動作の良否）を判定する。
【００２５】
動作周波数測定部１０８は、管理装置２００からの指示により、画像処理回路１０３が動作可能な周波数を測定する。動作周波数測定部１０８における機能の詳細については、後に、図７〜図１０を参照して説明する。通信部１０９は、通信ネットワークＮを介して外部機器（管理装置２００）と通信を行うための制御を行う。
【００２６】
管理装置２００は、制御部２０１、情報保持部２０２、料金算出部２０３、通信部２０４により構成される。
【００２７】
制御部２０１は、メモリ（図示略）に記憶されている制御処理プログラムに従って、管理装置２００を構成する各部の動作を集中制御する。情報保持部２０２は、画像形成装置１００で行われる各種の動作試験及び機能変更に関する情報を保存する。
【００２８】
料金算出部２０３は、情報保持部２０２に保存された情報に基づいて、画像形成装置１００に課する管理費用を算出する。通信部２０４は、通信ネットワークＮを介して外部機器（画像形成装置１００）と通信を行うための制御を行う。
【００２９】
次に、画像形成装置１００における動作を説明する。
図２のフローチャートを参照して、画像形成装置１００において実行される動作試験について説明する。
【００３０】
管理装置２００から、動作試験の開始を示す信号、画像処理手順を示すデータ及び期待画像データが受信されると（ステップＳ１）、画像処理手順を示すデータは、処理情報保持部１０１に保存され、期待画像データは、画像メモリ１０２に保存される。次いで、テストパターンの画像データに対し、処理情報保持部１０１に保存された画像処理手順に従って画像処理が施される（ステップＳ２）。
【００３１】
次いで、画像処理が施されたテストパターンの画像データが印刷用紙に印刷出力される（ステップＳ３）。テストパターンの画像が印刷された印刷用紙は、自動搬送機構によって読取部１０６まで搬送され、読取部１０６のスキャナの原稿台に載置される。そして、原稿台に載置された印刷用紙上の画像がスキャナにより読み取られる（ステップＳ４）。
【００３２】
次いで、スキャナにより読み取られた画像のデータと、画像メモリ１０２に保存された期待画像データが比較され、画像処理回路１０３の動作状態（良否）が判定される（ステップＳ５）。例えば、ステップＳ５において、スキャナにより読み取られた画像データの位置ずれが所定以上であれば、画像処理回路１０３に不具合があると判定される。次いで、ステップＳ５における判定結果と、動作試験の終了を示す信号が、通信部１０９により管理装置２００に送信され（ステップＳ６）、本動作試験は終了する。
【００３３】
管理装置２００では、画像形成装置１００から終了信号が受信されると、情報保持部２０２に、画像形成装置１００における動作試験に関する情報が保存される。料金演算部２０３では、情報保持部２０２に保存された、画像形成装置１００における動作試験情報に基づいて、画像形成装置１００に課する料金が算出され、その算出された料金が、予め指定された通信端末に通知される。
【００３４】
以上のように、管理装置２００から通信ネットワークＮを介して画像処理回路１０３の動作状態を診断（判定）することが可能になり、画像処理回路の動作試験に係るコストを削減することができる。
【００３５】
〈画像処理回路の機能変更〉
次に、図１の画像処理回路１０３の適用例として、遠隔から機能変更が可能な画像処理回路１０３ａについて説明する。
【００３６】
まず、画像処理回路１０３ａの構成を説明する。図３に、画像処理回路１０３ａの回路構成を示す。画像処理回路１０３ａは、画像データにフィルタ演算及びガンマ変換を行う回路で、図３に示すように、ＦＦ１、セレクタ群ＳＧ、演算モジュール群ＭＧ、出力保持レジスタ群ＲＧ、演算パラメータ記憶回路Ｒ１、演算手順記憶回路Ｒ２により構成される。演算パラメータ記憶回路Ｒ１と、演算手順記憶回路Ｒ２により、図１の処理情報保持部１０１が構成される。
【００３７】
セレクタ群ＳＧは、セレクタ２Ｓ、セレクタ３Ｓ、９個以上のセレクタ１０Ｓ、１１Ｓ、…、９組以上のセレクタ２０Ｓ、２１Ｓ、…、４組以上のセレクタ３０Ｓ、３１Ｓ、３２Ｓ、４０Ｓ、…、セレクタ５０Ｓ、セレクタ６０Ｓにより構成される。演算モジュール群ＭＧは、ＦＩＦＯ２、ＦＩＦＯ３、９個以上の乗算器２０ｍ、２１ｍ、…、４個以上の加算器３０ｍ、３１ｍ、３２ｍ、４０ｍ、…及びＬＵＴ５０から構成される。出力保持レジスタ群ＲＧは、ＦＦ２ｆ、ＦＦ３ｆ、９個以上のＦＦ１０、ＦＦ１１、…、９個以上のＦＦ２０ｆ、ＦＦ２１ｆ、…、４個以上のＦＦ３０ｆ、ＦＦ３１ｆ、ＦＦ３２ｆ、ＦＦ４０ｆ、…、ＦＦ５０ｆ、ＦＦ６０により構成される。
【００３８】
セレクタ群ＳＧを構成する各セレクタの入力段は、演算パラメータ記憶回路Ｒ１、演算手順記憶回路Ｒ２、ＦＦ１及び出力保持レジスタ群ＲＧ内の各ＦＦの出力段に接続される。
【００３９】
セレクタ２Ｓの出力段は、ＦＩＦＯ２の入力段に接続され、セレクタ３Ｓの出力段は、ＦＩＦＯ３の入力段に接続される。セレクタ１０Ｓ、１１Ｓ、…の出力段は、それぞれ、ＦＦ１０、ＦＦ１１、…の入力段に接続される。
【００４０】
セレクタ２０Ｓは、セレクタ２０Ｓｙ、２０Ｓｄにより構成され、これらの出力段は、乗算器２０ｍの入力段に接続される。セレクタ２１Ｓは、セレクタ２１Ｓｙ、２１Ｓｄにより構成され、これらの出力段は、乗算器２１ｍの入力段に接続される。セレクタ２２Ｓは、セレクタ２２Ｓｙ、２２Ｓｄにより構成され、これらの出力段は、乗算器２２ｍの入力段に接続される。セレクタ２３Ｓは、セレクタ２３Ｓｙ、２３Ｓｄにより構成され、これらの出力段は、乗算器２３ｍの入力段に接続される。
【００４１】
セレクタ２４Ｓは、セレクタ２４Ｓｙ、２４Ｓｄにより構成され、これらの出力段は、乗算器２４ｍの入力段に接続される。セレクタ２５Ｓは、セレクタ２５Ｓｙ、２５Ｓｄにより構成され、これらの出力段は、乗算器２５ｍの入力段に接続される。セレクタ２６Ｓは、セレクタ２６Ｓｙ、２６Ｓｄにより構成され、これらの出力段は、乗算器２６ｍの入力段に接続される。セレクタ２７Ｓは、セレクタ２７Ｓｙ、２７Ｓｄにより構成され、これらの出力段は、乗算器２７ｍの入力段に接続される。セレクタ２８Ｓは、セレクタ２８Ｓｙ、２８Ｓｄにより構成され、これらの出力段は、乗算器２８ｍの入力段に接続される。
【００４２】
セレクタ３０Ｓは、セレクタ３０１Ｓ、３０２Ｓ、３０３Ｓにより構成され、これらの出力段は、加算器３０ａの入力段に接続される。セレクタ３１Ｓは、セレクタ３１１Ｓ、３１２Ｓ、３１３Ｓにより構成され、これらの出力段は、加算器３１ａの入力段に接続される。セレクタ３２Ｓは、セレクタ３２１Ｓ、３２２Ｓ、３２３Ｓにより構成され、これらの出力段は、加算器３２ａの入力段に接続される。セレクタ４０Ｓは、セレクタ４０１Ｓ、４０２Ｓ、４０３Ｓにより構成され、これらの出力段は、加算器４０ａの入力段に接続される。
【００４３】
セレクタ５０Ｓの出力段は、ＬＵＴ５０の入力段に接続される。セレクタ６０Ｓの出力段は、ＦＦ６０の入力段に接続される。
【００４４】
ＦＩＦＯ２の出力段は、ＦＦ２ｆの入力段に接続され、ＦＩＦＯ３の出力段は、ＦＦ３ｆの入力段に接続される。乗算器２０ｍ、２１ｍ、…の出力段は、それぞれ、ＦＦ２０ｆ、ＦＦ２１ｆ、…の入力段に接続される。加算器３０ａ、３１ａ、３２ａ、４０ａ、…の出力段は、それぞれ、ＦＦ３０ｆ、ＦＦ３１ｆ、ＦＦ３２ｆ、ＦＦ４０ｆ、…の入力段に接続される。ＬＵＴ５０の出力段は、ＦＦ５０ｆの入力段に接続される。
【００４５】
なお、以下では、ＦＦ１の出力データを*D00、出力保持レジスタ群ＲＧからの各出力データを（＊Ｄ）、演算パラメータ記憶回路Ｒ１の出力を（Ｙ）と表記する。
【００４６】
図３において、演算パラメータ記憶回路Ｒ１は、管理装置２００から入力されたフィルタ演算用のパラメータ（Ｙ）を保持し、セレクタ群ＳＧを構成する各セレクタに出力する。
【００４７】
演算手順記憶回路Ｒ２は、管理装置２００から入力された演算手順を示すデータを保持し、セレクタ群ＳＧ内の各セレクタに出力する。この演算手順データは、セレクタ群ＳＧの各セレクタ別に、ＦＦ１の出力*D00、フィルタ演算用パラメータ（Ｙ）、出力保持レジスタ群ＲＧの出力（＊Ｄ）の中から、どの出力を選択するかを設定したデータである。
【００４８】
ＦＦ１は、並列接続された複数（例えば、８個以上）のフリップフロップにより構成され、各フリップフロップのクロック入力において、基準クロック信号（ＣＬＫ）を共通に受け、このクロック信号の立ち上がりで、ＣＣＤラインセンサ等の光センサで読み込まれた画像データ（Ｉ）を取り込む。
【００４９】
セレクタ群ＳＧを構成する各セレクタは、演算手順記憶回路Ｒ２から出力された演算手順設定データに従って、画像データ*D00、（Ｙ）及び（＊Ｄ）の中から択一的にデータを選択し、選択したデータを後段の演算モジュール群ＭＧや出力保持レジスタ群ＲＧに出力する。
【００５０】
具体的には、セレクタ２Ｓは、ＦＦ１の出力*D00を選択してＦＩＦＯ２に出力する。セレクタ３Ｓは、ＦＦ２ｆの出力*D0１を選択してＦＩＦＯ３に出力する。セレクタ１０Ｓは、ＦＦ１の出力*D00を選択してＦＦ１０に出力する。セレクタ１１Ｓは、ＦＦ１０の出力*D１0を選択してＦＦ１１に出力する。セレクタ１２Ｓは、ＦＦ１１の出力*D11を選択してＦＦ１２に出力する。セレクタ１３Ｓは、ＦＦ２ｆの出力*D01を選択してＦＦ１３に出力する。セレクタ１４Ｓは、ＦＦ１３の出力*D13を選択してＦＦ１４に出力する。セレクタ１５Ｓは、ＦＦ１４の出力*D14を選択してＦＦ１５に出力する。セレクタ１６Ｓは、ＦＦ３ｆの出力*D02を選択してＦＦ１６に出力する。セレクタ１７Ｓは、ＦＦ１６の出力*D16を選択してＦＦ１７に出力する。セレクタ１８Ｓは、ＦＦ１７の出力*D17を選択してＦＦ１８に出力する。
【００５１】
セレクタ２０Ｓｙは、演算パラメータ記憶回路Ｒ１の出力（Ｙ）から、パラメータY00を選択して乗算器２０ｍに出力する。セレクタ２０Ｓｄは、ＦＦ１０の出力*D10を選択して乗算器２０ｍに出力する。セレクタ２１Ｓｙは、上記出力（Ｙ）から、パラメータY01を選択して乗算器２１ｍに出力する。セレクタ２１Ｓｄは、ＦＦ１１の出力*D11を選択して乗算器２１ｍに出力する。セレクタ２２Ｓｙは、上記出力（Ｙ）から、パラメータY02を選択して乗算器２２ｍに出力する。セレクタ２２Ｓｄは、ＦＦ１２の出力*D12を選択して乗算器２２ｍに出力する。セレクタ２３Ｓｙは、上記出力（Ｙ）から、パラメータY03を選択して乗算器２３ｍに出力する。セレクタ２３Ｓｄは、ＦＦ１３の出力*D13を選択して乗算器２３ｍに出力する。
【００５２】
セレクタ２４Ｓｙは、演算パラメータ記憶回路Ｒ１の出力（Ｙ）から、パラメータY04を選択して乗算器２４ｍに出力する。セレクタ２４Ｓｄは、ＦＦ１４の出力*D14を選択して乗算器２４ｍに出力する。セレクタ２５Ｓｙは、上記出力（Ｙ）から、パラメータY05を選択して乗算器２５ｍに出力する。セレクタ２５Ｓｄは、ＦＦ１５の出力*D15を選択して乗算器２５ｍに出力する。セレクタ２６Ｓｙは、上記出力（Ｙ）から、パラメータY06を選択して乗算器２６ｍに出力する。セレクタ２６Ｓｄは、ＦＦ１６の出力*D16を選択して乗算器２６ｍに出力する。セレクタ２７Ｓｙは、上記出力（Ｙ）から、パラメータY07を選択して乗算器２７ｍに出力する。セレクタ２７Ｓｄは、ＦＦ１７の出力*D17を選択して乗算器２７ｍに出力する。セレクタ２８Ｓｙは、上記出力（Ｙ）から、パラメータY08を選択して乗算器２８ｍに出力する。セレクタ２８Ｓｄは、ＦＦ１８の出力*D18を選択して乗算器２８ｍに出力する。
【００５３】
セレクタ３０Ｓを構成するセレクタ３０１Ｓ、３０２Ｓ、３０３Ｓは、それぞれ、ＦＦ２０ｆの出力*D20、ＦＦ２１ｆの出力*D21、ＦＦ２２ｆの出力*D22を選択して加算器３０ａに出力する。セレクタ３１Ｓを構成するセレクタ３１１Ｓ、３１２Ｓ、３１３Ｓは、それぞれ、ＦＦ２３ｆの出力*D23、ＦＦ２４ｆの出力*D24、ＦＦ２５ｆの出力*D25を選択して加算器３１ａに出力する。セレクタ３２Ｓを構成するセレクタ３２１Ｓ、３２２Ｓ、３２３Ｓは、それぞれ、ＦＦ２６ｆの出力*D26、ＦＦ２７ｆの出力*D27、ＦＦ２８ｆの出力*D28を選択して加算器３２ａに出力する。セレクタ４０Ｓを構成するセレクタ４０１Ｓ、４０２Ｓ、４０３Ｓは、それぞれ、ＦＦ３０ｆの出力*D30、ＦＦ３１ｆの出力*D31、ＦＦ３２ｆの出力*D32を選択して加算器４０ａに出力する。
【００５４】
セレクタ５０Ｓは、ＦＦ４０ｆの出力*D40を選択してＬＵＴ５０に出力する。セレクタ６０Ｓは、ＦＦ５０ｆの出力*D50を選択してＦＦ６０に出力する。
【００５５】
演算モジュール群ＭＧ内のＦＩＦＯ２は、セレクタ２Ｓの出力データ*D00を取り込んで格納し、１ライン分の画像データがたまると、当該画像データを、格納された順番で１画素ずつ、後段のＦＦ２ｆに出力する。ＦＩＦＯ３は、セレクタ３Ｓの出力データ*D01を取り込んで格納し、１ライン分の画像データがたまると、当該画像データを、格納された順番で１画素ずつ、後段のＦＦ３ｆに出力する。
【００５６】
乗算器２０ｍは、セレクタ２０Ｓｙの出力データY00と、セレクタ２０Ｓｄの出力データ＊D10を乗算し、乗算結果＊D10・Y00を後段のＦＦ２０ｆに出力する。乗算器２１ｍは、セレクタ２１Ｓｙの出力データY01と、セレクタ２１Ｓｄの出力データ＊D11を乗算し、乗算結果＊D11・Y01を後段のＦＦ２１ｆに出力する。乗算器２２ｍは、セレクタ２２Ｓｙの出力データY02と、セレクタ２２Ｓｄの出力データ＊D12を乗算し、乗算結果＊D12・Y02を後段のＦＦ２２ｆに出力する。乗算器２３ｍは、セレクタ２３Ｓｙの出力データY03と、セレクタ２３Ｓｄの出力データ＊D13を乗算し、乗算結果＊D13・Y03を後段のＦＦ２３ｆに出力する。乗算器２４ｍは、セレクタ２４Ｓｙの出力データY04と、セレクタ２４Ｓｄの出力データ＊D14を乗算し、乗算結果＊D14・Y04を後段のＦＦ２４ｆに出力する。乗算器２５ｍは、セレクタ２５Ｓｙの出力データY05と、セレクタ２５Ｓｄの出力データ＊D15を乗算し、乗算結果＊D15・Y05を後段のＦＦ２１ｆに出力する。乗算器２６ｍは、セレクタ２６Ｓｙの出力データY06と、セレクタ２６Ｓｄの出力データ＊D16を乗算し、乗算結果＊D16・Y06を後段のＦＦ２６ｆに出力する。乗算器２７ｍは、セレクタ２７Ｓｙの出力データY07と、セレクタ２７Ｓｄの出力データ＊D17を乗算し、乗算結果＊D17・Y07を後段のＦＦ２７ｆに出力する。乗算器２８ｍは、セレクタ２８Ｓｙの出力データY08と、セレクタ２８Ｓｄの出力データ＊D18を乗算し、乗算結果＊D18・Y08を後段のＦＦ２８ｆに出力する。
【００５７】
加算器３０ａは、セレクタ３０１Ｓの出力*D20、セレクタ３０２Ｓの出力*D21、セレクタ３０３Ｓの出力*D22を加算し、加算結果*D20+*D21+*D22を後段のＦＦ３０ｆに出力する。加算器３１ａは、セレクタ３１１Ｓの出力*D23、セレクタ３１２Ｓの出力*D24、セレクタ３１３Ｓの出力*D25を加算し、加算結果*D23+*D24+*D25を後段のＦＦ３１ｆに出力する。加算器３２ａは、セレクタ３２１Ｓの出力*D26、セレクタ３２２Ｓの出力*D27、セレクタ３２３Ｓの出力*D28を加算し、加算結果*D26+*D27+*D28を後段のＦＦ３２ｆに出力する。加算器４０ａは、セレクタ４０１Ｓの出力*D30、セレクタ４０２Ｓの出力*D31、セレクタ４０３Ｓの出力*D32を加算し、加算結果*D30+*D31+*D32を後段のＦＦ４０ｆに出力する。
【００５８】
ＬＵＴ５０は、ＲＡＭ（Random Access Memory）に書き込まれた、ガンマ変換のための入出力対応テーブル（ルックアップテーブル）を有し、このルックアップテーブルを用いて、セレクタ５０Ｓから出力された画像データ*D40に対してガンマ変換を施し、後段のＦＦ５０ｆに出力する。このルックアップテーブルは、管理装置２００により指示された内容を格納する。
【００５９】
出力保持レジスタ群ＲＧを構成する各ＦＦは、ＦＦ１と同様に、それぞれ、並列接続された複数のフリップフロップにより構成されており、各フリップフロップは、基準クロック信号（ＣＬＫ）を共通に受け、このクロック信号の立ち上がりで、前段の演算モジュール群ＭＧやセレクタ群ＳＧからの出力データを取り込む。
【００６０】
具体的には、ＦＦ２ｆは、ＦＩＦＯ２の出力データを取り込み、ＦＦ３ｆは、ＦＩＦＯ３の出力データを取り込む。ＦＦ１０〜ＦＦ１８は、それぞれ、セレクタ１０Ｓ〜１８Ｓの出力*D10、*D11、*D12、*D13、*D14、*D15、*D16、*D17、*D18を取り込む。ＦＦ２０ｆ〜ＦＦ２８は、それぞれ、乗算器２０ｍ〜２８ｍの出力*D20、*D21、*D22、*D23、*D24、*D25、*D26、*D27、*D28を取り込む。ＦＦ３０ｆ、ＦＦ３１ｆ、ＦＦ３２ｆ、ＦＦ４０ｆは、それぞれ、加算器３０ａ、３１ａ、３２ａ、４０ａの出力*D30、*D31、*D32、*D40を取り込む。ＦＦ５０ｆは、ＬＵＴ５０の出力データを取り込む。ＦＦ６０は、セレクタ６０ｓからの出力データを取り込む。
【００６１】
次に、画像処理回路１０３ａ及び管理装置２００の動作を説明する。
まず、画像処理回路１０３ａにおける画像処理に先立って、管理装置２００により、ガンマ変換のための設定データ、フィルタ演算用パラメータ及び演算手順データを設定する処理について、図４を参照して説明する。
【００６２】
画像処理回路１０３ａのＬＵＴ５０にガンマ変換のためのデータを設定する際、管理装置２００から通信ネットワークＮを介して、画像処理回路１０３ａに、ガンマ変換のための設定データ（図４（ａ））と、当該ガンマ変換データを格納する場所（アドレス）を指定するアドレスデータ（図４（ｂ））と、当該ガンマ変換データの書込みを指示するライト信号（図４（ｃ））と、ＬＵＴ５０に対してのみライト信号の有効性を指定するチップセレクト信号が入力される。このチップセレクト信号に従って、ガンマ変換データはＬＵＴ５０に入力され、上記ライト信号に従って、ＲＡＭ内の上記アドレスデータで指定された場所に書き込まれ、ガンマ変換の設定値を示すルックアップテーブルが作成される。
【００６３】
演算パラメータ記憶回路Ｒ１に、フィルタ演算用パラメータ（Ｙ）（Y00、Y01、…）を設定する際、管理装置２００から画像処理回路１０３ａに、設定データとなるフィルタ演算用パラメータ（Ｙ）を示すデータ（図４（ａ））と、フィルタ演算用パラメータ（Ｙ）を格納する場所（アドレス）を指定するアドレスデータ（図４（ｂ））と、パラメータ（Ｙ）の書込みを指示するライト信号（図４（ｃ））と、演算パラメータ記憶回路Ｒ１に対してのみライト信号の有効性を指定するチップセレクト信号が入力される。このチップセレクト信号に従って、フィルタ演算用パラメータ（Ｙ）は、演算パラメータ記憶回路Ｒ１に入力され、上記ライト信号に従って、演算パラメータ記憶回路Ｒ１内の上記アドレスデータで指定された場所に書き込まれる。
【００６４】
演算手順記憶回路Ｒ２に演算手順データを設定する際、管理装置２００から画像処理回路１０３ａに、当該演算手順を示す設定データ（図４（ａ））と、当該演算手順データを格納する場所（アドレス）を指定するアドレスデータ（図４（ｂ））と、当該演算手順データの書込みを指示するライト信号（図４（ｃ））と、演算手順記憶回路Ｒ２に対してのみライト信号の有効性を指定するチップセレクト信号が入力される。このチップセレクト信号に従って、上記演算手順データは、演算手順記憶回路Ｒ２に入力され、上記ライト信号に従って、演算手順記憶回路Ｒ２内の上記アドレスデータで指定された場所に書き込まれる。
【００６５】
演算手順及び演算パラメータの設定作業が終了すると、管理装置２００に設定作業の終了を通知するための終了信号が通信部１０９から出力される。管理装置２００では、画像形成装置１００から終了信号を受信すると、情報保持部２０２に、画像形成装置１００における機能変更に関する情報が保存される。料金演算部２０３では、情報保持部２０２に保存された、画像形成装置１００の機能変更情報に基づいて、画像形成装置１００に課する料金が算出され、その算出された料金が、予め指定された通信端末に通知される。なお、上述では、演算手順及び演算パラメータの設定作業が終了したときに、管理装置２００に終了信号を送信するようにしたが、新たに設定された演算手順及び演算パラメータに従って、実際に画像処理が行われた後に終了信号を送信するようにしてもよい。
【００６６】
次に、図５及び図６を参照し、上述のガンマ変換のための設定データ、フィルタ演算用パラメータ、演算手順データの設定後に、画像処理回路１０３ａにおいて実行される画像処理（フィルタ演算及びガンマ変換）について説明する。
【００６７】
なお、図５は、ＣＣＤラインセンサ等の光センサにより読み込まれた画像データを表しており、ｇ１１、ｇ１２、ｇ１３は、１ライン目に含まれる画像データ、ｇ２１、ｇ２２、ｇ２３は、２ライン目に含まれる画像データ、ｇ３１、ｇ３２、ｇ３３は、３ライン目に含まれる画像データを表し、ｇ１１〜ｇ３３の各々は、１画素の画像データを示し、ｇ１１〜ｇ３３全体で９画素の画像データを示している。
【００６８】
以下では、着目画素をｇ２２とし、ｇ２２に近接する画素を合わせた９画素分（副走査方向の３画素×主走査方向の３画素）の画像データｇ１１〜ｇ３３を見て、着目画素ｇ２２に対する画像処理（３×３のフィルタ演算及びガンマ変換）を行う際の動作を説明する。
【００６９】
１ライン目、２ライン目の画像データに続き、３ライン目の画像データの入力が開始され、画像データｇ３１、ｇ３２に続き、ｇ３３が入力されたとする。この画像データｇ３３は、まず、ＦＦ１に取り込まれる。ＦＦ１から出力されたｇ３３は、セレクタ２Ｓ及び１０Ｓにより選択され、それぞれ、後段のＦＩＦＯ２、ＦＦ１０に取り込まれる。
【００７０】
ＦＦ１０にｇ３３が取り込まれたと同時に、ＦＦ１１には、１画素前のｇ３２、ＦＦ１２には、２画素前のｇ３１が取り込まれる。また、同時に、ＦＦ１３、ＦＦ１４、ＦＦ１５には、それぞれ、２ライン目のｇ２３、ｇ２２、ｇ２１が取り込まれ、ＦＦ１６、ＦＦ１７、ＦＦ１８には、それぞれ、１ライン目のｇ１３、ｇ１２、ｇ１１が取り込まれる。
【００７１】
ＦＦ１０から出力されるｇ３３は、演算手順記憶回路Ｒ２に格納された設定データに従って、セレクタ２０Ｓｄに選択され、乗算器２０ｍに入力される。このとき、セレクタ２０Ｓｙにおいて、フィルタ演算パラメータY00が選択され、Y00は乗算器２０ｍに入力される。
【００７２】
このとき、ＦＦ１１から出力されるｇ３２は、演算手順記憶回路Ｒ２に格納された設定データに従って、セレクタ２１Ｓｄに選択され、乗算器２１ｍに入力される。このとき、セレクタ２１Ｓｙにおいて、フィルタ演算パラメータY01が選択され、Y01は乗算器２１ｍに入力される。
【００７３】
また、ＦＦ１２から出力されるｇ３１は、演算手順記憶回路Ｒ２に格納された設定データに従って、セレクタ２２Ｓｄに選択され、乗算器２２ｍに入力される。このとき、セレクタ２２Ｓｙにおいて、フィルタ演算パラメータY02が選択され、Y02は乗算器２２ｍに入力される。
【００７４】
また、ＦＦ１３から出力されるｇ２３は、演算手順記憶回路Ｒ２に格納された設定データに従って、セレクタ２３Ｓｄに選択され、乗算器２３ｍに入力される。このとき、セレクタ２３Ｓｙにおいて、フィルタ演算パラメータY03が選択され、Y03は乗算器２３ｍに入力される。
【００７５】
また、ＦＦ１４から出力されるｇ２２は、演算手順記憶回路Ｒ２に格納された設定データに従って、セレクタ２４Ｓｄに選択され、乗算器２４ｍに入力される。このとき、セレクタ２４Ｓｙにおいて、フィルタ演算パラメータY04が選択され、Y04は乗算器２４ｍに入力される。
【００７６】
また、ＦＦ１５から出力されるｇ２１は、演算手順記憶回路Ｒ２に格納された設定データに従って、セレクタ２５Ｓｄに選択され、乗算器２５ｍに入力される。このとき、セレクタ２５Ｓｙにおいて、フィルタ演算パラメータY05が選択され、Y05は乗算器２５ｍに入力される。
【００７７】
また、ＦＦ１６から出力されるｇ１３は、演算手順記憶回路Ｒ２に格納された設定データに従って、セレクタ２６Ｓｄに選択され、乗算器２６ｍに入力される。このとき、セレクタ２６Ｓｙにおいて、フィルタ演算パラメータY06が選択され、Y06は乗算器２６ｍに入力される。
【００７８】
また、ＦＦ１７から出力されるｇ１２は、演算手順記憶回路Ｒ２に格納された設定データに従って、セレクタ２７Ｓｄに選択され、乗算器２７ｍに入力される。このとき、セレクタ２７Ｓｙにおいて、フィルタ演算パラメータY07が選択され、Y07は乗算器２７ｍに入力される。
【００７９】
次いで、乗算器２０ｍでは、セレクタ２０Ｓｄから出力されたｇ３３に、セレクタ２０Ｓｙから出力されたフィルタ演算パラメータY00が乗算され、乗算結果ｇ３３・Y00は、後段のＦＦ２０ｆに取り込まれる。
【００８０】
このとき、乗算器２１ｍでは、セレクタ２１Ｓｄから出力されたｇ３２に、セレクタ２１Ｓｙから出力されたフィルタ演算パラメータY01が乗算され、乗算結果ｇ３２・Y01は、後段のＦＦ２１ｆに取り込まれる。
【００８１】
また、このとき、乗算器２２ｍでは、セレクタ２２Ｓｄから出力されたｇ３１に、セレクタ２２Ｓｙから出力されたフィルタ演算パラメータY02が乗算され、乗算結果ｇ３１・Y02は、後段のＦＦ２２ｆに取り込まれる。
【００８２】
また、このとき、乗算器２３ｍでは、セレクタ２３Ｓｄから出力されたｇ２３に、セレクタ２３Ｓｙから出力されたフィルタ演算パラメータY03が乗算され、乗算結果ｇ２３・Y03は、後段のＦＦ２３ｆに取り込まれる。
【００８３】
また、このとき、乗算器２４ｍでは、セレクタ２４Ｓｄから出力されたｇ２２に、セレクタ２４Ｓｙから出力されたフィルタ演算パラメータY04が乗算され、乗算結果ｇ２２・Y04は、後段のＦＦ２４ｆに取り込まれる。
【００８４】
また、このとき、乗算器２５ｍでは、セレクタ２５Ｓｄから出力されたｇ２１に、セレクタ２５Ｓｙから出力されたフィルタ演算パラメータY05が乗算され、乗算結果ｇ２１・Y05は、後段のＦＦ２５ｆに取り込まれる。
【００８５】
また、このとき、乗算器２６ｍでは、セレクタ２６Ｓｄから出力されたｇ１３に、セレクタ２６Ｓｙから出力されたフィルタ演算パラメータY06が乗算され、乗算結果ｇ１３・Y06は、後段のＦＦ２６ｆに取り込まれる。
【００８６】
また、このとき、乗算器２７ｍでは、セレクタ２７Ｓから出力されたｇ１２に、セレクタ２７Ｓｙから出力されたフィルタ演算パラメータY07が乗算され、乗算結果ｇ１２・Y07は、後段のＦＦ２７ｆに取り込まれる。
【００８７】
また、このとき、乗算器２８ｍでは、セレクタ２８Ｓから出力されたｇ１１に、セレクタ２８Ｓｙから出力されたフィルタ演算パラメータY08が乗算され、乗算結果ｇ１１・Y08は、後段のＦＦ２８ｆに取り込まれる。
【００８８】
次いで、ＦＦ２０ｆの出力ｇ３３・Y00は、セレクタ３０１Ｓに選択され、後段の加算器３０ａに出力される。このとき、ＦＦ２１ｆの出力ｇ３２・Y01は、セレクタ３０２Ｓに選択され、後段の加算器３０ａに出力される。また、このとき、ＦＦ２２ｆの出力ｇ３１・Y02は、セレクタ３０３Ｓに選択され、後段の加算器３０ａに出力される。
【００８９】
また、このとき、ＦＦ２３ｆの出力ｇ２３・Y03は、セレクタ３１１Ｓに選択され、後段の加算器３１ａに出力される。また、このとき、ＦＦ２４ｆの出力ｇ２２・Y04は、セレクタ３１２Ｓに選択され、後段の加算器３１ａに出力される。また、このとき、ＦＦ２５ｆの出力ｇ２１・Y05は、セレクタ３１３ｓに選択され、後段の加算器３１ａに出力される。
【００９０】
また、このとき、ＦＦ２６ｆの出力ｇ１３・Y06は、セレクタ３２１Ｓに選択され、後段の加算器３２ａに出力される。また、このとき、ＦＦ２７ｆの出力ｇ１２・Y07は、セレクタ３２２Ｓに選択され、後段の加算器３２ａに出力される。また、このとき、ＦＦ２８ｆの出力ｇ１１・Y08は、セレクタ３２３Ｓに選択され、後段の加算器３２ａに出力される。
【００９１】
加算器３０ａでは、セレクタ３０１Ｓの出力ｇ３３・Y00、セレクタ３０２Ｓの出力ｇ３２・Y01及びセレクタ３０３Ｓの出力ｇ３１・Y02が加算され、加算結果（ｇ３３・Y00＋ｇ３２・Y01＋ｇ３１・Y02）は、後段のＦＦ３０ｆに出力される。
【００９２】
このとき、加算器３１ａでは、セレクタ３１１Ｓの出力ｇ２３・Y03、セレクタ３１２Ｓの出力ｇ２２・Y04及びセレクタ３１３Ｓの出力ｇ２１・Y05が加算され、加算結果（ｇ２３・Y03＋ｇ２２・Y04＋ｇ２１・Y05）は、後段のＦＦ３１ｆに出力される。
【００９３】
また、このとき、加算器３２ａでは、セレクタ３２１Ｓの出力ｇ１３・Y06、セレクタ３２２Ｓの出力ｇ１２・Y07及びセレクタ３２３Ｓの出力ｇ１１・Y08が加算され、加算結果（ｇ１３・Y06＋ｇ１２・Y07＋ｇ１１・Y08）は、後段のＦＦ３２ｆに出力される。
【００９４】
ＦＦ３０ｆの出力（ｇ３３・Y00＋ｇ３２・Y01＋ｇ３１・Y02）は、セレクタ４０１Ｓに選択され、後段の加算器４０ａに出力される。このとき、ＦＦ３１ｆの出力（ｇ２３・Y03＋ｇ２２・Y04＋ｇ２１・Y05）は、セレクタ４０２Ｓに選択され、後段の加算器４０ａに出力される。また、このとき、ＦＦ３２ｆの出力（ｇ１３・Y06＋ｇ１２・Y07＋ｇ１１・Y08）は、セレクタ４０３Ｓに選択され、後段の加算器４０ａに出力される。
【００９５】
加算器４０ａでは、セレクタ４０１Ｓの出力（ｇ３３・Y00＋ｇ３２・Y01＋ｇ３１・Y02）、セレクタ４０２Ｓの出力（ｇ２３・Y03＋ｇ２２・Y04＋ｇ２１・Y05）及びセレクタ４０３Ｓの出力（ｇ１３・Y06＋ｇ１２・Y07＋ｇ１１・Y08）が加算され、後段のＦＦ４０ｆに出力される。
【００９６】
ＦＦ４０ｆの出力データ（ｇ３３・Y00＋ｇ３２・Y01＋ｇ３１・Y02＋ｇ２３・Y03＋ｇ２２・Y04＋ｇ２１・Y05＋ｇ１３・Y06＋ｇ１２・Y07＋ｇ１１・Y08）は、ＬＵＴ５０に出力され、ＬＵＴ５０において、この画像データに対するガンマ変換が行われる。ガンマ変換が施された画像データは、後段のＦＦ５０ｆに取り込まれる。
【００９７】
ＦＦ５０ｆの出力*D50は、セレクタ６０Ｓに選択され、後段のＦＦ６０に取り込まれる。ＦＦ６０から出力される画像データ（Ｏ）が、着目画素ｇ２２に対するフィルタ演算及びガンマ変換が行われた画像データとなる。
【００９８】
図６は、画像処理回路１０３ａに、１画素の画像データ（Ｉ）（図の斜線部分）が入力された後の、各ＦＦの出力（ＦＦ１の出力*D00、ＦＦ１０の出力*D10、ＦＦ２０ｆの出力*D20、ＦＦ３０ｆの出力*D30、ＦＦ４０ｆの出力*D40、ＦＦ５０の出力*D50、ＦＦ６０の出力(O)）を示すタイムチャートである。
【００９９】
画像データ（Ｉ）は、各ＦＦにおいてクロック信号の立ち上がりで取り込まれ、セレクタ群ＳＧの各セレクタを介して、順次、後段のＦＦに移動される。図６に示したタイミングチャートによると、ＦＦ１による画像データ（Ｉ）の取り込みから、ＦＦ６０の出力までに６クロック（クロック信号の６周期）を要することがわかる。即ち、１画素分の画像処理に６クロックを要している。
【０１００】
図５に示した画像データの例では、３ライン目の画像データｇ３３が入力されてから、６クロックを要して、９画素の画像データの中心に位置する着目画素ｇ２２に対する画像処理（フィルタ演算、ガンマ変換）が行われることになる。なお、画像処理回路１０３ａに、基準クロック信号の周波数を逓倍する逓倍回路を挿入し、この逓倍回路を、画像処理回路１０３ａ内の各ＦＦのクロック入力に接続させると、画像処理時間が短縮される。例えば、基準クロック信号の周波数を２倍にした場合、ＦＦ１による画像データ（Ｉ）の取り込みからＦＦ６０の出力までに要する時間が３クロックに短縮される。
【０１０１】
以上のように、画像処理回路１０３ａによれば、乗算器や加算器等の演算器、ＦＩＦＯ、ＬＵＴ等の記憶回路を、並列に並べ、これらの回路の前段にセレクタを設けて、各セレクタは、管理装置２００の指示によって設定された演算手順設定データに従って、適切なデータを選択できるようにしたことにより、任意の手順での画像処理が可能になり、開発後の仕様変更に容易に対応でき、ソフト処理並みに汎用的な画像処理回路が実現できる。
【０１０２】
特に、演算器の数や種類を可能な限り多くすると、画像処理回路１０３ａの汎用性を高めることができる。例えば、図３の画像処理回路１０３ａにおいて、ＦＩＦＯを４個以上、乗算器を１６個以上、加算器を４（３＋１）個以上搭載すると、４×４のフィルタ演算を行うことができる。また、ビット幅の広い演算器を搭載すると、画像処理回路の汎用性を更に高めることができる。また、画像処理回路１０３ａに、クロック信号の周波数を逓倍する逓倍回路を挿入すると、画像処理の高速化を図ることができる。
【０１０３】
〈動作周波数測定試験〉
次に、遠隔から、画像処理回路１０３が動作する周波数を測定する試験が可能な動作周波数測定部１０８について説明する。
【０１０４】
まず、動作周波数測定部１０８の構成を説明する。
図７に、動作周波数測定部１０８の回路構成を示すブロック図を示す。動作周波数測定部１０８は、被検査回路１０３、テストデータ生成部３０１、クロック動作判定部３０２、ＣＰＵ３０３、クロック生成部４００から構成される。
【０１０５】
被検査回路１０３は、動作可能な周波数の測定がなされる被検査回路であり、本実施の形態では、図１の画像処理回路が適用されるものとし、同一の符号を付している。以下では、被検査回路１０３を画像処理回路１０３と称す。
【０１０６】
テストデータ生成部３０１は、画像処理回路１０３に供給する入力テストデータ（図７▲８▼）を生成する。また、テストデータ生成部３０１は、管理装置２００から通信ネットワークＮを介して入力された期待値テストデータを出力（生成）する。期待値テストデータとは、画像処理回路１０３に入力テストデータを供給した際の正常時に期待されるデータを意味する。なお、図７では、テストデータ生成部３０１が、入力テストデータと期待値テストデータの両方を生成するが、それぞれのテストデータを別個の回路で生成するようにしてもよい。
【０１０７】
クロック動作判定部３０２は、画像処理回路１００が入力テストデータを受けて出力する出力テストデータ（図７▲９▼）と、期待値テストデータ（図７▲７▼）とを比較することにより、画像処理回路１０３が正常に動作するか否かを判定する。
【０１０８】
ＣＰＵ３０３は、動作周波数測定部１０８の各部の動作を集中制御する。このＣＰＵ３０３は、画像処理回路１０８に供給するクロック信号の周波数を設定する。
【０１０９】
クロック生成部４００は、基準クロック発生部４１０、ディレイチェーン部４２０、遅延検出部４３０、切替制御部４４０、セレクト部４５０により構成される。
【０１１０】
基準クロック発生部４１０は、基準となるクロック信号（基準クロック信号）を生成する。ディレイチェーン部４２０は、基準クロック発生部４１０から入力される基準クロック信号を遅延させて位相が少しずつ異なる複数の遅延クロック信号（複数のクロック信号：図７▲１▼）を生成する。
【０１１１】
ここで、ディレイチェーン部４２０は、位相が少しずつ異なる遅延クロックについて、基準クロック信号の２周期分にわたって生成できる段数になるようにチェーン状に多数のディレイ素子が多段接続されていることが好ましい。なお、ここではディレイ素子を用いて遅延クロック信号を生成するようにしているが、ディレイ素子を用いずに位相の異なる複数のクロックを生成するクロック生成部を設けるようにしてもよい。
【０１１２】
遅延検出部４３０は、ディレイチェーン部４２０から入力される各遅延クロック信号（図７▲１▼）から、基準クロック信号に同期している遅延クロック信号の段数（同期ポイント）を検出し、検出した段数を、クロック信号の遅延情報として出力する。この遅延情報を位相差状態と呼ぶこともでき、この遅延情報（位相差状態）は、後述する同期ポイント情報や位相差そのものの状態（位相差状態）を含む。
【０１１３】
ここで、遅延検出部４３０には、基準クロック発生部４１０から出力された基準クロック信号と、ディレイチェーン部４２０から出力された複数の遅延クロック信号が入力されており、複数の遅延クロック信号の中から、１番目に基準クロック信号に同期している第１同期ポイント情報Ｖ1stと、２番目に基準クロック信号に同期している第２同期ポイント情報Ｖ2ndと、それらの間の遅延段数Ｖprdを出力することが好ましい。
【０１１４】
図８に、基準クロック信号（図８（ａ））と、ディレイチェーン部４２０から出力される各遅延クロック信号（ＤＬ１、ＤＬ２、…）のうちのＤＬ１９〜ＤＬ５１（図８（ｂ）〜（ｎ））を示す。図８に示した遅延クロック信号では、第１同期ポイント情報Ｖ1st＝２０で、第２同期ポイント情報Ｖ2nd＝５０であることから、遅延段数Ｖprdは、５０−２０＝３０となっている。
【０１１５】
上述のように、基準クロック信号に同期する遅延クロック信号の段数を検出するためには、ディレイチェーン部４２０の隣接する出力同士を入力とするフリップフロップを設け、隣接する入力の論理が反転する箇所を検出するようにすればよい。すなわち、ディレイチェーン部４２０の各出力段に、フリップフロップの入力段を接続し、ディレイチェーン部４２０からの遅延クロック信号の出力のうち、互いに隣り合う出力の論理が相異なる箇所を１カ所以上を検出する回路を設け、全てのフリップフロップには、同一のクロック信号または同一の任意の信号を入力し、論理が相異なる箇所の値（遅延段数）を遅延情報として用いればよい。
【０１１６】
切替制御部４４０は、ＣＰＵ３０３により設定された周波数データ（図７▲３▼）と、基準クロック発生部４１０から入力された基準クロック信号と、遅延検出部４３０から入力された同期ポイント情報（図７▲２▼）に基づいて、ディレイチェーン部４２０から出力された各遅延クロック信号の中から、ＣＰＵ３０３により設定された周波数のクロックパルスを生成するためにどの位相のクロック信号を選択すべきかを示すセレクト段数情報（図７▲４▼）を出力する。
【０１１７】
セレクト部４５０は、切替制御部４４０から入力されたセレクト段数情報（図７▲４▼）に従って、ディレイチェーン部４２０から出力された各遅延クロック信号の中からクロック信号を選択して、ＣＰＵ３０３により設定された周波数のクロックパルス（図７▲５▼）を生成する。
【０１１８】
図９に、セレクト部４５０の構成を示す。セレクト部４５０は、図９に示すように、セレクタ３４１、４５２、組み合わせ回路４５３により構成される。セレクタ４５１は、ディレイチェーン部４２０から出力された各遅延クロック信号の中から、セレクト段数情報で指定された立ち上がりタイミングのクロック信号を選択する。セレクタ４５２は、ディレイチェーン部４２０から出力された各遅延クロック信号の中から、セレクト段数情報で指定された立ち下がりタイミングのクロック信号を選択する。組み合わせ回路４５３は、論路回路（ＡＮＤ，ＯＲ，ＮＡＮＤ，ＮＯＲ，ＥｘＯＲ，ＥｘＮＯＲなど）で構成され、セレクタ４５１及び４５２で選択されたクロック信号から、ＣＰＵ３０３により設定された周波数のクロックパルス（図７▲５▼）を生成する。
【０１１９】
クロック生成部４００は、ＣＰＵ３０３からの指示を受けて、出力するクロックパルスの立ち上がりと立ち下がりとをデジタル的に決定（選択）しているため、瞬時に周波数やタイミングを変更することが可能である。また、ディレイチェーン部４２０を構成する素子によって遅延時間が変動したとしても、遅延検出部４３０でその変動が検出されるため、最終的に生成されるクロックパルスに影響を与えることはなく、安定したタイミングと周波数のクロックパルスを得ることができている。すなわち、従来のＰＬＬ回路による周波数の変更のようなセットアップタイムが必要になるといった問題は生じることがなく、リアルタイムで演算して瞬時に所望のクロックパルスを得ることが可能になっている。
【０１２０】
また、クロック発生部４００では、複数の遅延クロック信号を用いて、画像処理回路１０３に供給するクロックパルスの立ち上がりと立ち下がりとを決定しているため、一般的なデジタル回路の逓倍や分周などと異なり、画像処理回路１０３に供給するクロックパルスの周波数は、基準クロック信号の周波数の整数倍等に限定されない。従って、任意の周波数のクロックパルスを生成することが可能である。
【０１２１】
次に、動作周波数測定部１０８の動作を説明する。図１０は、動作周波数測定部１０８の動作を示すタイムチャートである。基準クロック発生部４１０から出力される基準クロック信号の周波数が１００ＭＨｚであるとする（図１０（ａ））。また、画像処理回路１０３を動作させるために必要な各種パラメータは、テスト前に予め設定されているものとする。
【０１２２】
管理装置２００から、期待値テストデータと、動作周波数のテスト開始を指示する開始信号が入力されると、開始信号がＨレベルになるタイミングで動作周波数測定が開始される（図１０（ｂ））。図１０では、周波数５０ＭＨｚ、１００ＭＨｚ、１５０ＭＨｚ、の順番で動作周波数のテストが行われるものとする。
【０１２３】
まず、１番目のテスト期間では、基準クロック信号が２分周された５０ＭＨｚのクロックパルスが供給されている画像処理回路１０の入力端子に、入力テストデータ（図７▲８▼）が供給されると、画像処理回路１０３の出力端子から出力テストデータ（図７▲９▼）が出力される。次いで、クロック動作判定部３０２において、この出力テストデータと、テストデータ生成部３０１により生成された期待値テストデータ（図７▲７▼）とを、クロック動作判定部３０２が比較される。図１０では、クロックパルス５０ＭＨｚにおける出力テストデータ（図１０（ｈ））と期待値テストデータ（図１０（ｇ））が一致しているため、クロック動作判定部３０２における判定は、「ＯＫ」（正常動作）となる（図１０（ｉ））。
【０１２４】
２番目のテスト期間では、１００ＭＨｚのクロックパルスが供給されている画像処理回路１０３の入力端子に、入力テストデータが供給されると、画像処理回路１０３の出力端子から出力テストデータが出力される。次いで、クロック動作判定部３０２において、この出力テストデータと、テストデータ生成部３０１により生成された期待値テストデータが比較される。図１０では、クロックパルス１００ＭＨｚにおける出力テストデータ（図１０（ｈ））と期待値テストデータ（図１０（ｇ））とは大部分一致しているが、一部で不一致が発生しているため、クロック動作判定部３０２における判定は、「ＮＧ」となる（図１０（ｉ））。ＮＧと判定された場合、テストモードを終了するようにしてもよい。
【０１２５】
動作周波数のテストが終了すると、通信部１０９から、テストの終了を管理装置２００に通知するための終了信号と、最大動作周波数を示す信号が出力される。最大周波数とは、クロック動作判定部３０２における判定結果のうち、判定が「ＯＫ」であった最大の周波数を示す。
【０１２６】
管理装置２００では、画像形成装置１００からテスト終了信号が受信されると、情報保持部２０２に、画像形成装置１００における動作周波数測定に関する動作試験情報が保存される。料金演算部２０３では、情報保持部２０２に保存された、画像形成装置１００における動作試験情報に基づいて、画像形成装置１００に課する料金が算出され、その算出された料金が、予め指定された通信端末に通知される。
【０１２７】
以上のように、動作周波数測定部１０８によれば、管理装置２００から通信ネットワークＮを介して、画像処理回路１０３が動作可能な周波数を測定可能にしたことにより、画像形成装置１００におけるにおける利便性を向上させることができる。
【０１２８】
なお、図１０では、説明を簡略化するために、基準クロック信号の周波数が１００ＭＨｚの場合に、クロックパルスを５０ＭＨｚ，１００ＭＨｚ，１５０ＭＨｚで測定する場合を示したが、基準クロック信号の周波数及び測定周波数は特に限定されない。クロック生成部４００では自由にクロックパルスの周波数を選択することができるため、１ＭＨｚ単位等の細かなステップで徐々に周波数を上げていくことにより、画像処理回路１０３の最大動作周波数を厳密に求めることが可能である。すなわち、実際の装置での実装状態で、動作周波数を自在に変更しつつ、動作周波数の上限（最大動作周波数）を求めることができる。更に、製造ばらつきなどのために設けておいたマージン分を排除して、動作周波数を向上させることも可能になる。
【０１２９】
また、画像処理回路１０３を、ＥＭＩの最も少ない周波数で動作させるように設定することも可能になる。また、本実施の形態では、簡単な構成で済ませることができ、従来のような高価なテスタを用いる必要がなくなる。また、被検査回路に、高価なプロセス技術を用いずに、安価なＣ−ＭＯＳプロセスのデジタル回路を用いることが可能になる。
【０１３０】
〈画像の位置ずれ補正試験〉
次に、図１の画像処理回路１０３の適用例として、遠隔からの画像の位置ずれ補正が可能な画像処理回路１０３ｂについて説明する。
【０１３１】
まず、画像処理回路１０３ｂの構成を説明する。画像処理回路１０３ｂは、スキャナ１０６及び印刷出力部１０５に接続されるとともに、通信部１０９を介して管理装置２００に接続されている。この画像処理回路１０３ｂは、図１１に示すように、クロック発生部５１０、カウンタ部５２０、画像メモリ５３０、ずれ補正部５４０、パルス発生部５５０から構成される。
【０１３２】
クロック発生部５１０は、基準クロックＣＬＫを発生する基準クロック発生部５１１を備える。カウンタ部５２０は、印刷出力部における画像形成のレーザビームが操作している位置を、主走査カウンタ５２１と副走査カウンタ５２２でカウントする。画像メモリ５３０は、スキャナ１０６で読み取られた画像データ、各画素（各着目点）におけるずれ量のデータ等を一時的に保存する。
【０１３３】
ずれ補正部５４０は、パターン発生部５４１、特徴点検出部５４２、位置ずれ演算部５４７、補正処理部５４５、セレクタ５４６を備える。
【０１３４】
パターン発生部５４１は、通信部から、テスト開始を指示する開始信号が入力されると、印刷用紙の所定の位置に特徴点を有するテストパターンを形成するためのパターンデータを発生させる。特徴点検出部５４２は、テストパターンが印刷された印刷用紙をスキャナで読み取って得られた画像データから、テストパターンの位置（特徴点）を検出する。
【０１３５】
位置ずれ演算部５４７は、特徴点ずれ演算部５４３及び着目点ずれ演算部５４４から構成される。特徴点ずれ演算部５４３は、特徴点検出部５４２により検出された特徴点における本来出力すべき位置とのずれを検出する。着目点ずれ演算部５４４は、特徴点ずれ演算部５４３により検出された特徴点のずれから、各画素（各着目点）でのずれ量を算出する。
【０１３６】
補正処理部５４５は、着目点ずれ演算部５４４により算出された各画素でのずれ量に基づいて、各画素での位置ずれを補正し、補正済みの画像データを生成する。セレクタ５４６は、パターン発生部５４１において発生したテストパターンのデータと、補正処理部５４５において生成された画像データかの何れかを選択的に通過させる。
【０１３７】
パルス発生部５５０は、パターン発生部５４１において発生したテストパターンのデータ又は補正処理部５４５において生成された画像データに基づいて、印刷出力部１０５における画像形成のためのＰＷＭ（Pulse Width Modulation）信号を生成する。
【０１３８】
次に、図１１の画像処理回路１０３ｂにおける動作を説明する。図１２のフローチャートを参照して、画像処理回路１０３ｂにおいて実行される位置ずれ補正・出力処理について説明する。
【０１３９】
管理装置２００から通信ネットワークＮを介して画像処理回路１０３ｂに、テスト開始を指示する開始信号が入力されると（ステップＳ１１）、まず、パターン発生部５４１において、所定のテストパターンを印刷用紙上に出力するためのパターンデータが発生する。このパターンデータは、セレクタ５４６を通過し、パルス発生部５５０において、パターン発生部５４１で発生したパターンデータに応じたＰＷＭ信号が生成される。印刷出力部では、パルス発生部５５０で生成されたＰＷＭ信号に基づいて、印刷用紙上にテストパターンの画像が印刷出力される（ステップＳ１２）。
【０１４０】
このテストパターンの画像が印刷された印刷用紙の一例を図１３に示す。図１３において、印刷用紙の左上、中央上、右上、左下、中央下、右下の６箇所に、逆Ｌ字型のテストパターンが印刷されている。印刷用紙に印刷されるテストパターンの個数は特に限定されないが、少なくとも、印刷用紙の四隅付近を含むことが望ましい。図１４に、図１３に示したテストパターンの拡大図を示す。ここでは、逆Ｌ字型の内側の角を特徴点として定めている。なお、モノクロ画像形成の場合、テストパターンは、図１３のように配置されるが、カラー画像形成の場合は、形成色（例えば、ＹＭＣＫ）のテストパターンを図１５のように配置すればよい。
【０１４１】
次いで、テストパターンが形成された印刷用紙は、スキャナまで自動搬送されて、スキャナの原稿台に載置され、印刷用紙上のテストパターンの画像が、スキャナにより読み取られる（ステップＳ１３）。次いで、特徴点検出部５４２において、スキャナにより読み取られた画像データから、テストパターンの特徴点が抽出される（ステップＳ１４）。
【０１４２】
なお、ステップＳ１４において、テストパターンの特徴点を抽出するためには、例えば、図１４（ｂ）に示すような、９画素（副走査方向３画素×主走査方向３画素）の画像データを順次パターンマッチングすればよい。なお、パターンマッチングの対象となる画像データの画素数を大きくすれば、特徴点を抽出する精度が高まる。
【０１４３】
テストパターンの特徴点が抽出されると、画像形成時のひずみ等がない場合に特徴点が本来あるべき位置と、特徴点が実際に抽出された位置とのずれ量が、主走査方向と副走査方向の各々について算出され（ステップＳ１５）、算出された位置ずれ量が、画像メモリ５３０に保存される。
【０１４４】
ステップＳ１５においては、テストパターンの全ての特徴点について、位置ずれ量を算出する必要がある。これは、印刷用紙上のテストパターンをスキャナで読み取る際に、図１６に示すように、画像全体がずれたり、傾いたりすることがあることによる。以下、各特徴点における位置ずれ量の算出方法について説明する。
【０１４５】
（ΔＸ（ｃ、ｉ、ｊ）、ΔＹ（ｃ、ｉ、ｊ））＝［スキャナで読み取られた特徴点（色ｃ、位置（ｉ、ｊ））の座標］−［本来位置すべき特徴点（色ｃ、位置（ｉ、ｊ））の座標］と定義する。ここで、ｃ＝Ｙ（イエロー）、Ｍ（マゼンダ）、Ｃ（シアン）、Ｋ（黒）、ｉ＝０〜ｍ、ｊ＝０〜ｍである。
【０１４６】
本実施の形態における画像形成装置１００のように、レーザ方式の画像形成装置の場合、色の違いによって副走査方向の伸縮の差は生じないと考えられるため、この特性を利用する。位置ずれ補正に用いる２つの特徴点を、（Ｋ、０、０）と、（Ｋ、０、ｎ）とすると、各特徴点（ｃ、ｉ、ｊ）において、主走査方向では、ΔＸ（ｃ、ｉ、ｊ）からΔＸ（Ｋ、０、０）＋（ｉ/ｍ）×｛ΔＸ（Ｋ、０、ｎ）−ΔＸ（Ｋ、０、０）｝を差し引き、副走査方向では、ΔＹ（ｃ、ｉ、ｊ）からΔＹ（Ｋ、０、０）＋（ｊ/ｍ）×｛ΔＹ（Ｋ、０、ｎ）−ΔＹ（Ｋ、０、０）｝を差し引く必要がある。
【０１４７】
従って、実際に画像出力する際に、各特徴点（ｃ、ｉ、ｊ）における主走査方向の位置ずれ量δＸ（ｃ、ｉ、ｊ）と、副走査方向における位置ずれ量δＹ（ｃ、ｉ、ｊ）は、それぞれ、下記の式（１）、式（２）のようになる。
δＸ（ｃ、ｉ、ｊ）＝ΔＸ（ｃ、ｉ、ｊ）−ΔＸ（Ｋ、０、０）＋（ｉ/ｍ）×｛ΔＸ（Ｋ、０、ｎ）−ΔＸ（Ｋ、０、０）｝ （１）、
δＹ（ｃ、ｉ、ｊ）＝ΔＹ（ｃ、ｉ、ｊ）−ΔＹ（Ｋ、０、０）＋（ｊ/ｍ）×｛ΔＹ（Ｋ、０、ｎ）−ΔＹ（Ｋ、０、０）｝ （２）
【０１４８】
各特徴点における位置ずれ量が算出されると、着目点ずれ演算部５４４において、これら各特徴点における位置ずれ量から、各画素を着目点として、各着目点における位置ずれ量が算出され（ステップＳ１６）、画像メモリ５３０に保存される。以下、図１７を参照して、各画素における位置ずれ量の算出方法について説明する。
【０１４９】
図１７において、着目点▲５▼の画素の位置ずれ量は、その画素の周辺に位置するテストパターンの特徴点▲１▼、▲２▼、▲３▼、▲４▼の位置ずれ量に基づいて算出することができる。なお、必ずしも着目点の周囲に特徴点が存在するとは限らないが、複数の特徴点が、片側に偏在していても、位置ずれ量を類推して算出することは可能である。
【０１５０】
着目点▲５▼の座標を（ｘ、ｙ）、色をｃとし、特徴点▲１▼〜▲４▼の座標を下記のように定義する。
特徴点▲１▼の座標＝（Ｘ（ｃ、ｉ、ｊ）、Ｙ（ｃ、ｉ、ｊ））
特徴点▲２▼の座標＝（Ｘ（ｃ、ｉ＋１、ｊ）、Ｙ（ｃ、ｉ＋１、ｊ））
特徴点▲３▼の座標＝（Ｘ（ｃ、ｉ、ｊ＋１）、Ｙ（ｃ、ｉ、ｊ＋１））
特徴点▲４▼の座標＝（Ｘ（ｃ、ｉ＋１、ｊ＋１）、Ｙ（ｃ、ｉ＋１、ｊ＋１））
【０１５１】
この場合、着目点▲５▼における位置ずれ量δｘ、δｙは、以下のような補間演算により求めることができる。
δｘ＝δＸ（ｃ、ｉ、ｊ）＋｛ｘ−Ｘ（ｃ、ｉ、ｊ）｝×｛δＸ（ｃ、ｉ＋１、ｊ）−δＸ（ｃ、ｉ、ｊ）｝/｛Ｘ（ｃ、ｉ＋１、ｊ）−Ｘ（ｃ、ｉ、ｊ）｝
δｙ＝δＹ（ｃ、ｉ、ｊ）＋｛ｙ−Ｙ（ｃ、ｉ、ｊ）｝×｛δＹ（ｃ、ｉ、ｊ＋１）−δＹ（ｃ、ｉ、ｊ）｝/｛Ｙ（ｃ、ｉ、ｊ＋１）−Ｙ（ｃ、ｉ、ｊ）｝
なお、テストパターンの特徴点の位置ずれ量を用いた各着目点における位置ずれ量の算出方法は、ここで示した方法に限定されない。
【０１５２】
各着目点における位置ずれ量に基づいて実際に画像形成を行う場合（ステップＳ１７；ＹＥＳ）、画像メモリ５３０に保存された画像形成対象の画像データに対し、ステップＳ１６において算出された位置ずれ量に基づいて位置ずれ補正が施され（ステップＳ１８）、補正済みの画像データが生成される。
【０１５３】
次いで、位置ずれ補正が施された画像データに基づいて、画像形成のためのＰＷＭ信号が生成され、そのＰＷＭ信号に基づいて印刷出力が行われる（ステップＳ１９）。印刷出力が終了すると、通信部１０９から、テストの終了を管理装置２００に通知するための終了信号が出力され（ステップＳ２０）、本位置ずれ補正・出力処理が終了する。
【０１５４】
管理装置２００では、画像形成装置１００からテスト終了信号が受信されると、情報保持部２０２に、画像形成装置１００における位置ずれ補正の動作試験に関する情報が保存される。料金演算部２０３では、情報保持部２０２に保存された、画像形成装置１００における動作試験情報に基づいて、画像形成装置１００に課する料金が算出され、その算出された料金が、予め指定された通信端末に通知される。
【０１５５】
なお、図１２で示す処理を、画像形成に用いる各色（例えば、ＹＭＣＫの４色）の各々で実行するようにすると、各色の画像が本来の位置に形成されるため、色ずれも解消される。
【０１５６】
以上のように、画像処理回路１０３ｂによれば、管理装置２００から通信ネットワークＮを介して、画像データの位置ずれを補正可能にしたことにより、画像形成装置１００における利便性を向上させることができる。
【０１５７】
なお、本実施の形態における記述内容は、本発明の趣旨を逸脱しない範囲で適宜変更可能である。
【０１５８】
【発明の効果】
本発明によれば、管理装置から通信ネットワークを介して画像形成装置内の画像処理回路の動作状態を判定（診断）することが可能になり、画像処理回路の動作試験に係るコストを削減することができる。
【０１５９】
また、画像処理回路は、演算手順記憶回路に設定された画像処理の演算手順を示す設定値に従って、必要なデータを選択するセレクタを備えることにより、任意の手順での画像処理が可能になり、画像処理回路開発後の仕様変更に容易に対応でき、汎用性を高めることができる。特に、管理装置から通信ネットワークを介して、画像処理回路における画像処理の演算手順、演算パラメータを設定可能にしたことにより、画像形成装置における利便性を向上させることができる。
【０１６０】
更に、管理装置から通信ネットワークを介して画像処理回路が動作可能な周波数を測定可能にすることにより、画像処理回路の動作状態を判定（診断）することができ、画像形成装置における利便性を更に向上させることができる。
【０１６１】
また、管理装置から通信ネットワークを介して画像データの位置ずれを補正可能にしたりすることにより、画像形成装置における利便性を更に向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態における画像形成装置の管理システム１１の構成を示すブロック図。
【図２】画像形成装置１００において実行される動作試験を示すフローチャート。
【図３】機能変更が可能な画像処理回路１０３ａの回路構成を示すブロック図。
【図４】画像処理前の各種データ設定の際のタイミングチャート。
【図５】９画素の画像データを示す図。
【図６】画像処理回路１０３ａの各ＦＦからの出力を示すタイミングチャート。
【図７】図１の動作周波数測定部１０８の回路構成を示すブロック図。
【図８】ディレイチェーン部４２０から出力される遅延クロック信号を示すタイミングチャート。
【図９】図７のセレクト部４５０の構成を示すブロック図。
【図１０】動作周波数測定部１０８の動作を示すタイミングチャート。
【図１１】画像の位置ずれ補正が可能な画像処理回路１０３ｂの回路構成を示すブロック図。
【図１２】画像処理回路１０３ｂにおいて実行される位置ずれ補正・出力処理を示すフローチャート。
【図１３】印刷用紙に印刷されたテストパターンの一例を示す図。
【図１４】図１３のテストパターンの拡大図。
【図１５】印刷用紙に印刷されたテストパターンの一例を示す図。
【図１６】テストパターンが印刷された印刷用紙をスキャナで読み取った場合の画像のずれを示す図。
【図１７】各画素（各着目点）における位置ずれ量の算出方法を説明するため図。
【符号の説明】
１１ 画像形成装置の管理システム
１００ 画像形成装置
１０１ 処理情報保持部
１０２ 画像メモリ
１０３、１０３ａ、１０３ｂ 画像処理回路
１０４ パターン発生部
１０５ 印刷出力部
１０６ 読取部（スキャナ）
１０７ 判定部
１０８ 動作周波数測定部
１０９ 通信部
２００ 管理装置
２０１ 制御部
２０２ 情報保持部
２０３ 料金演算部
ＭＧ 演算モジュール群
ＳＧ セレクタ群
ＲＧ 出力保持レジスタ群（出力保持回路）
Ｒ１ 演算パラメータ記憶回路
Ｒ２ 演算手順記憶回路
３０１ テストデータ生成部
３０２ クロック動作判定部
３０３ ＣＰＵ
４００ クロック生成部
５４５ 補正処理部
５４７ 位置ずれ演算部

Claims (5)

1. 画像形成装置と、通信ネットワークを介して前記画像形成装置を管理する管理装置から構成される画像形成装置の管理システムであって、
   前記管理装置は、前記画像形成装置に対し、動作試験を指示する信号と、画像処理の演算手順を示す設定値のデータと、当該画像処理を行うための演算パラメータのデータと、を送信する通信部を備え、
   前記画像形成装置は、
   前記管理装置からの動作試験指示に応じて、試験用の画像に対し、所定の画像処理を施す画像処理回路と、
   前記画像処理が施された画像を印刷用紙に印刷出力する印刷出力部と、
   前記印刷出力部により印刷用紙上に印刷出力された画像を読み取る読取部と、
   前記読取部により読み取られた画像と、予め決められた期待画像を比較することにより、前記画像処理回路が正常に動作するか否かを判定する判定部と、
   前記判定部における判定結果を前記管理装置に送信する通信部と、
   を備え、
   前記画像処理回路は、
   前記所定の画像処理を行うための複数の演算モジュールと、
   前記複数の演算モジュールの各々の出力段に接続され、クロック信号の信号変化のタイミングで、前記複数の演算モジュールの各々からの出力データを取り込んで保持する複数の出力保持回路と、
   前記管理装置から送信された前記演算パラメータのデータを記憶する演算パラメータ記憶回路と、
   前記管理装置から送信された前記演算手順を示す設定値のデータを記憶する演算手順記憶回路と、
   前記複数の演算モジュールの各々の入力段に接続され、前記演算手順記憶回路に記憶された演算手順の設定値に従って、画像処理対象の画像データ、前記演算パラメータを示すデータ及び前記複数の出力保持回路の各々の出力データの中から択一的にデータを選択し、選択したデータを後段に接続された演算モジュールに出力するセレクタと、
   を備えることを特徴とする画像形成装置の管理システム。
2. 前記画像形成装置は、前記画像処理回路が動作可能な周波数を測定する動作周波数測定部を備え、
   前記動作周波数測定部は、
   前記画像処理装置を動作させるための、任意の周波数のクロック信号を生成するクロック生成部と、
   前記クロック生成部により生成されたクロック信号で前記画像処理回路が正常に動作するか否かを判定するクロック動作判定部と、を備え、
   前記画像形成装置の通信部は、前記クロック動作判定部による判定結果を前記管理装置に更に送信することを特徴とする請求項１に記載の画像形成装置の管理システム。
3. 前記画像処理回路は、
   前記読取部により読み取られた画像から、当該画像の特徴点を検出する特徴点検出部と、
   前記特徴点検出部により検出された前記画像の特徴点から、当該画像の位置ずれ量を算出する位置ずれ演算部と、
   前記位置ずれ演算部により算出された位置ずれ量に基づいて、印刷出力対象の画像の位置ずれを補正する処理を行う補正処理部と、を備え、
   前記印刷出力部は、前記補正処理部により位置ずれが補正された画像を印刷出力することを特徴とする請求項１又は２に記載の画像形成装置の管理システム。
4. 前記印刷出力部は、感光体ドラム、レーザ光照射装置、ポリゴンミラーを備え、電子写真方式で印刷出力することを特徴とする請求項１〜３の何れか一項に記載の画像形成装置の管理システム。
5. 前記管理装置は、
   前記画像形成装置で行われた各種の動作試験に関する情報を保持する情報保持部と、
   前記情報保持部により保持された情報に基づいて、前記画像形成装置に課する管理費用を算出する料金演算部と、
   を備えることを特徴とする請求項１〜４の何れか一項に記載の画像形成装置の管理システム。

Images