JP3210157B2 - 液晶表示装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示装置に関し、
より詳細には、映像データ信号の基準となるドットクロ
ック信号が異なる信号源に対し、１水平期間分の映像デ
ータをチェックし、すべてのドットで適正レベルになる
もので、ドットクロックの発振回路の分周比を調整して
ドットクロックを決めるようにした液晶表示装置に関す
る。例えば、パーソナルコンピュータ，ワークステーシ
ョン，ビデオ機器などの映像表示機器全般に適用される
ものである。

【０００２】

【従来の技術】図５は、従来のＣＲＴ（Cathode Ray Tu
be：陰極線管）表示装置とコンピュータとの接続図で、
図中、２４はコンピュータワークステーション、２５は
ＣＲＴ表示装置である。コンピュータワークステーショ
ン２４からは、水平同期信号と垂直同期信号と映像信号
Ｒ，Ｇ，Ｂが、ＣＲＴ表示装置２５に入力される。すな
わち、パーソナルコンピュータやワークステーションな
どでＣＲＴ表示装置にデータを表示させようとする場
合、水平同期信号（ＨＳＹＮＣ），垂直同期信号（ＶＳ
ＹＮＣ）と、映像信号（Ｒ,Ｇ,Ｂ）によって接続され、
ＣＲＴ表示装置は、これらの信号に基づいて映像を表示
する構造になっている。

【０００３】図６は、従来の液晶表示装置とコンピュー
タとの接続図で、図中、２５は液晶（ＬＣＤ）表示装
置、２５ａはコントローラ、２５ｂは液晶（ＬＣＤ）表
示ユニットで、図５と同じ作用をする部分は、同一の符
号を付してある。なお、図中、Ｈは水平同期信号、Ｖは
垂直同期信号、Ｒ,Ｇ,Ｂは映像信号である。ＣＲＴ表示
装置の代りにＬＣＤ表示装置を使って映像を表示させよ
うとする場合、図６のようになる。このとき、ＬＣＤ表
示ユニット２５ｂの内部は映像信号と水平・垂直同期信
号の他に、映像データ１ドットに対応したドットクロッ
クが必要となる。

【０００４】図７は、図６におけるＬＣＤ表示ユニット
の構成図で、図中、３１は内蔵コントローラ、３２はＤ
Ｃ−ＤＣコンバータ、３３はソースドライバ、３４はＴ
ＦＴ（Thin Film Transistor：薄膜トランジスタ）ＬＣ
Ｄパネル、３５はソースドライバ、３６はゲートドライ
バである。

【０００５】ＬＣＤ表示ユニット２５ｂは、１ドット単
位のセルを駆動するのに、ロウ方向を走査するゲートド
ライバ３６と、カラム方向を走査するソースドライバ３
３，３５の２種類のドライバによって行っているが、こ
れらすべてをコントロールしようとすると、多くのピン
数とタイミング回路が必要となるため、内蔵コントロー
ラ３１によってコントロールする構成となっている。こ
のとき、内蔵コントローラ３１に必要な信号は、水平・
垂直同期信号（ＨＳＹＮＣ，ＶＳＹＮＣ），映像信号
（Ｒ,Ｇ,Ｂ）と、ドットクロック（ＣＬＫ）である。

【０００６】パーソナルコンピュータやワークステーシ
ョン本体から、水平・垂直同期信号と映像信号は送られ
てくるが、ドットクロックは送られてこないので、表示
装置の内部で作成する必要がある。このため、従来は、
送り側のコンピュータと受け側のＬＣＤ表示装置を１体
化したり、接続の組合せを固定化した専用の表示装置が
ほとんどであった。

【０００７】図８（ａ）〜（ｅ）は、従来の液晶表示装
置の映像信号とドットクロックのタイミングチャートで
ある。図８（ａ）は水平同期信号、図８（ｂ）は映像デ
ータ信号、図８（ｃ）はドットクロック、図８（ｄ）は
映像データ信号、図８（ｅ）はドットクロックである。

【０００８】また、仮に汎用の表示装置である場合で
も、図８に示すように、映像データ信号とドットクロッ
クを１対１に対応させ、鮮明な映像を表示させるために
は、次の,の２つの条件を満足しなければならな
い。 映像信号の１ドット分のデータとＬＣＤ表示ユニット
のドットクロックが１対１に対応しなければならない。 映像信号のセンターにドットクロックがきちんと同期
して、データ信号をきちんとラッチできなければならな
い。 以上、２つの条件が満足されないと、映像データがにじ
んだり、ゆらぎが発生したりして、鮮明な映像が得られ
ない。

【０００９】ドットクロックは、送り側のコンピュータ
やワークステーションによって様々であり、例をあげれ
ば、以下の表１のようになる。

【００１０】

【表１】

【００１１】また、送り側からドットクロックの情報が
こないので、前述の２条件を満足させるためには、目視
にて画面のゆれやにじみを判別し、スイッチなどによ
り、手動にてドットクロックの発振周波数や同期位置を
コントロールしているのが現状であり、その一例を次に
示す。

【００１２】図９は、従来の液晶表示装置の構成図で、
図中、４１ａ〜４１ｃは増幅器、４２はＡ／Ｄ変換器、
４３はデータ処理回路、４４はＰＬＬ（Phase Locked L
oop：位相同期ループ）回路、４５はＬＣＤ表示ユニッ
トである。

【００１３】コンピュータやワークステーションからの
映像データ信号は、図のように入力されるが、通常、
Ｒ,Ｇ,Ｂの３種類の信号線より構成される。図９の例で
は、アナログのＲ,Ｇ,Ｂの映像信号を示しており、その
場合は、Ｒ,Ｇ,Ｂ各１本の計３本の信号線となる。ディ
ジタルのＲ,Ｇ,Ｂの映像信号の場合、Ａ／Ｄ変換器４２
を省略することができるが、色数の分だけＲ,Ｇ,Ｂ各々
の信号線が増えることになる。例えば、８色表示であれ
ばＲ,Ｇ,Ｂ各１本、６４色表示であればＲ,Ｇ,Ｂ各２本
という具合である。

【００１４】次に、同期信号であるが、垂直同期信号
は、そのままＬＣＤ表示ユニット４５に接続される。水
平同期信号は、ＬＣＤ表示ユニット４５に行く以外にド
ットクロック発生のための基準信号として用いられる。
ドットクロックの発生器としては、例えば、ＰＬＬ回路
４４が用いられる。

【００１５】図１０は、図９におけるＰＬＬ回路の構成
図で、図中、５１は遅延回路、５２ａは位相比較器、５
２ｂはチャージポンプ、５３はＬＰＦ（Low Pass Filte
r）、５４はＶＣＯ（Voltage Controlled Oscillator：
電圧制御発振器）、５５は分周器（１／ｎ）である。

【００１６】位相比較器５２ａは、水平同期信号を基準
信号とし、ＶＣＯ５４の出力信号を分周器５５で分周し
た信号を可変信号として、これらのＲＩＮとＶＩＮの位
相を比較して位相差を検出するものである。また、チャ
ージポンプ５２ｂは、前記位相比較器５２ａによる位相
差に応じた信号を出すものである。例えば、ＲＩＮの位
相がＶＩＮの位相より進んでいればＶＦ、逆であればＤ
Ｆなどである。

【００１７】この時の信号は、誤差電圧としてＬＰＦ５
３に出力され、さらに、ＬＰＦ５３により高周波成分が
除去され、ＶＣＯ５４に制御電圧として出力される。Ｖ
ＣＯ５４は自走周波数で発振しており、前記制御電圧が
印加された場合に、自走周波数がＲＩＮに近づくように
制御される。そして、位相比較器５２ａによって位相が
ロックされれば、該ＶＣＯ５４からの出力信号は、遅延
回路５１に出力される。

【００１８】該ＶＣＯ５４からの出力信号をドットクロ
ックとして、ＬＣＤ表示ユニットに入力される。そこ
で、ＬＣＤ表示装置として正常に動作するためには、前
記の２つの条件、すなわち、映像信号とドットクロック
が１対１であることと、映像信号のセンターにドットク
ロックのセンターが同期しており、データ信号を十分ラ
ッチできることであった。

【００１９】図１１は、ＰＬＬ回路の他の構成図で、前
記条件を満たす従来例である。図中、５０は増幅器、
５６はスイッチで、その他、図１０と同じ作用をする部
分は同一の符号を付してある。

【００２０】ドットクロック数を決めるのは、図のＰＬ
Ｌ回路での分周器５５である。該分周器５５の分周比を
変化させてやることによって、ドットクロック数（ドッ
トクロックの周波数）が決定される。例えば、水平同期
信号が３１.４７KHzでドットクロックが２５.１７５MHz
の場合、分周器の分周比は１／800となる。送り側のド
ットクロック数が既に分かっている場合には、一義的に
分周比は決定するが、前述したように、この場合は、汎
用表示装置としては使用できず、コンピュータと表示部
の一体型の装置や、組合せの固定化された表示装置とな
る。汎用表示装置とするためには、使用者が表示を目視
で確認しながら、にじみやゆらぎなどがなくなるよう
に、分周器の分周比をスイッチ５６などにより切替えて
変化させる必要がある。

【００２１】図１２（ａ）〜（ｄ）は、分周比の適合・
不適合時のタイミングチャートである。図１２（ａ）は
映像データ信号、図１２（ｂ）は正常なドットクロッ
ク、図１２（ｃ）は正しくないドットクロック（クロッ
ク数が多い）、図１２（ｄ）は正しくないドットクロッ
ク（クロック数が少ない）である。

【００２２】図１３は、前記の条件を満たす従来例を
示す図で、映像信号とドットクロックとの相対位置は、
ＰＬＬ回路前段に設けられた遅延回路である。図１４
（ａ）〜（ｃ）は、遅延回路とドットクロックとの位相
タイミングの関係を示す図で、図１４（ａ）は水平同期
信号、図１４（ｂ）は遅延回路信号、図１４（ｃ）はド
ットクロックである。

【００２３】遅延回路の遅延の長さにより、ドットクロ
ックの位相が変化する訳であるが、前述のドットクロッ
ク数調整のための分周比の場合と同様に、汎用表示装置
では、使用者が表示を目視で確認しながら、にじみや色
ずれ，ゆらぎなどが発生しない位置となるように、スイ
ッチなどにより遅延回路の切替を行っている。

【００２４】図１５は、液晶表示装置の他の従来例を示
す図で、前記の条件を満足していたとして条件を満
足するための従来例である。図中、５７はスイッチで、
その他、図１０及び図１１と同じ作用をする部分は、同
一の符号を付してある。図１６（ａ）〜（ｄ）は、映像
信号とドットクロックの位相の適正・不適正のタイミン
グチャートである。図１６（ａ）は映像データ信号、図
１６（ｂ）はドットクロック、図１６（ｃ）は映像デー
タ信号、図１６（ｄ）はドットクロックである。

【００２５】映像信号とドットクロックとの相対位置
は、ＰＬＬ回路前段に設けられた遅延回路により決めら
れる。遅延回路とドットクロックとの位相タイミングの
関係は図１４のようになる。遅延回路の遅延時間の長さ
により、ドットクロックの位相が変化する訳であるが、
従来、この調整は使用者が表示を目視して確認しなが
ら、にじみや色ズレ，ゆらぎなどが発生しない位置とな
るように、スイッチなどで遅延回路の切替を行ってい
る。

【００２６】

【発明が解決しようとする課題】前述のように、従来の
液晶表示装置において、映像データ信号の基準となるド
ットクロック数の異なる信号源に合せて、液晶表示装置
に映像データを表示させようとする場合、目視にてにじ
みやゆらぎがなくなるように、ドットクロック数を手動
で調整する必要がある。本発明は、この手動の調整をな
くし、自動的に行うものである。また、映像データ信号
と、その基準となるドットクロックの相対位置が正しい
位置関係にない場合、表示ににじみやゆらぎ，色ズレな
どが発生する。従来、目視と手動にてＰＬＬの遅延回路
の遅延時間を切替えて相対位置の調整を行っており、精
度も悪く、わずらわしいものであった。

【００２７】本発明は、このような実情に鑑みてなされ
たもので、ドットクロックに対応した映像信号データを
１水平期間すべてにおいてチェックし、適正レベルのデ
ータであるかを判別し、適正レベルにない場合には、ド
ットクロックを発生させる発振回路の分周比を変化さ
せ、すべてが適正レベルになるまで行うことにより、ド
ットクロック数を決定すること、また、映像データ信号
と基準信号であるドットクロックの相対位置を適正にす
るため、映像信号レベルをチェックし、ドットクロック
の発振回路の遅延時間をコントロールし、発振器の位相
を調整し、自動的に相対位置を決定するようにした液晶
表示装置を提供することを目的としている。

【００２８】

【課題を解決するための手段】本発明は、上記目的を達
成するために、（１）陰極管用の映像信号と共に入力さ
れてくる同期信号に基づき、電圧制御発振器と、該電圧
制御発振器の出力信号を分周する分周器と、位相比較器
等からなるフェーズ・ロックド・ループ回路より構成さ
れ、映像信号と同じ周期でかつ映像信号に同期したドッ
トクロックを生成し、該ドットクロックで前記映像信号
をラッチするデータラッチ装置を有し、該データラッチ
装置でラッチした映像信号の画像を、画素マトリクス状
に配列した表示パネルで再生するようにした液晶表示装
置において、予め設定された最大レベルと最小レベルの
２値間をドットクロック周期で変化する縦ストライプの
パターンである映像信号を入力し、前記データラッチ装
置によりラッチされた前記映像信号のレベルが前記最大
レベルと最小レベルに合致するまで、前記分周器の分周
比を切り換える動作を指定する指定手段を有すること、
或いは、（２）陰極管用の映像信号と共に入力されてく
る同期信号に基づき、映像信号と同じ周期でかつ映像信
号に同期したドットクロックを生成し、該ドットクロッ
クで前記映像信号をラッチするデータラッチ装置を有
し、該データラッチ装置でラッチした映像信号の画像
を、画素マトリクス状に配列した表示パネルで再生する
ようにした液晶表示装置において、前記データラッチ装
置は、入力されてくる同期信号に基づき、前記ドットク
ロックに対して数段階にわたって遅延時間の異なる遅延
処理を施し、遅延した１つのドットクロックを前記映像
信号をラッチするラッチクロックとして選択して出力す
る遅延時間切換手段と、予め設定された最大レベルと最
小レベルの２値間をドットクロック周期で変化する縦ス
トライプのパターンである映像信号を入力し、前記デー
タラッチ装置によりラッチされた前記映像信号のレベル
が前記最大レベルと最小レベルに合致するまで、前記遅
延時間切換手段に対して、選択するドットクロックを切
り換える動作を指定する指定手段を有することを特徴と
したものである。

【００２９】

【作用】ドットクロック数を決める発振回路の分周比を
設定するのに、特定の映像パターンデータを入力し、そ
のデータのレベルをドットクロックの１ドット毎に判別
し、すべてが適正なレベルになるように分周比を変化さ
せ、ドットクロックの分周比を決定し、目視と手動によ
るのではなく、自動的にドットクロック数を決定するも
のである。また、特定の映像パターンデータを入力し、
そのデータのレベルをチェックし、適正なレベルと判別
されるまで、ドットクロックの発振回路の遅延時間を変
更し、発振の位相をずらすことにより、適正な相対位置
を求めるものである。

【００３０】

【実施例】実施例について、図面を参照して以下に説明
する。図１は、本発明による液晶表示装置の一実施例を
説明するための構成図で、ドットクロック発生回路部分
を示す図である。図中、１ａ，１ｂは増幅器、２は遅延
回路、３は位相比較器・チャージポンプ、４はＬＰＦ
（Low Pass Filter）、５はＶＣＯ（Voltage Controlle
d Oscillator：電圧制御発振器）、６はＨ・Ｖカウン
タ、７はアドレス設定回路、８はＡ／Ｄ変換器、９はラ
ッチ、１０はコントローラ、１１は分周器、１１ａはス
イッチである。

【００３１】ドットクロックは、水平同期信号から遅延
回路２を通った出力に位相を合わせて、ＶＣＯ５より発
振が行われるが、その発振を分周器１１によって分周し
てドットクロック数が決められる。分周比が正しく設定
された場合、映像信号とドットクロックの関係は図８
（ｄ）,（ｅ）に示すように１対１に対応し、ドットク
ロックの立上りで映像データが正しくラッチされる。ま
た、ドットクロック数が適正でなく、多かったり少なか
ったりした場合には、図１２（ａ）〜（ｄ）及び図１３
に示すように、映像データのいずれかの位置で不定なデ
ータをラッチすることになる。

【００３２】本発明は、このような事実に着目し、あら
かじめレベルのわかっている映像データを入力し、１水
平期間分の１ドット単位で映像データのレベルをチェッ
クし、すべてが正しいレベルの値のデータであれば、適
正なドットクロックとして分周比を決定する。もし、い
ずれかのドットが適正なレベルでない場合には、分周器
１１の分周比を変更し、すべてのドットが適正レベルに
なるまで分周比の変更を行い、正しい分周比を決めるも
のである。正しい分周比が決められることにより、映像
データとドットクロックが１対１となる。

【００３３】例として、表示ドット数が６４０ドットの
場合を考えてみる。入力映像データとして交互に最大レ
ベル，最小レベルと表示されるような縦ストライプのパ
ターンを入力する（図２（ａ））。水平のデータ位置と
して１番目から６４０番目まで６４０ドット分のデータ
をチェックする。このとき、水平同期信号，垂直同期信
号，ドットクロック信号より、水平・垂直位置のアドレ
スを設定する。最初のアドレス１番で、映像データをコ
ントローラにより入力する。同時に、コントローラに
は、現在のアドレスが１番であるという情報も伝わって
いる。

【００３４】ここで、簡単のため、映像信号Ｒのデータ
のみに着目して考える。さらに、Ａ／Ｄ交換器により８
ビットの階調としてデータが出力されるとすると、映像
データ信号のレベルの最小値は０で、最大値は２５５で
ある。このとき、入力されている映像データは、最大
（２５５）と最小（０）の交互のデータということがわ
かっているので、コントローラに入力されるアドレス１
番のデータは２５５でなければならない。適正レベルの
データがラッチされていれば２５５である。次に、アド
レス２番を考えると、アドレス２番には最小レベルのデ
ータがコントローラ１０に入力されているはずである。

【００３５】このようにして、アドレス１番から６４０
番まで行う。もし不適正なレベルのデータがラッチされ
ると、０と２５５以外の値がコントローラ１０に入力さ
れることになる。不適正なレベルのデータが入力された
ら分周比を変えて、１番から順に、またデータを読み取
っていく。１水平期間分、すなわち６４０ドット分のデ
ータすべてにおいて、２５５，０，２５５…と交互にデ
ータが読み取れるまで、分周器の分周比を変化させてい
く。そして、すべてが適正レベルのデータを読み取れた
ところで分周比を決定する。

【００３６】図３は、本発明による液晶表示装置の他の
実施例を示す図で、ドットクロック発生回路部分を示す
図である。図中、１１ａ，１１ｂは増幅器、１２は遅延
回路、１２ａはスイッチ、１３は位相比較器・チャージ
ポンプ、１４はＬＰＦ（LowPass Filter）、１５ＶＣＯ
（Voltage Controlled Oscillator：電圧制御発振
器）、１６はＨ・Ｖカウンタ、１７はアドレス設定回
路、１８はＡ／Ｄ変換器、１９はラッチ、２０はコント
ローラ、２１は分周器（１／ｎ）である。

【００３７】ドットクロックは、水平同期信号から遅延
回路１０を経た出力に位相を合わせて発振され、ドット
クロック数は分周器２１の分周比により決まる。従来例
の中で示したように、表示ににじみやゆらぎがなくなる
ためには、２つの条件を満足しなければならない。今、
仮に第一の条件である映像信号とドットクロックが１対
１となる条件を満足したとしても、第二の条件であるド
ットクロックと映像信号の相対位置が正しくないと、デ
ータのラッチが行えないので、従来は目視と手動により
調整が行われていた。

【００３８】本発明では、このような手動による調整を
解消するためのもので、映像データとドットクロックの
位相がズレていた場合、特定データを入力したとき、適
正レベルにデータがラッチされないことに着目し、位相
を自動的に調整するものである。その方法としては、ま
ず、任意の点にある任意のレベルのデータ（例えば、レ
ベル最大）を入力し、その位置のデータ値を読み取る。
この値が適正な値であるかをチェックし、適正な値でな
ければ、遅延回路１２の遅延時間を切替える。

【００３９】すると、ドットクロックと映像データ信号
の相対位置がズレる。そこで、再びデータ信号の値を読
み取る。適正レベルの値であれば終了し、適正レベルの
値でなければ再度遅延回路１２の遅延時間を切替える。
このようにして、適正レベルになるまで繰り返し、遅延
回路１２の遅延時間を決定する。一例として、水平位置
１００番目，垂直位置１００番目のポイント（100,10
0）に最大レベル，水平位置１０１番目，垂直位置１０
０番目のポイント（101,100）に最小レベルとなるよう
な映像データ信号を入力する。今、説明を簡単にするた
めに、映像データはＲのみと考える。ここで、Ａ／Ｄ変
換器より８ビットの階調としてデータが出力されるとす
ると、映像データの最小値は０、最大値は２５５であ
る。これ以外の値のときは、不適正なレベルのデータで
ある。

【００４０】さらに、今、１ドットのデータ幅が約３０
nsec、ドットクロック移動のステップ（遅延の単位）を
約３nsec、また、データの不適正レベルの範囲が最大約
２０nsecとし、スタート時に図４（ｂ）の位置関係にな
っていたとする。最初に、（100,100）番地のデータを
読み取ると、不適正のレベルのデータが読み込まれる。
したがって、遅延回路を切替えると、ドットクロックが
図４（ｃ）のように移動する。不適正レベルの範囲が約
２０nsecなので、また不適正レベルのデータとして読み
込まれる。このようにして、ドットクロックを約７回移
動させると、約２１nsecとなり、適正レベルのデータが
読み込まれ、図４（ｄ）のように正しくラッチされるこ
とになる。

【００４１】このような動作を次のアドレス（100,10
1）番地で行う。このときは、適正レベルのデータ値は
０である。いくつかのポイントでこの動作を行えば、精
度を上げて、映像信号とドットクロックのデータ位置を
設定することができる。

【００４２】

【発明の効果】以上の説明から明らかなように、本発明
によると、以下のような効果がある。 （１）請求項１に対応する効果：従来、目視と手動でド
ットクロックの調整が行われていたため、設定に手間が
かかり、また、誤差を生じ易い。しかしながら、本発明
によると、映像データ信号の基準となるドットクロック
数を適正ドットとするため、一水平期間分の映像信号を
判別し、すべてが正しいレベルになるまでＰＬＬの分周
比を変更し、適正ドットクロックを決定するので、液晶
表示装置のドットクロックの設定が高速で、かつ正確に
行え、使用者のわずらわしさも減る。また、液晶表示装
置上のスイッチ類を減らすこともでき、デザインや操作
性の向上にも効果がある。 （２）請求項２に対応する効果：従来、目視と手動によ
り、映像信号とドットクロックの相対位置が調整されて
いたため、設定に時間もかかり、精度も悪い。しかしな
がら、本発明によると、映像データ信号と基準となるド
ットクロックの相対位置を適正するため、映像信号レベ
ルを判別し、正しいレベルに達するまで、ＰＬＬの遅延
回路の遅延時間を変更するので、調整の高速化と精度の
向上が図られる。また、スイッチ類の減少も行え、デザ
インや操作性においても柔軟性が広がる。

【図面の簡単な説明】

【図１】本発明による液晶表示装置の一実施例を説明す
るための構成図である。

【図２】本発明におけるテストパターンデータとドット
クロックのタイミングチャートである。

【図３】本発明による液晶表示装置の他の実施例を示す
図である。

【図４】本発明におけるドットクロックと映像信号のタ
イミングチャートである。

【図５】従来のＣＲＴ表示装置とコンピュータの接続図
である。

【図６】従来の液晶表示装置とコンピュータの接続図で
ある。

【図７】従来の液晶表示ユニットの構成図である。

【図８】従来の液晶表示装置の映像信号とドットクロッ
クのタイミングチャートである。

【図９】従来の液晶表示装置の構成図である。

【図１０】図９におけるＰＬＬ発振回路の構成図であ
る。

【図１１】図９における他のＰＬＬ発振回路の構成図で
ある。

【図１２】従来例における分周比の適合・不適合時のタ
イミングチャートである。

【図１３】従来例における分周比の適合・不適合時の他
のタイミングチャートである。

【図１４】従来例における遅延回路とドットクロックと
の位相タイミングの関係を示す図である。

【図１５】従来例の液晶表示装置の他の例を示す図であ
る。

【図１６】従来例における映像信号とドットクロックの
位相の適正・不適正のタイミングチャートである。

【符号の説明】

１ａ，１ｂ…増幅器、２…遅延回路、３…位相比較器・
チャージポンプ、４…ＬＰＦ（Low Pass Filter）、５
…ＶＣＯ（Voltage Controlled Oscillator：電圧制御
発振器）、６…Ｈ・Ｖカウンタ、７…アドレス設定回
路、８…Ａ／Ｄ変換器、９…ラッチ、１０…コントロー
ラ、１１…分周器、１１ａ…スイッチ。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 陰極管用の映像信号と共に入力されてく
   る同期信号に基づき、電圧制御発振器と、該電圧制御発
   振器の出力信号を分周する分周器と、位相比較器等から
   なるフェーズ・ロックド・ループ回路より構成され、映
   像信号と同じ周期でかつ映像信号に同期したドットクロ
   ックを生成し、該ドットクロックで前記映像信号をラッ
   チするデータラッチ装置を有し、該データラッチ装置で
   ラッチした映像信号の画像を、画素マトリクス状に配列
   した表示パネルで再生するようにした液晶表示装置にお
   いて、予め設定された最大レベルと最小レベルの２値間
   をドットクロック周期で変化する縦ストライプのパター
   ンである映像信号を入力し、前記データラッチ装置によ
   りラッチされた前記映像信号のレベルが前記最大レベル
   と最小レベルに合致するまで、前記分周器の分周比を切
   り換える動作を指定する指定手段を有することを特徴と
   する液晶表示装置。
2. 【請求項２】 陰極管用の映像信号と共に入力されてく
   る同期信号に基づき、映像信号と同じ周期でかつ映像信
   号に同期したドットクロックを生成し、該ドットクロッ
   クで前記映像信号をラッチするデータラッチ装置を有
   し、該データラッチ装置でラッチした映像信号の画像
   を、画素マトリクス状に配列した表示パネルで再生する
   ようにした液晶表示装置において、前記データラッチ装
   置は、入力されてくる同期信号に基づき、前記ドットク
   ロックに対して数段階にわたって遅延時間の異なる遅延
   処理を施し、遅延した１つのドットクロックを前記映像
   信号をラッチするラッチクロックとして選択して出力す
   る遅延時間切換手段と、予め設定された最大レベルと最
   小レベルの２値間をドットクロック周期で変化する縦ス
   トライプのパターンである映像信号を入力し、前記デー
   タラッチ装置によりラッチされた前記映像信号のレベル
   が前記最大レベルと最小レベルに合致するまで、前記遅
   延時間切換手段に対して、選択するドットクロックを切
   り換える動作を指定する指定手段を有することを特徴と
   する液晶表示装置。