JP2514184B2 - デイジタルコンバ−ゼンス補正装置 - Google Patents
デイジタルコンバ−ゼンス補正装置Info
- Publication number
- JP2514184B2 JP2514184B2 JP61001440A JP144086A JP2514184B2 JP 2514184 B2 JP2514184 B2 JP 2514184B2 JP 61001440 A JP61001440 A JP 61001440A JP 144086 A JP144086 A JP 144086A JP 2514184 B2 JP2514184 B2 JP 2514184B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- horizontal
- convergence correction
- drive signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Video Image Reproduction Devices For Color Tv Systems (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、ラスタスキャン方式による陰極線管（CR
T）を用いたディスプレイにおけるコンバーゼンス補正
装置に関するものであり、特に高精度の補正を必要とす
る場合に好適に用い得るディジタルコンバーゼンス補正
装置に関するものである。
T）を用いたディスプレイにおけるコンバーゼンス補正
装置に関するものであり、特に高精度の補正を必要とす
る場合に好適に用い得るディジタルコンバーゼンス補正
装置に関するものである。
CRTディスプレイ（カラー受像管）において高精度の
コンバーゼンス補正を行い得るディジタルコンバーゼン
ス補正装置としては、米国特許第3943279号明細書及び
特公昭56−40355号公報に示されている例のように、画
面上各点で必要とされるコンバーゼンス補正量を予め求
めて補正データとしてメモリにディジタル形式で記憶し
ておき、この補正データを画面におけるラスタスキャン
と同期させて読み出し、その結果をアナログ信号に変換
してコンバーゼンス補正信号を作成し、これによって電
子ビームのコンバーゼンス補正を行うものが知られてい
る。
コンバーゼンス補正を行い得るディジタルコンバーゼン
ス補正装置としては、米国特許第3943279号明細書及び
特公昭56−40355号公報に示されている例のように、画
面上各点で必要とされるコンバーゼンス補正量を予め求
めて補正データとしてメモリにディジタル形式で記憶し
ておき、この補正データを画面におけるラスタスキャン
と同期させて読み出し、その結果をアナログ信号に変換
してコンバーゼンス補正信号を作成し、これによって電
子ビームのコンバーゼンス補正を行うものが知られてい
る。
かかるコンバーゼンス補正装置によれば、画面上のコ
ンバーゼンス補正を必要とする点（調整点）毎に必要と
する補正量を独立に決定することができ、任意所望の波
形をもつコンバーゼンス補正信号を簡単に作り出すこと
が出来る。
ンバーゼンス補正を必要とする点（調整点）毎に必要と
する補正量を独立に決定することができ、任意所望の波
形をもつコンバーゼンス補正信号を簡単に作り出すこと
が出来る。
第６図は、かかるディジタルコンバーゼンス補正装置
の従来例を示すブロック図である。
の従来例を示すブロック図である。
同図において、１は水平ドライブ信号の入力端子（画
面上のラスタスキャンにおける水平偏向周波数と同じ周
波数をもった水平ドライブ信号の入力される端子）であ
り、水平ドライブ信号としては、水平同期信号、水平ブ
ランキング信号などを用いることができる。
面上のラスタスキャンにおける水平偏向周波数と同じ周
波数をもった水平ドライブ信号の入力される端子）であ
り、水平ドライブ信号としては、水平同期信号、水平ブ
ランキング信号などを用いることができる。
２は垂直ドライブ信号の入力端子（画面上のラスタス
キャンにおける垂直偏向周波数と同じ周波数をもった垂
直ドライブ信号の入力される端子）であり、垂直ドライ
ブ信号としては、垂直同期信号、垂直ブランキング信号
などを用いることができる。
キャンにおける垂直偏向周波数と同じ周波数をもった垂
直ドライブ信号の入力される端子）であり、垂直ドライ
ブ信号としては、垂直同期信号、垂直ブランキング信号
などを用いることができる。
４は位相検波器、５はローパスフィルタ（LPF）、６
は電圧制御発振器（VCO）、７は分周カウンタ、であ
り、これら4,5,6,7の素子によってPLL（フエイス・ロッ
クド・ループ）が構成されている。12はコンバーゼンス
補正データを予め記憶しているメモリ、13はディジタル
／アナログ変換器（DAC）、14はローパスフィルタ（LP
F）、15はコンバーゼンス補正信号の出力端子、であ
る。11はメモリ12の水平読み出しアドレスを作成するア
ドレスカウンタ、12は同じく垂直読み出しアドレスを作
成するアドレスカウンタ、である。
は電圧制御発振器（VCO）、７は分周カウンタ、であ
り、これら4,5,6,7の素子によってPLL（フエイス・ロッ
クド・ループ）が構成されている。12はコンバーゼンス
補正データを予め記憶しているメモリ、13はディジタル
／アナログ変換器（DAC）、14はローパスフィルタ（LP
F）、15はコンバーゼンス補正信号の出力端子、であ
る。11はメモリ12の水平読み出しアドレスを作成するア
ドレスカウンタ、12は同じく垂直読み出しアドレスを作
成するアドレスカウンタ、である。
第６図を参照して回路動作を説明する。
入力端子１には水平ドライブ信号を入力する。入力端
子２には垂直ドライブ信号を入力する。メモリ12はラス
タスキャンに同期してコンバーゼンス補正データを読み
出され出力する。
子２には垂直ドライブ信号を入力する。メモリ12はラス
タスキャンに同期してコンバーゼンス補正データを読み
出され出力する。
この補正データをディジタル／アナログ変換器（DA
C）13により、ディジタル信号からアナログ信号に変換
した後、ローパスフィルタ（LPF）14を通して滑らかな
波形をもったコンバーゼンス補正信号を出力端子15に得
る。
C）13により、ディジタル信号からアナログ信号に変換
した後、ローパスフィルタ（LPF）14を通して滑らかな
波形をもったコンバーゼンス補正信号を出力端子15に得
る。
またメモリ12から補正データをラスタスキャンに同期
して読み出すための読み出しアドレス信号としては、ま
ずアドレスカウンタ10により垂直方向の読み出しアドレ
ス信号が作り出される。このアドレスカウンタ10は、入
力端子１から供給される水平ドライブ信号をカウント
し、入力端子２から供給される垂直ドライブ信号をリセ
ット信号とすることにより、垂直読み出しアドレス信号
を出力することができる。
して読み出すための読み出しアドレス信号としては、ま
ずアドレスカウンタ10により垂直方向の読み出しアドレ
ス信号が作り出される。このアドレスカウンタ10は、入
力端子１から供給される水平ドライブ信号をカウント
し、入力端子２から供給される垂直ドライブ信号をリセ
ット信号とすることにより、垂直読み出しアドレス信号
を出力することができる。
水平方向の読み出しアドレス信号はアドレスカウンタ
11により作り出される。このカウンタ11は水平ドライブ
信号をリセット信号とし、水平ドライブ信号の周波数を
Ｎ逓倍した信号を電圧制御発振器６より与えられてこれ
をカウントすることにより、水平読み出しアドレス信号
を出力する。
11により作り出される。このカウンタ11は水平ドライブ
信号をリセット信号とし、水平ドライブ信号の周波数を
Ｎ逓倍した信号を電圧制御発振器６より与えられてこれ
をカウントすることにより、水平読み出しアドレス信号
を出力する。
ここで水平ドライブ信号の周波数をＮ逓倍した信号
は、位相検波器４とローパスフィルタ５と電圧制御発振
器（VCO）６と分周カウンタ７より構成されるPLL回路に
より作り出されるが、分周カウンタ７の分周比を1/N
（但しＮは整数）とすることにより電圧制御発振器６の
出力として水平ドライブ信号を周波数的にＮ逓倍した出
力が得られる。
は、位相検波器４とローパスフィルタ５と電圧制御発振
器（VCO）６と分周カウンタ７より構成されるPLL回路に
より作り出されるが、分周カウンタ７の分周比を1/N
（但しＮは整数）とすることにより電圧制御発振器６の
出力として水平ドライブ信号を周波数的にＮ逓倍した出
力が得られる。
しかしながら、この第６図に示した従来のディジタル
コンバーゼンス補正装置の構成では、メモリ12から出力
された補正データが、実際に必要とする補正波形をもっ
たコンバーゼンス補正信号として出力端子15から出力さ
れるに至るまでに、ディジタル／アナログ変換器13にお
けるセットリングタイム及びローパスフィルタ14におけ
る遅延時間などが存在することにより、メモリ12から読
み出された補正データに対応するアナログ補正波形に位
相遅れを生ずる。
コンバーゼンス補正装置の構成では、メモリ12から出力
された補正データが、実際に必要とする補正波形をもっ
たコンバーゼンス補正信号として出力端子15から出力さ
れるに至るまでに、ディジタル／アナログ変換器13にお
けるセットリングタイム及びローパスフィルタ14におけ
る遅延時間などが存在することにより、メモリ12から読
み出された補正データに対応するアナログ補正波形に位
相遅れを生ずる。
第７図はこの位相遅れの状態を示す波形図であり、第
７図における波形c,d,eはそれぞれ第６図のc,d,e点の波
形を示している。
７図における波形c,d,eはそれぞれ第６図のc,d,e点の波
形を示している。
まずｃは端子１から入力される水平ドライブ信号の波
形であり、ｄはディジタル／アナログ変換器13の出力波
形であり、ｅはローパスフィルタ14の出力波形（補正波
形）である。補正波形ｅが波形c,dに比較して位相遅れ
を発生していることが認められるであろう。
形であり、ｄはディジタル／アナログ変換器13の出力波
形であり、ｅはローパスフィルタ14の出力波形（補正波
形）である。補正波形ｅが波形c,dに比較して位相遅れ
を発生していることが認められるであろう。
このような補正波形の位相遅れは水平偏向周波数が高
くなるに従い無視できなくなり、最悪の場合、画面右端
走査時に出力すべき補正波形が画面左端走査時に出力さ
れるという問題が生じる。このため補正波形の位相遅れ
を補償することが必要になる。
くなるに従い無視できなくなり、最悪の場合、画面右端
走査時に出力すべき補正波形が画面左端走査時に出力さ
れるという問題が生じる。このため補正波形の位相遅れ
を補償することが必要になる。
また１つのディスプレイ装置で水平偏向周波数の異な
る信号に対応させる場合、それに伴う同期信号のタイミ
ングの違いによるコンバーゼンス補正波形の位相遅れが
発生する。
る信号に対応させる場合、それに伴う同期信号のタイミ
ングの違いによるコンバーゼンス補正波形の位相遅れが
発生する。
また１つのディスプレイ装置で水平偏向周波数の異な
る信号に対応させた場合、ローパスフィルタ14のカット
オフ周波数は水平偏向周波数に追従させる必要があり、
このためカットオフ周波数を変更することになるが、こ
の変更により遅延時間に差が生じる。このため偏向周波
数が異なる場合には、同一のコンバーゼンス補正データ
では精度のよいコンバーゼンス補正が行えないという問
題もあるが、このような問題について、従来は何ら配慮
が払われていなかった。
る信号に対応させた場合、ローパスフィルタ14のカット
オフ周波数は水平偏向周波数に追従させる必要があり、
このためカットオフ周波数を変更することになるが、こ
の変更により遅延時間に差が生じる。このため偏向周波
数が異なる場合には、同一のコンバーゼンス補正データ
では精度のよいコンバーゼンス補正が行えないという問
題もあるが、このような問題について、従来は何ら配慮
が払われていなかった。
本発明の目的は、コンバーゼンス補正信号の位相遅れ
を補償する手段を備えることにより、水平偏向周波数の
高い場合、及び水平偏向周波数が異なる場合においても
高精度のコンバーゼンス補正を行いうるようにしたディ
ジタルコンバーゼンス補正装置を提供することにある。
を補償する手段を備えることにより、水平偏向周波数の
高い場合、及び水平偏向周波数が異なる場合においても
高精度のコンバーゼンス補正を行いうるようにしたディ
ジタルコンバーゼンス補正装置を提供することにある。
本発明は、コンバーゼンス補正データを記憶したメモ
リから、ラスタスキャンに同期して補正データを読み出
すために作成して用いる水平読み出しアドレスの発生タ
イミングを早めることにより、コンバーゼンス補正信号
の位相遅れの補償を可能にしている。
リから、ラスタスキャンに同期して補正データを読み出
すために作成して用いる水平読み出しアドレスの発生タ
イミングを早めることにより、コンバーゼンス補正信号
の位相遅れの補償を可能にしている。
以下、本発明の第１の実施例を第１図により説明す
る。
る。
第１図において、第６図におけるのと同一のものにつ
いては同じ番号を付してある。そのほか、３は単安定マ
ルチバイブレータ、８はデコーダである。
いては同じ番号を付してある。そのほか、３は単安定マ
ルチバイブレータ、８はデコーダである。
また同一の動作を行う垂直アドレスカウンタ10とメモ
リ12とディジタル／アナログ変換器13とローパスフィル
タ14についてはその動作説明を省略する。
リ12とディジタル／アナログ変換器13とローパスフィル
タ14についてはその動作説明を省略する。
まずデコーダ８は、分周カウンタ７のカウント出力
（分周出力ではない）を第２図に示すタイミングb1〜bN
の信号にデコードする。
（分周出力ではない）を第２図に示すタイミングb1〜bN
の信号にデコードする。
なお第２図において、負のパルスａは、単安定マルチ
バイブレータ３が水平ドライブ信号ｃを入力されて発生
するパルスである。
バイブレータ３が水平ドライブ信号ｃを入力されて発生
するパルスである。
ここでデコーダ８のデコード出力は分周カウンタ７の
カウントするクロック周期を単位として水平ドライブ信
号ｃより位相の進んだ幾つかの信号（b1,b2,……bN）を
作り出しているわけである。
カウントするクロック周期を単位として水平ドライブ信
号ｃより位相の進んだ幾つかの信号（b1,b2,……bN）を
作り出しているわけである。
水平アドレスカウンタ11は、ラスタスキャンに同期し
た水平方向のアドレス信号を発生するために水平ドライ
ブ信号を周波数的にＮ逓倍した信号（電圧制御発振器６
の出力）をカウントする。そして前記デコーダ８の出力
（b1,b2,……bN）のうちの所望の一つをスイッチ９によ
り選択して、カウンタ11のリセット信号としている。
た水平方向のアドレス信号を発生するために水平ドライ
ブ信号を周波数的にＮ逓倍した信号（電圧制御発振器６
の出力）をカウントする。そして前記デコーダ８の出力
（b1,b2,……bN）のうちの所望の一つをスイッチ９によ
り選択して、カウンタ11のリセット信号としている。
これによりカウンタ11のリセットタイミングを水平ド
ライブ信号ｃより位相の早い方向に可変とすることがで
き、発生するアドス信号のタイミングも水平ドライブ信
号より位相の早い方向に可変とすることができる。スイ
ッチ９の切り換えにより、水平アドレスカウンタ11のリ
セットタイミングは、分周カウンタ７のカウントするク
ロック周期を単位として可変調節することができる。
ライブ信号ｃより位相の早い方向に可変とすることがで
き、発生するアドス信号のタイミングも水平ドライブ信
号より位相の早い方向に可変とすることができる。スイ
ッチ９の切り換えにより、水平アドレスカウンタ11のリ
セットタイミングは、分周カウンタ７のカウントするク
ロック周期を単位として可変調節することができる。
次に単安定マルチバイブレータ３の役割について説明
する。
する。
単安定マルチバイブレータ３の後段にある位相検波器
４は入力A,Bをその立上りあるいは立下りのエッジで比
較するタイプのものである（本発明では説明の都合上、
立上りエッジで比較するタイプとする。従って入力Ａと
なるパルスａは負パルスであり、単安定マルチバイブレ
ータ３は、この場合、正のパルスではなく、負のパルス
を出力するもの、と云うことになる。）。
４は入力A,Bをその立上りあるいは立下りのエッジで比
較するタイプのものである（本発明では説明の都合上、
立上りエッジで比較するタイプとする。従って入力Ａと
なるパルスａは負パルスであり、単安定マルチバイブレ
ータ３は、この場合、正のパルスではなく、負のパルス
を出力するもの、と云うことになる。）。
単安定マルチバイブレータ３より出力されるパルス幅
を可変することは、そのCR定数を調整することにより容
易である。
を可変することは、そのCR定数を調整することにより容
易である。
このように、水平ドライブ信号ｃを単安定マルチバイ
ブレータ３を介して位相検波器４に入力させることによ
り、実質的に位相検波器４に加えられる水平ドライブ信
号の立上りエッジのタイミングを可変させることができ
る。
ブレータ３を介して位相検波器４に入力させることによ
り、実質的に位相検波器４に加えられる水平ドライブ信
号の立上りエッジのタイミングを可変させることができ
る。
これにより水平ドライブ信号とこの信号をＮ逓倍した
電圧制御発振器６の出力との位相を可変することがで
き、結局、出力端子15から得られるコンバーゼンス補正
信号の位相遅れを微調整することが可能となる。
電圧制御発振器６の出力との位相を可変することがで
き、結局、出力端子15から得られるコンバーゼンス補正
信号の位相遅れを微調整することが可能となる。
第３図は、第１図の回路における各部c,d,eの信号波
形を示す波形図である。第７図に示した従来のディジタ
ルコンバーゼンス補正装置における波形に比較して、コ
ンバーゼンス補正信号ｅの位相遅れが補償されているこ
とが認められるであろう。
形を示す波形図である。第７図に示した従来のディジタ
ルコンバーゼンス補正装置における波形に比較して、コ
ンバーゼンス補正信号ｅの位相遅れが補償されているこ
とが認められるであろう。
第４図は本発明の第２の実施例を示すブロック図であ
る。同図において、第１図におけるのと同一のものにつ
いては同じ番号を付してある。そのほか、16はシフトレ
ジスタ、17はデータセレクタである。
る。同図において、第１図におけるのと同一のものにつ
いては同じ番号を付してある。そのほか、16はシフトレ
ジスタ、17はデータセレクタである。
また同一の動作を行う垂直アドレスカウンタ10とメモ
リ12とディジタル／アナログ変換器13とローパスフィル
タ14については説明を省略する。
リ12とディジタル／アナログ変換器13とローパスフィル
タ14については説明を省略する。
この第４図に示した構成では、カウンタ７は、電圧制
御発振器６の出力を周波数的にＮ逓倍して出力する分周
カウンタの役割と、電圧制御発振器６の出力をカウント
することにより、１水平期間をＮ等分した水平方向アド
レス信号を発生する水平アドレスカウンタの役割を兼用
しているものである。
御発振器６の出力を周波数的にＮ逓倍して出力する分周
カウンタの役割と、電圧制御発振器６の出力をカウント
することにより、１水平期間をＮ等分した水平方向アド
レス信号を発生する水平アドレスカウンタの役割を兼用
しているものである。
この場合の位相遅れ補償はシフトレジスタ16とデータ
セレクタ17により粗調整を行い、微調整については第１
図の説明で述べたのと同様に、単安定マルチバイブレー
タ３により行う。
セレクタ17により粗調整を行い、微調整については第１
図の説明で述べたのと同様に、単安定マルチバイブレー
タ３により行う。
次にシフトレジスタ16とデータセレクタ17の回路動作
について説明する。
について説明する。
シフトレジスタ16は、多段構成のパラレル出力を持つ
シフトレジスタで、水平偏向周波数をＮ逓倍した信号ｆ
（電圧制御発振器６の出力）をクロックとして、カウン
タ７により1/N分周した信号ｇをシリアル入力に接続す
る。これによりシフトレジスタ16はパラレル出力Ｑを出
力する。
シフトレジスタで、水平偏向周波数をＮ逓倍した信号ｆ
（電圧制御発振器６の出力）をクロックとして、カウン
タ７により1/N分周した信号ｇをシリアル入力に接続す
る。これによりシフトレジスタ16はパラレル出力Ｑを出
力する。
第５図は第４図における各部（f,g,Q）の信号波形を
示す波形図である。
示す波形図である。
同図に見られるように、シフトレジスタ16からのパラ
レル出力Ｑは、カウンタ７で分周して得た信号ｇに対し
て、シフトレジスタ16のクロックｆの周期を単位とした
位相遅れのある信号Q1,Q2,…QN-1,QNから成るものであ
る。換言すれば、信号Q1〜QNはシフトレジスタ16の１段
目からＮ段目までの出力である。このシフトレジスタ16
の出力Q1〜QNは、そのうちの一つがデータセレクタ17に
より選択されて入力Ｂとして位相検波器４に入力され
る。
レル出力Ｑは、カウンタ７で分周して得た信号ｇに対し
て、シフトレジスタ16のクロックｆの周期を単位とした
位相遅れのある信号Q1,Q2,…QN-1,QNから成るものであ
る。換言すれば、信号Q1〜QNはシフトレジスタ16の１段
目からＮ段目までの出力である。このシフトレジスタ16
の出力Q1〜QNは、そのうちの一つがデータセレクタ17に
より選択されて入力Ｂとして位相検波器４に入力され
る。
第４図では、かかるシフトレジスタ16の出力選択にデ
ータセレクタ17を使用しているが、第１図に示した如き
切換えスイッチ９を用いても同様な動作が行える。PLL
回路（４→５→６→７→16→17→４）は位相検波器４の
入力A,Bの信号が常に同位相となるように制御するもの
であるため、カウンタ７の分周した信号をシフトレジス
タ16で遅らせることにより、入力A,Bよりも位相の進ん
だ信号がカウンタ７よりカウント出力（水平アドレス信
号）としてメモリ12へ向けて出力される。
ータセレクタ17を使用しているが、第１図に示した如き
切換えスイッチ９を用いても同様な動作が行える。PLL
回路（４→５→６→７→16→17→４）は位相検波器４の
入力A,Bの信号が常に同位相となるように制御するもの
であるため、カウンタ７の分周した信号をシフトレジス
タ16で遅らせることにより、入力A,Bよりも位相の進ん
だ信号がカウンタ７よりカウント出力（水平アドレス信
号）としてメモリ12へ向けて出力される。
このため第１図を参照して説明した第１の実施例の場
合と同様に、コンバーゼンス補正信号の位相遅れを補償
することができる。
合と同様に、コンバーゼンス補正信号の位相遅れを補償
することができる。
本発明によれば、ディジタルコンバーゼンス補正装置
において、コンバーゼンス補正信号の位相遅れを補償す
ることができるので、画面右端走査時に出力すべき補正
波形が画面左端走査時に出力されるというような事態が
発生することを防ぐことができる。そしてディジタル／
アナログ変換器のセットリングタイムに起因する位相遅
れを補償することができるため、低速のディジタル／ア
ナログ変換器を使うことが可能となり、コスト的にも有
利となる。
において、コンバーゼンス補正信号の位相遅れを補償す
ることができるので、画面右端走査時に出力すべき補正
波形が画面左端走査時に出力されるというような事態が
発生することを防ぐことができる。そしてディジタル／
アナログ変換器のセットリングタイムに起因する位相遅
れを補償することができるため、低速のディジタル／ア
ナログ変換器を使うことが可能となり、コスト的にも有
利となる。
また１つのディスプレイ装置で水平偏向周波数の異な
る信号に対応させる場合、同期信号のタイミングの違い
及びディジタル／アナログ変換器の出力波形を滑らかに
するためのローパスフィルタのカットオフ周波数変更に
よる補正波形の位相遅れバラツキを補償することができ
るので、同一メモリの補正データで全画面のコンバーゼ
ンス補正を良好に行うことができる。
る信号に対応させる場合、同期信号のタイミングの違い
及びディジタル／アナログ変換器の出力波形を滑らかに
するためのローパスフィルタのカットオフ周波数変更に
よる補正波形の位相遅れバラツキを補償することができ
るので、同一メモリの補正データで全画面のコンバーゼ
ンス補正を良好に行うことができる。
本発明による装置はIC化したような場合、汎用性向上
に大きな効果を発揮する。すなわち、同一ICで偏向周波
数の異なるセットに対応する場合に、スイッチの切り換
え、あるいは簡単な調整で対応が可能になるという利点
がある。
に大きな効果を発揮する。すなわち、同一ICで偏向周波
数の異なるセットに対応する場合に、スイッチの切り換
え、あるいは簡単な調整で対応が可能になるという利点
がある。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図の回路における要部の信号波形を示す波形図、第
３図は第１図の回路における各部c,d,eの信号波形を示
す波形図、第４図は本発明の他の実施例を示すブロック
図、第５図は第４図における各部の信号波形を示す波形
図、第６図はディジタルコンバーゼンス補正装置の従来
例を示すブロック図、第７図は第６図における各部の信
号波形を示す波形図、である。 符号の説明 １……水平ドライブ信号入力端子、２……垂直ドライブ
信号入力端子、３……単安定マルチバイブレータ、４…
…位相検波器、５……ローパスフィルタ、６……電圧制
御発振器、７……カウンタ、８……デコーダ、９……切
換えスイッチ、10,11……アドレスカウンタ、12……メ
モリ、13……ディジタル／アナログ変換器、14……ロー
パスフィルタ、15……補正信号出力端子、16……シフト
レジスタ、17……データセレクタ
第１図の回路における要部の信号波形を示す波形図、第
３図は第１図の回路における各部c,d,eの信号波形を示
す波形図、第４図は本発明の他の実施例を示すブロック
図、第５図は第４図における各部の信号波形を示す波形
図、第６図はディジタルコンバーゼンス補正装置の従来
例を示すブロック図、第７図は第６図における各部の信
号波形を示す波形図、である。 符号の説明 １……水平ドライブ信号入力端子、２……垂直ドライブ
信号入力端子、３……単安定マルチバイブレータ、４…
…位相検波器、５……ローパスフィルタ、６……電圧制
御発振器、７……カウンタ、８……デコーダ、９……切
換えスイッチ、10,11……アドレスカウンタ、12……メ
モリ、13……ディジタル／アナログ変換器、14……ロー
パスフィルタ、15……補正信号出力端子、16……シフト
レジスタ、17……データセレクタ
Claims (2)
- 【請求項１】ラスタスキャン方式による陰極線管（以
下、CRTと略記す）を用いたディスプレイにおいて、前
記CRT画面において想定した水平線、垂直線の組み合わ
せからなる格子模様のクロスポイントにおけるコンバー
ゼンス補正量を補正データとして記憶する記憶手段と、
前記CRT画面におけるラスタスキャンに同期して前記記
憶手段から前記補正データを読み出す読み出し手段と、
読み出された該補正データをアナログ量に変換してコン
バーゼンス補正信号を作成し出力する手段と、を具備
し、該コンバーゼンス補正信号を用いて電子ビームのコ
ンバーゼンス補正を行うようにしたディジタルコンバー
ゼンス補正装置において、 前記読み出し手段が、前記ラスタスキャンにおける水平
偏向周波数と同じ周波数をもつ水平ドライブ信号を入力
されて前記記憶手段に対する水平方向の読み出しアドレ
ス信号を作成して出力する第１のアドレス作成手段と、
前記ラスタスキャンにおける垂直偏向周波数と同じ周波
数をもつ垂直ドライブ信号と前記水平ドライブ信号とを
入力されて前記記憶手段に対する垂直方向の読み出しア
ドレス信号を作成して出力する第２のアドレス作成手段
と、前記第１のアドレス作成手段において作成され出力
される前記水平方向読み出しアドレス信号の出力タイミ
ングを進ませることのできる出力タイミング調節手段
と、から成り、 かつ前記第１のアドレス作成手段は、前記水平ドライブ
信号と或る第２の入力信号とを入力されて両者間の位相
差を検波して出力する位相検波回路と、検波された該位
相差を入力されるローパスフィルタと、該フィルタの出
力を入力される電圧制御発振器と、該発振器の出力周波
数を1/N倍（但しＮは整数）に逓降して前記第２の入力
信号として前記位相検波回路へ供給する第１のカウンタ
と、前記電圧制御発振器の出力をカウントして前記読み
出しアドレス信号を作成し出力する第２のカウンタと、
から成り、 前記出力タイミング調節手段は、 前記位相検波回路へ入力される水平ドライブ信号の入力
タイミングを調節する第１のタイミング調節手段と、 前記第１のカウンタのカウント出力をデコードするデコ
ーダと、該デコーダ出力のうちの一つを選んで前記第２
のカウンタのリセット信号とする選択スイッチと、によ
り構成される第２のタイミング調節手段と、 から成ることを特徴とするディジタルコンバーゼンス補
正装置。 - 【請求項２】ラスタスキャン方式による陰極線管（以
下、CRTと略記す）を用いたディスプレイにおいて、前
記CRT画面において想定した水平線、垂直線の組み合わ
せからなる格子模様のクロスポイントにおけるコンバー
ゼンス補正量を補正データとして記憶する記憶手段と、
前記CRT画面におけるラスタスキャンに同期して前記記
憶手段から前記補正データを読み出す読み出し手段と、
読み出された該補正データをアナログ量に変換してコン
バーゼンス補正信号を作成し出力する手段と、を具備
し、該コンバーゼンス補正信号を用いて電子ビームのコ
ンバーゼンス補正を行うようにしたディジタルコンバー
ゼンス補正装置において、 前記読み出し手段が、前記ラスタスキャンにおける水平
偏向周波数と同じ周波数をもつ水平ドライブ信号を入力
されて前記記憶手段に対する水平方向の読み出しアドレ
ス信号を作成して出力する第１のアドレス作成手段と、
前記ラスタスキャンにおける垂直偏向周波数と同じ周波
数をもつ垂直ドライブ信号と前記水平ドライブ信号とを
入力されて前記記憶手段に対する垂直方向の読み出しア
ドレス信号を作成して出力する第２のアドレス作成手段
と、前記第１のアドレス作成手段において作成され出力
される前記水平方向読み出しアドレス信号の出力タイミ
ングを進ませることのできる出力タイミング調節手段
と、から成り、 かつ前記第１のアドレス作成手段は、前記水平ドライブ
信号と或る第２の入力信号とを入力されて両者間の位相
差を検波して出力する位相検波回路と、検波された該位
相差を入力されるローパスフィルタと、該フィルタの出
力を入力される電圧制御発振器と、該発振器の出力をカ
ウントすることにより該発振器の出力周波数を1/N倍
（但しＮは整数）に逓降して逓降パルスとして出力する
とともに、他方カウント結果から前記読み出しアドレス
信号を作成し出力するカウンタと、から成り、 前記出力タイミング調節手段は、 前記位相検波回路へ入力される水平ドライブ信号の入力
タイミングを調節する第１のタイミング調節手段と、 前記カウンタからの逓降パルスを、前記電圧制御発振器
からの出力をクロックとして多段にシフトさせるシフト
レジスタと、前記シフトレジスタの多段出力のうちの一
つを選択して前記位相検波回路へ前記第２の入力信号と
して供給するセレクタと、により構成される第２のタイ
ミング調節手段と、 から成ることを特徴とするディジタルコンバーゼンス補
正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61001440A JP2514184B2 (ja) | 1986-01-09 | 1986-01-09 | デイジタルコンバ−ゼンス補正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61001440A JP2514184B2 (ja) | 1986-01-09 | 1986-01-09 | デイジタルコンバ−ゼンス補正装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62159996A JPS62159996A (ja) | 1987-07-15 |
| JP2514184B2 true JP2514184B2 (ja) | 1996-07-10 |
Family
ID=11501499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61001440A Expired - Fee Related JP2514184B2 (ja) | 1986-01-09 | 1986-01-09 | デイジタルコンバ−ゼンス補正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2514184B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS598114B2 (ja) * | 1979-06-07 | 1984-02-22 | 松下電器産業株式会社 | ディジタルコンバ−ゼンス装置 |
| JPS59111474A (ja) * | 1982-12-17 | 1984-06-27 | Hitachi Ltd | ダイナミツクコンバ−ゼンス装置 |
| JPS6033791A (ja) * | 1983-08-04 | 1985-02-21 | Toshiba Corp | ディジタルコンバ−ジェンス補正装置 |
-
1986
- 1986-01-09 JP JP61001440A patent/JP2514184B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62159996A (ja) | 1987-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5781054A (en) | Digital phase correcting apparatus | |
| JPH11234122A (ja) | ディジタルｐｌｌ回路とクロックの生成方法 | |
| JPS5825773A (ja) | 同期回路 | |
| US5303061A (en) | Apparatus for rejecting time base error of video signal | |
| KR20010029587A (ko) | 표시 시스템 및 화상 표시 장치 | |
| US6404833B1 (en) | Digital phase synchronizing apparatus | |
| JP2514184B2 (ja) | デイジタルコンバ−ゼンス補正装置 | |
| JPH10229504A (ja) | 同期処理回路 | |
| US5142368A (en) | Method and apparatus for changing the position of a digitally generated television special effect boundary | |
| KR950030716A (ko) | 시간축 변환 방식 | |
| JP3137709B2 (ja) | デジタル回路配置 | |
| JP2004533130A (ja) | ラインロックデジタルビデオ装置における色副搬送波発生の安定化方法 | |
| JP3070053B2 (ja) | デジタルｐｌｌ回路 | |
| JP3248403B2 (ja) | ディジタルコンバーゼンス装置 | |
| JP3539121B2 (ja) | ドットクロック生成回路 | |
| JPH10191093A (ja) | デジタル水平フライバック制御回路 | |
| JP3353372B2 (ja) | 液晶表示装置 | |
| JPH1188156A (ja) | クロック生成用ｐｌｌ回路 | |
| KR940009585B1 (ko) | 시간축 오차 보정장치의 제어신호 발생회로 | |
| JP2878313B2 (ja) | ビデオ信号ディジタイズ用クロック発生回路 | |
| JPH01152892A (ja) | Ｐａｌ方式での色信号をデジタル処理で作成する方法 | |
| JPH099168A (ja) | 画像表示用同期信号変換回路 | |
| KR950001186Y1 (ko) | 시간축 보정 안정화회로 | |
| JPH05252438A (ja) | 映像信号サンプリング制御回路 | |
| JPH0888562A (ja) | デジタル位相同期ループ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |