JP2004533130A - ラインロックデジタルビデオ装置における色副搬送波発生の安定化方法 - Google Patents
ラインロックデジタルビデオ装置における色副搬送波発生の安定化方法 Download PDFInfo
- Publication number
- JP2004533130A JP2004533130A JP2002540468A JP2002540468A JP2004533130A JP 2004533130 A JP2004533130 A JP 2004533130A JP 2002540468 A JP2002540468 A JP 2002540468A JP 2002540468 A JP2002540468 A JP 2002540468A JP 2004533130 A JP2004533130 A JP 2004533130A
- Authority
- JP
- Japan
- Prior art keywords
- output
- phase
- supplied
- loop filter
- digital loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 230000000087 stabilizing effect Effects 0.000 title claims abstract description 15
- 230000010363 phase shift Effects 0.000 claims abstract description 23
- 230000006641 stabilisation Effects 0.000 claims abstract description 5
- 238000011105 stabilization Methods 0.000 claims abstract description 5
- 238000009825 accumulation Methods 0.000 claims description 13
- 238000006243 chemical reaction Methods 0.000 claims 2
- 239000000969 carrier Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 13
- 239000002131 composite material Substances 0.000 description 10
- 230000000694 effects Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005562 fading Methods 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/44—Colour synchronisation
- H04N9/45—Generation or recovery of colour sub-carriers
Abstract
Description
【発明の属する技術分野】
本発明は、ラインロック(line−locked)ビデオ装置に関する。特に、本発明は、ゲンロッキング(genlocking)処理の際に、ラインロックビデオ装置によって生じる色副搬送波(chrominance subcarrier)における位相シフトを補正することに関する。
【0002】
【従来の技術】
ラインロックビデオ装置は、アナログ信号を水平走査線毎に捕捉する(acuire)デジタル装置である。このようなの装置の具体例としてビデオデコーダがある。この装置によって捕捉される各ライン信号は、同期パルス及び「カラーバースト」を含んでいるが、いずれも画面に表示される情報を搬送するものではない。ゲンロック位相同期ループ(PLL)は、同期パルスを用いて、アナログ信号の位置を検出するとともに、同期パルスにゲンロックすることができる。「カラーバースト」は、副搬送波の周波数を有する8サイクルの連続した波形であり、帰線消去期間中に現れ、テレビジョン受信機を搬送色信号に同期させるためのものである。信号の表示される部分は、信号の同期パルス及び「カラーバースト」の部分の後に送られてくる。ゲンロッキング段からのクロック(CLK)信号が絶えず変化すると、通常は、色副搬送波PLLが乱れる原因となり、位相がシフトし、これにより色縞のアーティファクトが発生する。以下、従来の技術についてより詳細に説明する。
【0003】
コンポジットビデオ信号は、表示装置、モニタ受像機又はテレビジョン受像機上にビデオ画像を表示するためにビデオ装置によって用いられる情報を含んでいる。コンポジットビデオ信号の各水平走査期間は、ビデオ表示装置、モニタ受像機又はテレビジョン受像機に出力される1水平走査線を表す情報を含んでいる。各水平走査期間には、水平同期パルス、バースト信号及びビデオ情報信号が含まれている。多くのビデオ伝送システムにおいて、色又は色差情報は、色情報で振幅変調された色副搬送波信号の特定の位相によって表される。水平同期パルスは、位相同期ループによって用いられ、位相同期ループは、ビデオ情報の次の水平走査線を表示するために装置を同期させる。バースト信号は、局部発振回路の位相及び周波数をエンコーダ側の発振器に同期させるために用いられ、同期させることにより、色情報をベースバンドの色差信号(color difference)成分に「復調(decoded)」することができる。
【0004】
ビデオピクチャ又はフレームは、ビデオ表示画面内に含まれる複数の水平走査線から構成される。ビデオピクチャ又はフレームを表示するために、ビデオ装置は、コンポジットビデオ信号内の情報を、画面の最上部から一度に1水平走査線ずつ表示する。各水平走査線の情報は、コンポジットビデオ信号の水平走査期間内に含まれている。各水平走査期間の後、ビデオ装置は次の水平走査線に進み、コンポジットビデオ信号の次の水平走査期間内の情報を表示する。この処理は、ビデオ装置がビデオ表示画面の一番下の走査線に達するまで続く。ビデオ表示画面の一番下の走査線にビデオ情報を表示した後、ビデオ装置は、次のフレームの表示を開始するために表示画面の最上部に戻る。ビデオ装置を表示画面の最上部に戻すことを可能にするために、コンポジットビデオ信号には、各フレームのビデオ情報の後に、垂直帰線消去期間が含まれている。この垂直帰線消去期間によって、ビデオ装置は、表示画面の最上部に戻り、次のフレームの水平走査線の情報の表示を開始することができる。したがって、コンポジットビデオ信号内において、フレーム又は画面を構成するのに十分な数の水平走査期間が連なっている。コンポジットビデオ信号は、各フレーム間に垂直帰線消去期間を含んでおり、この垂直帰線消去期間により、ビデオ装置は、垂直方向の帰線を行い、ビデオ表示画面の最上部に戻して、次のフレームの表示に備えることができる。
【0005】
【発明が解決しようとする課題】
このような装置において、ビデオ信号の同期パルスにロックして同期するために、ゲンロックPLL素子が用いられる。この装置の受信部では、アナログ信号の「カラーバースト」部を検出し、それにロックするために、色副搬送波PLLが用いられる。これらの2つのPLLは、共通のCLK信号を共有する。ゲンロックPLL素子がビデオ信号にロックして同期するときに、CLK信号はそれに応じて調整される。このような構成をとることによって、直ちに生じる問題は、受信機内の色副搬送波PLLの正弦波に生じる位相シフトの乱れである。この擾乱は、ゲンロックPLL素子を同時にロッキングさせることによって起こるものであり、その結果、CLK信号が絶えず変化してしまう。
【0006】
【課題を解決するための手段】
ビデオ信号における色副搬送波の発生を安定化させる本願に係る色副搬送波安定化方法は、複数のステップから構成される。この色副搬送波安定化方法は、出力波形に生じた時間シフトを算出する時間シフト算出ステップと、時間シフトを等価な位相シフトに変換する位相シフト変換ステップと、等価な位相シフトに基づいて波形発生器に位相補正数を供給する位相補正ステップとからなる。
【0007】
先ず、出力波形の時間シフトを算出する。このために、先ず、出力波形がシフトした時間量DELTを算出する。
【0008】
DELTを算出するために、リミッタから出力されるシーケンスに含まれるデジタル数の合計に1遅延素子の遅延時間を乗算する。この関係は、
DELT=B×TAU
で与えられ、ここで、Bはリミッタ出力の合計であり、TAUは1遅延素子の遅延である。
【0009】
第2に、上記出力波形の平均周期TAVを算出する。この関係は、
TAV=(2m/F2)×((32−Q)×TAU)
で与えられ、ここで、TAUは1遅延素子の遅延であり、F2は副搬送波位相ロックループからの周波数制御数であり、Qはクロック出力周期の平均値であり、mは波形発生器のレジスタに記憶されたビット数である。
【0010】
この色副搬送波安定化方法が実施する次のステップは、時間シフトを等価な位相シフト、すなわちDELPに変換することである。この関係は、
DELP=Fracof×((B×F2)/(2m×(32−Q)))×360
で与えられる。この式において、項Fracofはサイクルシフトの小数部である。
【0011】
最後のステップは、DELPの算出値に基づいて波形発生器にPHQで表される位相補正数を供給することである。この関係は、
PHQ=Fracof×((−B×F2)/(2m×(32−Q)))×2k
で与えられる。この式において、kは波形発生器のルックアップテーブルにおけるビット数である。位相補正数は、上記出力波形から上記位相シフトを各ビデオライン毎に除去する。
【0012】
【発明の実施の形態】
本発明の好ましい実施例において、図1は、ケーブル/衛星セットボックスの簡略した構成を示すブロック図である。ケーブル/衛星セットボックスは、アナログ入力信号をデジタル化するとともに、処理するビデオデコーダ101と、デジタルケーブル/衛星ビデオストリームを伸長(decompress)するMPEGデコーダ102と、2つのビデオピクチャを、ピクチャインピクチャ、オーバレイメニュー、フェーディング等のために合成、あるいは単に切り換えるミキシング/オーバレイ回路103と、ミキシング/オーバレイ回路103の合成デジタル出力が供給され、アナログコンポジットビデオ信号に変換して表示装置105に供給するデジタルビデオエンコーダ104とを備える。ミキシング/オーバレイ回路103、デジタルビデオエンコーダ104及びMPEGデコーダ102のバックエンドに対するシステムクロックは、ビデオデコーダ101の内部に組み込まれたゲンロック回路から供給される。デジタルMPEGストリームとデジタル信号に変換されたアナログビデオ信号とをミキシングする前に、両方の信号を、水平方向及び垂直方向に同期させなければならない。
【0013】
ラインロック方式では、これを達成するために、ゲンロック回路は、ビデオデコーダ101、MPEGデコーダ102及びデジタルビデオエンコーダ104の全てがアナログ信号源に揃うまで、システムクロックを変える。厳密に言うと、エンコーダのロッキングは、通常HLVsyncによって行われ、アナログ信号源に対するデコーダのロッキングは、システムクロックによって行われる。VTRのように雑音の多いアナログビデオ信号源の場合、入力されてくる(oncoming)ビデオ信号のタイムベース(time−base)が変わるので、このロッキング処理は、連続的な調整を要する。すなわち、システムクロックを適切に速め又は遅くする必要がある。システムクロックを調節することによる主な問題点は、ビデオデコーダ101内とデジタルビデオエンコーダ104内に設けられた色副搬送波発生器(chrominance subcarrier generation block)にある。ビデオデコーダ101内の色副搬送波発生器は、受信アナログビデオ信号の色副搬送波にロックして、高周波の色差信号をベースバンドの色差信号に復調する。
【0014】
デジタルビデオエンコーダ104内の色副搬送波発生器は、逆のことを行い、ベースバンドの色差信号を高周波の色差信号に変調する。殆どの場合、ビデオデコーダ101とデジタルビデオエンコーダ104の両方で色副搬送波を発生するために、ダイレクトデジタルシンセサイザ(direct−digital−synthesis:以下DDSという)方式(図7)が用いられる。このDDS方式において、発生した正弦波形の周波数及び位相は、システムクロックの直接の一次(direct)関数である。したがって、システムクロックが変化すると、発生した副搬送波形は位相がシフトする。この結果、特に画面の最上部で非常に好ましくないアーティファクトが発生する。ビデオデコーダ101内の副搬送波PLLは、入力してくるアナログビデオ信号のタイムベースにおける非常にゆっくりと変わる誤差又は定常状態の誤差に起因した色副搬送波の位相及び周波数のドリフトをある程度補償する。その意味において、デジタルビデオエンコーダ104内部のDDSをビデオデコーダ101内部のDDSで代用することは、すなわち両者に同一の周波数制御数F2とすることは有益である。
【0015】
しかしながら、副搬送波PLLは、色副搬送波のジッタを最小にするために非常に狭い帯域を有するように設計されている。したがって、副搬送波PLLは、VTRのヘッド切換(headswitche)やテープ(wobble)の揺れ等のようなアナログビデオ信号のタイムベースにおける急激な変化に起因した色副搬送波の位相シフトを補正することはできない。この問題に対する1つの可能性がある解決策は、副搬送波の位相を周期的にリセットすることである。しかしながら、これを行うには、非常に安定したタイムベースのリセット信号を必要とする。不安定なシステムクロックは使用できないので、別の水晶駆動(crystal driven)のリセット回路が必要となり、装置全体が複雑となる。
【0016】
図2は、他の実施例の構成を示すブロック図である。この実施例では、ミキシングをアナログ領域で行っている。DDSは1つしかなく、すなわちデジタルビデオエンコーダ104内にある。副搬送波PLLは、ゲンロックオーバレイプロセッサ(genlocking overlay processor)106内にある。位相検出器は、デジタルビデオエンコーダ104から供給される副搬送波のアナログ信号源からの副搬送波に対する相対位相を検出する。周波数制御数F2は、副搬送波PLLにより(ライン毎に1回ずつ)動的に更新され、2つの副搬送波をロックするためにデジタルビデオエンコーダ104に供給される。図1と同様に、位相補正項(phase correction term)は、アナログビデオのタイムベースの変化を補償するために供給される。
【0017】
また、他の実施例において、システムクロックの変化が副搬送波の発生の位相に及ぼす影響を計算し、位相補正項をビデオデコーダ101内のDDSブロックとデジタルビデオエンコーダ104内のDDSブロックの両方に供給される。ゆっくりと変化するタイムベースの誤差を追跡するために、ビデオデコーダ101内の副搬送波PLLからの周波数制御数F2も供給される。
【0018】
本発明の好ましい実施例において、システムクロックの変化が副搬送波の位相に及ぼす影響を計算し、位相補正項をビデオデコーダ101内のDDSブロックとデジタルビデオエンコーダ104内のDDSブロックに供給する。ゆっくりと変化するタイムベースの誤差を追跡するために、ビデオデコーダ101内の副搬送波PLLからの周波数制御数F2も供給される。
【0019】
また、本発明の好ましい実施例において、クロック発生器206と波形発生器216は、別の集積回路に設けることができる。
【0020】
このような場合、2つのチップ間のインタフェースを簡単にするとともに、ビデオ信号源200のタイムベースが変化する結果としてのCLOCKOUTの変化に起因して出力波形に発生する位相シフトを除去し続ける技術が望まれる。この新しい技術は、ビデオ信号源200のタイムベースが変化するのに伴いOUTPUT WAVEFORMに生じる位相歪みを、各ビデオライン毎に、正確に測定するとともに、この位相歪みを除去する位相補正項をビデオライン毎に1回ずつ送ることから構成される。この位相補正項は低いライン速度で送られ、CLOCKOUTに同期する必要はないので、シリアル変換器213でシリアルデータに変換し、2つのチップ間に1本の信号線を接続することにより、位相補正項をビデオライン毎に1回ずつシリアル伝送することができる。
【0021】
この新しい技術を実現するために、図3及び図4に示すアーキテクチャでは、デジタルループフィルタ214が行う時間補正量を算出できるように変更されている。具体的には、デジタルループフィルタ214と位相累算論理回路308とを図5に示す単一のブロックに纏める。
【0022】
図4は、図3に示すクロック発生器206の構成を示すブロック回路図である。16個の遅延素子1〜16の群は、リングオシレータ300を形成している。すなわち、遅延素子1〜16は、最後の遅延素子16の出力端子が最初の遅延素子1の入力端子に接続され、リング状に直列接続されている。好ましくは、各遅延素子1〜16は、同一のスループット遅延を有する。好ましい実施例に基づいて、全ての遅延素子1〜16は、1つの集積回路上に同時に製造され、製造プロセスによるスループット遅延の変動は、各遅延素子1〜16で同一となる。外部発振器302が発生するクロック信号CLOCKINは位相比較器304の第1の入力端子に供給され、一方、最後の遅延素子16の出力は位相比較器304の第2の入力端子に供給される。位相比較器304の出力DELAY ADJUSTにより、各遅延素子1〜16の遅延量を調整する。遅延素子1〜16の各出力端子は、マルチプレクサ306の各入力端子D0〜D15に接続されている。
【0023】
外部発振器302は、好ましくは、クロック信号CLOCKINの精度及び安定性を保証するために、水晶発振器からなり、水晶発振周波数を分周してクロック信号CLOCKINを得る分周回路を備えている。したがって、クロック信号CLOCKINは、高精度に制御された周波数を有する。位相比較器304は、クロック信号CLOCKINを最後の遅延素子16の出力信号と比較する。位相比較器304は、全ての遅延素子1〜16の遅延を同時に調整し、全ての遅延素子1〜16を合わせた遅延量が、クロック信号CLOCKINの1サイクル分に等しくなるようにする。したがって、マルチプレクサ306の各入力D0〜D15は、クロック信号CLOCKINと同一の周波数を有するが位相はそれぞれ異なる。最後の入力D15の位相は、クロック信号CLOCKINの位相と同じである。
【0024】
16個の遅延素子があるので、16個の異なる位相のクロック信号を使用することができるが、必要な応じて、異なる数の遅延素子を用いることもできる。更に、立ち上がりと立ち下がりの両エッジを使用すれば、32個の異なる位相のクロック信号を利用することができる。図4は、遅延素子1〜16の遅延量を制御する位相ロックループの構成を示すブロック図である。なお、遅延素子1〜16の遅延を制御するためには、他の手段、例えば周波数ロックループや遅延ロックループを使用することもできる。図4において、遅延ロックループを実現するには、最初の遅延素子1の入力端子を位相比較器304の第2の入力端子に接続するのではなく、最初の遅延素子1の入力端子を(クロック信号CLOCKINとともに)位相比較器304の第1の入力端子に接続する。
【0025】
デジタル位相検出器204によって生成されるデジタルシーケンスは、同期(sync)パルスに対応したビデオ信号の部分に関するタイムベースの誤差を表している。各同期パルス毎にタイムベースの誤差、すなわちビデオ信号源200が定める実際の同期位置とビデオタイミング発生器208が定める予想される同期位置との時間差をデジタルループフィルタ214内で処理し、誤差の極性及びデジタルループフィルタ214(図5)で使用する利得に基づいて、CLOCKOUTを適切な時間量だけ速く又は遅くする。これにより、ビデオ信号源200とビデオタイミング発生器208との間のタイムベースの誤差が減少し、定常状態では除去される。しかしながら、CLOCKOUT又はCLOCKOUTの整除数(integer divisor)は、OUTPUT WAVEFORMを合成するために波形発生器216でも使用されるので、CLOCKOUTを変化させることによって達成したタイムベース誤差の減少量DELTは、OUTPUT WAVEFORMにもシフトを生じさせる。例えば、各ビデオフィールドの始めにおいて数マイクロ秒の誤差を発生するVTRのように、ビデオ信号源200が大きなタイムベース誤差を有する場合、(デコーダにおいては)色情報の復調に、又は(エンコーダにおいては)変調に用いられる一般的には周波数が一定の正弦波であるOUTPUT WAVEFORMの位相は、ランダム化される。換言すると、タイムベース誤差が補正されるのに伴い、色シフトが特に画面の最上部に出現する。同様に、ゲンロック回路がVTRの揺れを追跡するためにシステムクロックを変化させる場合にも色シフトが発生する。
【0026】
図5に示すように、デジタルループフィルタ214は、2つの経路から構成される。経路1(K2経路)は、ブロック401、402、403、404、405、406を含んでおり、デジタル位相検出器204から供給される位相誤差は、定数K2を乗算することによりスケーリングされ、累算位相誤差の前回の値に加算され、オーバフローを防止するためにリミッタにより制限される。したがって、任意のビデオラインに対して、レジスタ404の出力は、現ビデオラインまでの先行する全ビデオラインに関するタイミング誤差の合計を含んでおり、デジタルループフィルタ214に事実上記憶機能を与えている。レジスタ404の出力は、長時間に亘る位相誤差の合計で定められ、デジタルループフィルタ214から、図4の位相累算論理回路308及びマルチプレクサ(以下MUXという)306からのCLOCKOUTと、ビデオタイミング発生器208と、デジタル位相検出器204とを通ってデジタルループフィルタ214に戻るループは閉ループであるので、レジスタ404の出力は、CLOCKOUTの平均値を表している。上位のuビットQUは、直接加算器407に供給され、整数部を構成する。下位のlビットQLは、加算器405とレジスタ406からなる累算ブロックに供給される。加算器405のオーバフロービットOBは、加算器407に供給される。したがって、下位lビットQLは、CLOCKOUT周期の平均値の小数部を構成する。数Qを表現するのに用いたu+1ビットは、位相累算論理回路308、MUX306及びリングオシレータ300から得ることができる位相を用いてどの程度正確にCLOCKOUTを合成できるかを決定する。この実施例では、Qを表現するのに20ビットを用いる。整数部QUはu=3ビットを使用し、小数部QLはl=17ビットを使用する。
【0027】
図4に示すように、16個の遅延素子からなるリングオシレータ300が安定した外部発振器302によって駆動され、16種類の位相が利用可能なときは、CLOCKOUTの平均周期は次式で与えられる。
TCLOCKOUT=(32−Q/32)×TCLKIN
=(32−Q/32)×32×TAU
=(32−Q)×TAU (1)
ここで、Qの整数部は、2進数QU(u)QU(u−1),,,QU0として表され、Qの小数部は、2進数QL(l)QL(l−1),,,QL0として表される。TAUは、均一であるとされる1個の遅延素子の遅延量に相当する。
【0028】
リングオシレータ300で用いられるタップ数は、CLOCKOUTの位相の細かさを決定する。タップを多くすると、ジッタの少ないCLOCKOUTが得られる。上記式(1)は、タップの多いリングオシレータに対しては、適切に変更しなければならない。一具体例においては、FCLKIN=50.625MHzである。これから、TCLKIN=19.75ns、TAU=600psとなる。Qの公称値はQ=2.00であり、これから公称FCLOCKOUT=54MHzとなる。
【0029】
記憶機能を有し、CLOCKOUT周期の平均値表現を保持するK2経路とは対照的に、K1経路は、ブロック408、415、409、410、411からなり、記憶機能はなく、ビデオラインのタイムベース誤差の瞬時値に応答する。各ビデオライン毎に、デジタル位相検出器204からのタイムベース誤差は、定数K1を乗算することによりスケーリングされる。乗算器408の出力は、リミッタ415により、K1経路上で行うタイムベースの誤差量が1ビデオライン内で補正可能な値になるように制限される。得られる数Bは、レジスタ409に読み込まれる。そして、レジスタ409の出力は、各CLOCKOUT毎にリミッタ410で+/−Lに制限される。減算器411によって制限された出力を制限されていない出力から減算し、減算器411から出力される減算結果をレジスタ409に再び読み込む。この処理はレジスタ409の出力が+/−Lより小さくなるまで続く。したがって、リミッタ410から出力されるデジタル数のシーケンスは、+/−Lの適切な数からなり、絶対値がLより小さな数で終わり、シーケンスに含まれる全ての数の合計がBに等しくなる(例えば、B=11でL=2の場合、シーケンスは2,2,2,2,2,1,0,0,0...となる)。リミッタ410の出力は、加算器407においてQの上位ビット及びオーバフロービットに加算される。加算結果は、アンダフローを防止するためにリミッタ412で制限された後、加算器413とレジスタ414とからなる位相累算論理回路308に供給される。レジスタ414の出力は、リングオシレータ300に供給され、16種類の利用可能な位相の1つを選択する。リミットLは、Qの整数部の公称値に選ばれる。したがって、この実施例ではL=2である。このことは、L=0のとき、CLOCKOUTは公称周波数となることを意味する。CLOCKOUTは、L=2のとき約6%速く動作し、L=−2のとき約6%遅く動作する。
【0030】
リミッタ410の出力におけるデジタルシーケンスの各数xにより、位相累算論理回路308は、正常時に選択されるタップより、(x>0のときは)x前方、(x<0のときは)−x後方のタップを選択する。xタップのジャンプはx×TAUの時間シフトに相当することから、K1経路による全時間シフトは、単にDELT=B×TAUとなる。この具体例において、ビデオ信号源200からの同期パルスが予想より速く来るときはB>0、ビデオ信号源200からの同期パルスが予想より遅く来るときはB<0となるように極性が設定される。デジタルループフィルタ214は、前者の場合、CLOCKOUTを速くし、後者の場合、CLOCKOUTを遅くする。このCLOCKOUTを速く及び遅くする効果として、ビデオタイミング発生器208によって発生されるパルスの全て、特に同期パルスは、量DELTだけ進み又は遅れ、ビデオ信号源200とビデオタイミング発生器208とを一致させる(align)ことができる。ビデオライン上のタイミング誤差に対して、DELTはK1及びK2の両方の経路に依存する。しかしながら、ループの安定性を維持するために、K1/K2の比は、非常に大きい値(216より大きい)に選ばれる。したがって、K2経路の効果は殆ど無視することができ、デジタルループフィルタ214によって導入されるタイムベース補正DELTは、K1経路で決まり、次式で与えられる。
DELT=B×TAU (2)
なお、この具体例においては、リミッタ410は、加算器407で+/−Lを加算することによってCLOCKOUTが公称の+/−6%で動作するように設計されている。
【0031】
リミッタ410から出力されるデジタルシーケンスの数が0でない限り、タイムベース補正は、適切な方向に実行される。1ビデオラインには、ビデオ規格に準拠したCLOCKOUTパルスの公称数はNNである。各CLOCKOUT毎にL×TAUのタイムベース補正があるので、1ビデオラインでの最大タイムベース補正はNN×L×TAUになる。例えば、NTSCでCLOCKOUTの公称周波数が54MHzの場合、1ライン当たりのCLOCKOUTの公称数はNN=858×4=3432である。したがって、L=2でTAU=600psの場合、K1経路によって達成可能な最大タイムベース補正は3432×2×600ps=4.2μsとなる。12μsの非常に厳しいヘッド切換に対しても、僅か3ラインで補償できるので、この制限は問題にならない。
【0032】
したがって、上記式(2)の有効性を保証するために、リミッタ415は、その出力Bが常にNN×Lより小さくなるように設計する必要がある。
【0033】
図6は、好ましい実施例におけるDDSの構成を示すブロック図である。周波数制御数F2は、加算器501の第1の入力端子に供給される。加算器501の出力はレジスタ502に供給される。このレジスタ502は、信号CLOCKOUTに同期して動作する。レジスタ502の内容は加算器501の第2の入力端子に供給される。したがって、周波数制御数F2の値は、信号CLOCKOUTによって定まる速度でレジスタ内に時間的に累算される。これにより、レジスタ502内には、信号CLOCKOUTに関連した周期信号のタイムベースを表す一連の値が生成される。なお、加算器501はオーバフローすることもあり、したがって、レジスタ502に記憶されている一連の値はルックアップテーブル(以下LUTという)503に供給され、LUT503は、この周期的鋸歯状波形を正弦波に変換する。レジスタ502に記憶されているビット数mは、平均周期の精度を決定し、一方、LUT503のビット数kは、各クロックサイクルの位相精度を定める。したがって、OUTPUT WAVEFORMの平均周期(TAV)は、次式で与えられる。
TAV=(2m/F2)×TCLOCKOUT (3)
式(3)から分かるように、OUTPUT WAVEFORMの周期及び周波数はTCLOCKOUTの一次関数である。上述したように、ビデオラインの実際の同期位置と予想同期位置との差により、デジタル位相検出器204の出力に誤差信号が生じる。この誤差信号をデジタルループフィルタ214に供給して、信号CLOCKOUTを速く又は遅くなるように制御する。この結果、ビデオタイミング発生器208が発生する全てのパルスは、誤差信号の極性に応じてDELTの量だけ遅れ又は進む。CLOCKOUTは、また、波形発生器216でも使用されるので、OUTPUT WAVEFORMも時間領域においてDELTに等しい量だけシフトする。
【0034】
同様に、OUTPUT WAVEFORMがシフトする時間量DELTも式(2)で与えられる。式(3)と(1)から次式が得られる。
TAV=(2m/F2)×TCLOCKOUT
=(2m/F2)×(32−Q)×TAU (4)
補正時間DELTに対応する副搬送波のサイクル数は次式で与えられる。
NOFSC=(DELT/TAV) (5)
1サイクルの全体は、位相シフトなしと区別ができない360度の位相シフトに対応するので、シフトされた副搬送波の有効サイクル数は、NOFSCの小数部で与えられる。例えば、DELT=1.5μsでTAV=279nsの場合、DELT/TAV=5.37となり、シフトされた有効サイクル数は0.37である。
【0035】
OUTPUT WAVEFORMの1周期TAVは、360度に対応するので、サイクルシフトの小数部は、位相シフトDELPに対応し、次式で与えられる。
DELP=Fracof(DELT/TAV)×360
=Fracof(B×TAU/((2m(32−Q)×TAU)/F2))×360
=Fracof(B×F2/2m×(32−Q))×360 (6)
所要の分解能を有する位相補正項PHQを送ることによって、DELPを補正することができる。OUTPUT WAVEFORMの固有の位相分解能は、k(LUT503のビット数)で定められるので、この具体例では、位相補正項PHQにkビットの精度を使用する。なお、理論的には最大mビットの精度まで可能である。
【0036】
先ず、波形発生器216を図7に示すように変更する。1CLOCKOUTサイクルに対して、加算器602において2kの位相補正項PHQを加えることによってOUTPUT WAVEFORMの位相が360度シフトするという事実に注目することにより、位相補正項PHQを計算する。すなわち、DELPの位相シフトを取り消すには、OUTPUT WAVEFORMを−DELPだけシフトさせる位相補正項PHQを送ればよい。したがって、この位相補正項PHQについて次式が得られる。
PHQ=(−DELP×2k)/360
=Fracof((−B×F2/2m×(32−Q)))×2k (7)
補正項PHQを生成する位相補正ブロックの可能な実施例を図8に示す。除算器705の出力における除算結果を2進数で表すと、小数点より前にある最初のkビットがPHQを構成する。位相補正項PHQは1ビデオライン当たり1回計算するだけでよいので、図8に示す乗算器704と除算器705は、2つ以上のクロックサイクル間に計算を完了できるので、直列に接続することができ、これによってハードウェアが簡単になる。この実施例では、直列に接続された乗算器704と除算器705を用いている。各ビデオライン毎に、色副搬送波が始まる前に位相補正項PHQを計算する。これにより、ビデオラインの始めからバースト信号の開始までの約5μs間に計算を終了することができる。ビデオデコーダの場合のように、波形発生器が位相補正ブロックと同じ回路内にあると、位相補正項PHQを構成するkビットを、並列に波形発生器216に供給することができる。そうでない場合、デジタルビデオエンコーダの場合のように、シリアル変換器219でシリアルデータに変換してから専用の波形発生器を有する第2の回路に供給することことができる。
【0037】
当業者には明らかなように、特許請求の範囲に定める本発明の趣旨及び範囲から逸脱することなく好ましい実施の形態について様々な変形が可能である。
【図面の簡単な説明】
【図1】
本発明の実施例を組み込んだ、追加のアナログ入力付きケーブル/衛星セットボックスの簡略した構成を示すブロック図である。
【図2】
本発明の具体例を組み込んだ、デジタル及びアナログビデオミキシング方式のケーブル/衛星セットボックスの構成を示すブロック図である。
【図3】
本発明の好ましい実施例の構成を示すブロック図である。
【図4】
本発明のクロック発生器の構成を示すブロック図である。
【図5】
本発明のデジタルループフィルタ及び位相累算論理回路の構成を示すブロック図である。
【図6】
本発明の波形発生器(DDS)の構成を示すブロック図である。
【図7】
本発明の波形発生器(DDS)の他の構成を示すブロック図である。
【図8】
本発明の位相補正ブロックの構成を示すブロック図である。
Claims (46)
- ビデオ信号における色副搬送波の発生を安定化させる色副搬送波安定化方法において、
(a)出力波形に生じた時間シフトを算出する時間シフト算出ステップと、
(b)上記時間シフトを等価な位相シフトに変換する位相シフト変換ステップと、
(c)上記等価な位相シフトに基づいて波形発生器に位相補正数を供給する位相補正ステップとを有する色副搬送波安定化方法。 - 上記時間シフトを各ビデオライン毎に算出することを特徴とする請求項1記載の色副搬送波安定化方法。
- 上記時間シフト算出ステップは、
(a)上記出力波形がシフトした時間量DELTを算出し、
(b)上記出力波形の平均周期TAVを算出することを特徴とする請求項1記載の色副搬送波安定化方法。 - 上記出力波形がシフトした時間量DELTは、
DELT=B×TAU
で与えられ、ここで、Bはリミッタから出力されるシーケンスに含まれるデジタル数の合計であり、TAUは1遅延素子の遅延であることを特徴とする請求項3記載の色副搬送波安定化方法。 - 上記出力波形の平均周期TAVは、
TAV=(2m/F2)×((32−Q)×TAU)
で与えられ、ここで、TAUは1遅延素子の遅延であり、F2は副搬送波位相ロックループからの周波数制御数であり、Qはクロック出力周期の平均値であり、mはレジスタに記憶されたビット数であることを特徴とする請求項3記載の色副搬送波安定化方法。 - 上記位相シフト変換ステップにおける上記等価な位相シフトDELPは、
DELP=Fracof×((B×F2)/(2m×(32−Q)))×360
で与えられ、ここで、Bはリミッタから出力されるシーケンスに含まれるデジタル数の合計であり、F2は副搬送波位相ロックループからの周波数制御数であり、Qはクロック出力周期の平均値であり、mはレジスタに記憶されたビット数であり、Fracofはサイクルシフトの小数部であることを特徴とする請求項1記載の色副搬送波安定化方法。 - 上記位相補正ステップにおける上記位相補正数PHQは、
PHQ=Fracof×((−B×F2)/(2m×(32−Q)))×2k
で与えられ、ここで、kはルックアップテーブルにおけるビット数であり、Bはリミッタから出力されるシーケンスに含まれるデジタル数の合計であり、F2は副搬送波位相ロックループからの周波数制御数であり、Qはクロック出力周期の平均値であり、mはレジスタに記憶されたビット数であり、Fracofはサイクルシフトの小数部であることを特徴とする請求項1記載の色副搬送波安定化方法。 - 上記位相補正数は、上記出力波形から上記位相シフトを除去することを特徴とする請求項1記載の色副搬送波安定化方法。
- 上記位相補正数は、上記等価な位相シフトに基づいて上記波形発生器に各ビデオライン毎に供給されることを特徴とする請求項1記載の色副搬送波安定化方法。
- ビデオ信号における色副搬送波の発生を安定化させる色副搬送波安定化装置において、
(a)クロック発生器と、
(b)デジタル位相検出器と、
(c)デジタルループフィルタと、
(d)波形発生器と、
(e)位相補正ブロックとを備える色副搬送波安定化装置。 - 更に、シリアル変換器を備える請求項10記載の色副搬送波安定化装置。
- 上記クロック発生器は、
(a)発振器と、
(b)位相累算論理ブロックと、
(c)マルチプレクサと、
(d)位相比較器と、
(e)複数の遅延素子とを備えることを特徴とする請求項10記載の色副搬送波安定化装置。 - 上記複数の遅延素子は、最後の遅延素子の出力が最初の遅延素子の入力に接続されるようにリング状に直列接続されていることを特徴とする請求項12記載のクロック発生器。
- 上記複数の遅延素子の各々は、同一の遅延時間を有することを特徴とする請求項12記載のクロック発生器。
- 上記発振器は、CLOCKIN信号を発生することを特徴とする請求項12記載のクロック発生器。
- 上記CLOCKIN信号は、上記位相比較器の第1値の入力端子に供給されることを特徴とする請求項12記載のクロック発生器。
- 上記複数の遅延素子の出力は、上記位相比較器の第2の入力端子に供給されることを特徴とする請求項12記載のクロック発生器。
- 上記位相比較器の出力は、遅延調整を行うために上記複数の遅延素子の各々に供給されることを特徴とする請求項12記載のクロック発生器。
- 上記複数の遅延素子の各出力は、上記マルチプレクサの対応する入力端子に供給されることを特徴とする請求項12記載のクロック発生器。
- 上記CLOCKIN信号と上記最後の遅延素子の出力は、上記位相比較器で比較されることを特徴とする請求項12記載のクロック発生器。
- 上記位相比較器は、上記複数の遅延素子の全遅延が上記CLOCKIN信号の1サイクルに等しくなるように上記複数の遅延素子の各々の遅延を調整することを特徴とする請求項12記載のクロック発生器。
- 上記デジタルループフィルタは、K1経路とK2経路から構成されることを特徴とする請求項10記載の色副搬送波安定化装置。
- 上記デジタル位相検出器から供給される各ビデオライン毎の位相誤差は、
(a)第1のスケーラと、
(b)第1の加算器と、
(c)第1のリミッタと、
(d)第1のレジスタと、
(e)累算ブロックとを備えるK2経路に入力されることを特徴とする請求項22記載のデジタルループフィルタ。 - 上記第1のスケーラは、上記位相誤差に定数K2を乗算することを特徴とする請求項23記載のデジタルループフィルタ。
- 上記第1の加算器は、上記第1のスケーラの出力に第1のレジスタの出力Qを加算することを特徴とする請求項23記載のデジタルループフィルタ。
- 上記第1の加算器の出力は、上記第1のリミッタの入力端子に供給されることを特徴とする請求項23記載のデジタルループフィルタ。
- 上記第1のリミッタの出力は、上記第1のレジスタの入力端子に供給されることを特徴とする請求項23記載のデジタルループフィルタ。
- 上記第1のレジスタの出力Qは、上記第1の加算器の入力端子に供給されることを特徴とする請求項23記載のデジタルループフィルタ。
- 上記K2回路は、上側K2経路と下側K2経路とに分割されることを特徴とする請求項23記載のデジタルループフィルタ。
- 上記出力Qの下位ビットは、下側K2経路の累算ブロックに供給されることを特徴とする請求項23記載のデジタルループフィルタ。
- 上記出力Qの上位ビットは、上側K2経路に供給されることを特徴とする請求項23記載のデジタルループフィルタ。
- 上記デジタル位相検出器から供給される各ビデオライン毎の位相誤差は、
(a)第2のスケーラと、
(b)第2のリミッタと、
(c)第2のレジスタと、
(d)第2の加算器と、
(e)第3のリミッタとを備えるK1経路に入力されることを特徴とする請求項23記載のデジタルループフィルタ。 - 上記第2のスケーラは、上記位相誤差に定数K1を乗算することを特徴とする請求項32記載のデジタルループフィルタ。
- 上記第2のスケーラの出力は、上記第2のリミッタの入力端子に供給されることを特徴とする請求項32記載のデジタルループフィルタ。
- 上記第2のリミッタの出力Bは、上記第2のレジスタの第1の入力端子に供給されることを特徴とする請求項32記載のデジタルループフィルタ。
- 上記第2のレジスタの出力は、上記第3のリミッタの入力端子に供給されることを特徴とする請求項32記載のデジタルループフィルタ。
- 上記第2のレジスタの出力は、上記第2の加算器の入力端子に供給されることを特徴とする請求項32記載のデジタルループフィルタ。
- 上記第3のリミッタの+/−L出力は、上記第2の加算器の入力端子に供給されることを特徴とする請求項32記載のデジタルループフィルタ。
- 上記第2の加算器の出力は、上記第2のレジスタの第2の入力端子に供給されることを特徴とする請求項32記載のデジタルループフィルタ。
- 上記第3のリミッタの+/−L出力、上記K2経路における上位ビット、及び上記下側K2経路の上記累算ブロックの出力OBは、第3の加算器の入力端子に供給されることを特徴とする請求項22記載のデジタルループフィルタ。
- 上記第3の加算器の出力は、上記第4のリミッタの入力端子に供給されることを特徴とする請求項22記載のデジタルループフィルタ。
- 上記第4のリミッタの出力は、上記クロック発生器における上記位相累算論理ブロックの入力端子に供給されることを特徴とする請求項22記載のデジタルループフィルタ。
- 上記位相累算論理ブロックの少なくとも1つの出力は、上記マルチプレクサの対応する入力端子に供給されることを特徴とする請求項12記載のクロック発生器。
- 上記上記第2のリミッタの出力B及び上記第1のレジスタの出力Qは、上記位相補正ブロックの入力端子に供給されることを特徴とする請求項22記載のデジタルループフィルタ。
- 上記位相補正ブロックの出力PHQは、上記シリアル変換器又は上記波形発生器に供給されることを特徴とする請求項10記載の色副搬送波安定化装置。
- 上記シリアル変換器の出力は、上記波形発生器に供給されることを特徴とする請求項10記載の色副搬送波安定化装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/703,517 US6741289B1 (en) | 2000-10-31 | 2000-10-31 | Technique to stabilize the chrominance subcarrier generation in a line-locked digital video system |
PCT/US2001/050195 WO2002037862A2 (en) | 2000-10-31 | 2001-10-23 | A technique to stabilize the chrominance subcarrier generation in a line-locked digital video system |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004533130A true JP2004533130A (ja) | 2004-10-28 |
Family
ID=24825686
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002540468A Pending JP2004533130A (ja) | 2000-10-31 | 2001-10-23 | ラインロックデジタルビデオ装置における色副搬送波発生の安定化方法 |
Country Status (7)
Country | Link |
---|---|
US (2) | US6741289B1 (ja) |
JP (1) | JP2004533130A (ja) |
CN (1) | CN100446575C (ja) |
AU (1) | AU2002232805A1 (ja) |
DE (1) | DE10197028T5 (ja) |
TW (1) | TW546953B (ja) |
WO (1) | WO2002037862A2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7050097B2 (en) * | 2001-11-13 | 2006-05-23 | Microsoft Corporation | Method and apparatus for the display of still images from image files |
US20030090498A1 (en) * | 2001-11-13 | 2003-05-15 | Photela, Inc. | Method and apparatus for the creation of digital photo albums |
TWI274474B (en) * | 2005-01-06 | 2007-02-21 | Univ Nat Sun Yat Sen | Phase-locked loop circuit and a method thereof |
US20080062312A1 (en) * | 2006-09-13 | 2008-03-13 | Jiliang Song | Methods and Devices of Using a 26 MHz Clock to Encode Videos |
US20080062311A1 (en) * | 2006-09-13 | 2008-03-13 | Jiliang Song | Methods and Devices to Use Two Different Clocks in a Television Digital Encoder |
CN103002194B (zh) * | 2011-09-15 | 2016-04-27 | 无锡华润矽科微电子有限公司 | 电视信号同步电路及其同步方法 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4370672A (en) * | 1980-09-24 | 1983-01-25 | Rca Corporation | Color subcarrier regenerator for slow down processor |
US4506175A (en) * | 1982-08-18 | 1985-03-19 | Rca Corporation | Digital phase comparator circuit producing sign and magnitude outputs |
US4639780A (en) * | 1985-04-01 | 1987-01-27 | Rca Corporation | Television synchronizing apparatus |
US4697207A (en) * | 1985-09-30 | 1987-09-29 | Ampex Corporation | System for generating a synchronizing signal in response to two timing reference signals |
US4718074A (en) | 1986-03-25 | 1988-01-05 | Sotas, Inc. | Dejitterizer method and apparatus |
US4694327A (en) * | 1986-03-28 | 1987-09-15 | Rca Corporation | Digital phase locked loop stabilization circuitry using a secondary digital phase locked loop |
US4989073A (en) * | 1987-11-25 | 1991-01-29 | Ampex Corporation | System for compensating timing errors during sampling of signals |
US4987491A (en) | 1989-01-20 | 1991-01-22 | Sanyo Electric Co., Ltd. | Jitter compensation circuit for processing jitter components of reproduced video signal |
EP0417328B1 (en) | 1989-03-29 | 1997-02-12 | Sharp Kabushiki Kaisha | Clock generator |
GB2241620B (en) * | 1990-02-13 | 1994-11-30 | Matsushita Electric Ind Co Ltd | A pulse signal delay device |
JPH04306975A (ja) | 1991-04-04 | 1992-10-29 | Matsushita Electric Ind Co Ltd | ジッター補正回路 |
US5303061A (en) | 1991-06-18 | 1994-04-12 | Matsushita Electric Industrial Co., Ltd. | Apparatus for rejecting time base error of video signal |
JP2718311B2 (ja) | 1991-12-27 | 1998-02-25 | 日本ビクター株式会社 | 時間軸補正装置 |
JPH07177536A (ja) | 1993-12-16 | 1995-07-14 | Pioneer Video Corp | ディジタルタイムベースコレクタ |
KR970001636B1 (ko) | 1994-01-20 | 1997-02-11 | 엘지전자 주식회사 | 영상신호의 시간축 보정 장치 |
EP0756799B1 (en) | 1995-02-20 | 2001-06-13 | Koninklijke Philips Electronics N.V. | Device for deriving a clock signal from a synchronizing signal and a video recorder provided with the device |
US6014176A (en) | 1995-06-21 | 2000-01-11 | Sony Corporation | Automatic phase control apparatus for phase locking the chroma burst of analog and digital video data using a numerically controlled oscillator |
US5808691A (en) * | 1995-12-12 | 1998-09-15 | Cirrus Logic, Inc. | Digital carrier synthesis synchronized to a reference signal that is asynchronous with respect to a digital sampling clock |
KR0176806B1 (ko) | 1995-12-29 | 1999-05-01 | 구자홍 | 텔레비젼의 2화면 구성장치 |
US5796796A (en) | 1996-01-11 | 1998-08-18 | Industrial Technology Research Institute | Pointer adjustment jitter cancellation processor utilizing phase hopping and phase leaking techniques |
JPH10260663A (ja) | 1997-01-14 | 1998-09-29 | Toshiba Corp | ジッタ補正回路および平面表示装置 |
US6363129B1 (en) | 1998-11-09 | 2002-03-26 | Broadcom Corporation | Timing recovery system for a multi-pair gigabit transceiver |
-
2000
- 2000-10-31 US US09/703,517 patent/US6741289B1/en not_active Ceased
-
2001
- 2001-10-23 CN CNB018183786A patent/CN100446575C/zh not_active Expired - Fee Related
- 2001-10-23 DE DE10197028T patent/DE10197028T5/de not_active Ceased
- 2001-10-23 WO PCT/US2001/050195 patent/WO2002037862A2/en not_active Application Discontinuation
- 2001-10-23 JP JP2002540468A patent/JP2004533130A/ja active Pending
- 2001-10-23 TW TW090126203A patent/TW546953B/zh not_active IP Right Cessation
- 2001-10-23 AU AU2002232805A patent/AU2002232805A1/en not_active Abandoned
-
2005
- 2005-03-25 US US11/090,671 patent/USRE41399E1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
WO2002037862A3 (en) | 2003-09-04 |
DE10197028T5 (de) | 2004-04-29 |
USRE41399E1 (en) | 2010-06-29 |
US6741289B1 (en) | 2004-05-25 |
AU2002232805A1 (en) | 2002-05-15 |
CN1473440A (zh) | 2004-02-04 |
CN100446575C (zh) | 2008-12-24 |
TW546953B (en) | 2003-08-11 |
WO2002037862A2 (en) | 2002-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FI94691B (fi) | Kellosignaalin generointijärjestelmä | |
US7532250B2 (en) | Clock generation apparatus | |
WO2000054519A1 (en) | Time base corrector | |
USRE41399E1 (en) | Technique to stabilize the chrominance subcarrier generation in a line-locked digital video system | |
EP0180450B1 (en) | Television display apparatus having character generator with non-line-locked clock | |
JPH10319932A (ja) | ディスプレイ装置 | |
US6714717B1 (en) | Time base corrector | |
JP2009147916A (ja) | 映像信号処理装置 | |
US6380980B1 (en) | Method and apparatus for recovering video color subcarrier signal | |
US20080062311A1 (en) | Methods and Devices to Use Two Different Clocks in a Television Digital Encoder | |
US5912714A (en) | Clock generator for a video signal processing apparatus | |
JP2974301B2 (ja) | トリガ生成回路及び波形表示装置 | |
US4977445A (en) | Sync-signal reproducing circuit for use in television receiver | |
KR20010033521A (ko) | 2중루프pll회로 및 이 pll회로를 이용한색복조회로 | |
KR100317289B1 (ko) | 디지털 티브이의 동기신호 보정장치 | |
US20080062312A1 (en) | Methods and Devices of Using a 26 MHz Clock to Encode Videos | |
JP2002016819A (ja) | ビデオデコーダ | |
KR100504497B1 (ko) | 디지털 티브이의 클럭 신호 발생 장치 | |
JP3022438B2 (ja) | Rgb信号変換方法及び装置 | |
JP3638443B2 (ja) | ディジタル放送用テレビジョン受信機 | |
Brett et al. | High performance picture-in-picture (PIP) IC using embedded DRAM technology | |
JP3511821B2 (ja) | 映像信号処理回路 | |
JP2808981B2 (ja) | 映像信号処理装置と映像信号の時間軸補正装置 | |
JP2514184B2 (ja) | デイジタルコンバ−ゼンス補正装置 | |
JP3183884B2 (ja) | テレビジョン受像機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040820 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070330 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070419 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070717 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070828 |