TW546953B

TW546953B - Technique to stabilize the chrominance subcarrier generation in a line-locked digital video system

Info

Publication number: TW546953B
Application number: TW090126203A
Authority: TW
Inventors: Ara Bickaki
Original assignee: Fairchild Semiconductor Inc
Priority date: 2000-10-31
Filing date: 2001-10-23
Publication date: 2003-08-11
Also published as: CN1473440A; AU2002232805A1; WO2002037862A3; CN100446575C; US6741289B1; DE10197028T5; USRE41399E1; WO2002037862A2; JP2004533130A

Description

546953

五、發明說明（1) 本發明係有關於線鎖定視訊系統（iine —locked video system )的領域。特別是，本發明係有關於在一般鎖定（gen locking )程序中，校正該系統所造成色度副栽波之相位偏移。一線鎖定視訊系統係獲得一線線類比信號（1 ine〜by 一 1 ine analog signal )之一數位系統。這類系統之一例子係一視訊解碼器。該系統獲得之各線信號係包括一同步脈衝及一’’色彩訊叢（color burst ) π，兩者皆沒有承栽在螢幕上顯示的資訊。該同步脈衝係用以使一般鎖定相鎖迴路（PLL )可以放置該類比信號並鎖定其上。該”色彩訊叢（color burst )’’係一系列具有副載波頻率之八個周期 (cycle )，其出現於空白間隔以同步電視接收器及色度 =號。該信號之顯示部分係於該同步脈衝及該信號之，，色，汛叢（color burst ) π部分後傳送。由於時脈（CLK ) 2自該-般鎖定步驟起之連續改變，在上通常會產生干擾，其進而導致一鎖及色彩條紋矯作（stripe artifact)。一更說明將於下文中提出。、月厅、 -心視=號系統使用❿，藉以在 ):、:周期螢工:二

t;;:平Π線之資m ’其係輸出至該：示；H 號、及-視πίϊηΐ:水平同步脈衝、-訊叢信代貝則5遽。在峰多視訊傳輪系統中，色彩或 546953 五、發明說明（2) ' 色度資Λ係利用該色度副載波信號之一特定相位表示，其係利用色彩資訊進行振幅調變。該水平同步脈衝係為一相鎖迴路使用，藉以同步該系統以顯示視訊資訊之次一水平線。該訊叢信號係用以同步一地區振盪器及該編碼振盪器之相位及頻率，藉以使色彩資訊可以，，解碼”至其基頻色彩差動成 π ( b a s e b a n d c ο 1 〇 r d i f f e r e n t i a 1 c 〇 m ρ ο n e n t 一視訊複數條水平系統係由螢混合視訊信視訊信號之係移至次一資訊。這個顯示器的底後’该視訊示次一個圖部，在該混圖框的視訊設至該視訊資訊。因此幕，於該混混合視訊信執行一垂直圖像或圖框線所組成。幕的頂部開號中之資訊一水平周期線並顯示該步驟係持續部。在顯示糸統必須重框。為允許合視訊信號資訊後。該顯示器的頂，許多水平合視訊信號號係包括一重設步驟， (frame ) ^ 為顯示一視始，並以每。各水平線内。在各水混合視訊系進行，直到視訊資訊於設至該顯示該系統重設内係包括一垂直空白周部、並開始周期，其足内係串聯在垂直空白周並且上移至卜、由該視訊| 訊圖像或圖次一水平線之資訊係包平周期後，統之次，—水該視訊系統該視訊顯示器的頂部，至該視訊顯垂直空白周期係允許該顯示次一圖以包括一個一起。在各期’其允許該顯示器頂 I示器中之框，該視訊方式顯示該含在該混合 5亥視訊系統平周期内之到達該視訊器的底線藉以開始顯示器的頂期，位於各視訊系統重框的水平線圖框或螢圖框間，該該視訊系統部以準備顯

546953 五、發明說明（3) 示次一個圖框。 > f這類系統中，一般鎖定相鎖迴路装置係用以鎖定並與該信號之同步脈衝部分校準。在該系統之接收器部分 "中\色度副載波相鎖迴路係用以偵測鎖定至該類比信號之 ’’色彩訊叢（color burst )，，部分。這兩種相鎖迴路係1 ，、個共同時脈（CLK )信號。當該一般鎖定相鎖迴路 =並與視訊信號校準時，該時脈（CLK )信號係相應地整。由於這種排列，在該接收器中色度副載波相鎖迴路° 正弦^ S I NE )波中之相位偏移干擾將會很容易遇到。這干擾係由於該一般鎖定裝置的同時鎖定所造成，其進成該時脈（CLK )信號的連續改變。 & 、在本專利申睛案中描述之技術，其用以穩定線鎖位視Λ系統中之色度副載波產生，係包括數個步驟。診 $係包括·計算在一輸出波形發生之一時間偏移、轉時間偏移至一對等之相位偏移、以及最後根據該對等之= 位偏移輸出一相位校正數值至一波形產生器方塊。目以葬IS術係計算輸出波形之時間偏移。該步騍可猎者百先叶异_DELT數值以獲致，其用以表示偏移的時間數量。 j ®攻形 DELT數值係藉著相乘限制器（limite；r)所輸出— 列數位數值之總和及一延遲元件之延遲數值以係可表示為： X双其關

DELT = B * TAU 其中，β係該限制器輸出的總和，且TAU係一延遲元件之延 546953 五、發明說明（4) 遲數值。其认’本技術係什鼻該輸出波形T A V之平均周期。其關係可表示為： ^ m = (2m /F2 ) * ( (32 -Q ) *TAl| ) 其中，TAU仍是延遲數值，F2係來自副載波相鎖迴路之頻率控制數值，Q係表示c lockout周期的平均數值，且m係在波形產生器方塊之暫存器中儲存之位元數目。本技術之次一個步驟係轉換該時間偏移至輸出波形或 DELP之一對等相位偏移。其關係可表示為： DELP=Fracof* ( (B*F2/2m (32-Q) ) ) *360 在該方程式中，Fracof項係表示小數周期偏移 (fractional cycle shift )。本技術之最後一個步驟係根據計算得到的DELp數值，傳送一相位校正數值（以PHQ表示）至波形產生器方塊。其關係可表示為 PHQ =Fracof * ( (-B*F2) / (2m* ( 32 -Q )) )* 2k 在該表示式中，數值k係波形產生器方塊之查表中之位元數目。該相位校正數值將會去除各視訊線之輸出波形中之相位偏移。 y 第一圖係根據本發明之一實施例，介紹具有一額外類比輸入之一間化有線/衛星機上盒（set— top— box)之、方塊概要圖。第一圖A係根據本發明之一實施例，介紹一數位及類

第7頁 546953 五、發明說明（5) 比視訊混合設計之方塊概要圖。第二圖係介紹本發明之一較佳實施例之方塊概要圖。第三圖係介紹本發明之一時脈產生器之方塊概要圖。第四圖係介紹本發明之一數位迴路濾波器及一相位積集器電路（accumulator logic)之方塊概要圖。第五圖係介紹本發明之一波形產生器（DDS)之方塊概要圖。第六圖係介紹本發明之一波形產生器（D D s )之另一實施例之方塊概要圖。第七圖係介紹本發明之一相位校正方塊之方塊概要圖。〔較佳實施例之詳細說明〕在本發明之較佳實施例中，第一圖所示系統係表示― 簡化之有線/衛星機上盒（set — t〇p — b〇x )。該系統係包括一視訊解碼器1 〇 1 ,其用以數位及適應該類比輸入信號、一MPEG解碼器1〇2，其解縮縮該數位有線/衛星視訊串流（stream )、一混合/覆蓋電路1〇3，其於圖像中圖像（picture—in—Picture)、覆蓋選單（〇verUying menu)、時強時弱（fading)中組合兩者或僅由一者切換至另一者、以及最後一數位視訊編碼器丨〇4，其擷取該覆蓋電路103之組合數位輸出、將其轉換成類比混合視訊格式:並隨即將其傳送至一顯示器單元1〇5。該覆蓋電路1〇3 之^統時脈、該數位視訊編碼器1〇4、及該評^解碼器的後端（back—end)係由該一般鎖定電路提供，其嵌入在

546953 五、發明說明（6) --- 瀛視汛解碼器中。在該數位mpeg串流及該數位類比視訊執行任何混合前，該兩者必須水平地且垂直地予以同步。在一線鎖定系統中，這個步驟之達成係藉由讓該一般鎖定電路調變該系統時脈，直到該視訊解碼器丨〇 2、該 MPEG解碼器102、及該數位視訊編碼器1〇4均與該類比信號源排齊（line — up )為止。嚴格來說，鎖定該編碼器通常係透過HLV同步信號（HLV Sync )以達成，且該解碼器對於該類比信號源之鎖定通常係藉由調變系統時脈以達成。倘若具有一雜訊類比視訊信號源（如VCR )，則這個鎖定步驟需要隨著持續進入視訊改變之時間基礎進行連續調整這會而要系統時脈適時地加速或減速。調變時脈之主要問題在於色度副載波產生方塊，其係同時用於該視訊解 ’器1 0 1及該數位視訊編碼器丨04内部。在該視訊解碼器 \〇1中之色度副載波產生方塊會鎖定接收類比視訊之色度 Μ載波’藉以將該高頻色度解調為一基頻色差信號。在或數位視說編碼器1 0 4中之色度副載波產生方塊將執行相反步驟，並將該基頻色差信號調變為一高頻色度信歲。幾乎沒有例外地，在該視訊解碼器1 〇 1及該數位視訊編碼器1 04中均會使用一種直接數位合成器（)方法 (第六圖），藉以產生色度副載波。在這種方法中，產生正弦波形的頻率及相位係糸統時脈之直接函數。因此，系硃時脈的調變會導致產生副載波波形的相位偏移。這種情形會導致非常令人不愉快的色彩矯作（artifact )，特別 <在螢幕的頂部。該視訊解碼器1 0 1内部之副載波相鎖迴

第9頁 546953 五、發明說明（7) 路係某種程度地補償色度副載波的相位及頻率漂移 (dr 1 f t )’由於其在持續進入類比視訊之時間基礎具有非常緩衝變動或穩態誤差之特性。由此可知，將該數位視訊編碼器104内部之直接數位合成器（DDS )保留至該視訊解碼器1 0 1，亦即’強迫兩者具有相同之頻率控制數值，係十分有利的。由於副載波相鎖迴然而率，稭以將色彩副載波之跳動（j i tter)最小化。因此，他們並無法校正色彩副載波之相位偏移，由於其類比視訊時間基礎之快速改變，如在VCR讀取頭切換或錄影帶晃動之例子中。這種問題之一種可能解決方法係副載波之相位…，這種方法需要一個具“ 間基礎之重設信號。由於益法移 =门而要獨立之日日體驅動（crystal dr ivpn )番設電路，其使整個系統變得更為複雜。另一種實施例係表示於第一圖A中。在中，混合步驟係在類比領域（d〇fflain)裡固實= 這個實施例中只有一個直接數位合成冑⑽成）並且’在在，訊編碼器104中的那個。該副載波相鎖趣路传:二一般鎖定覆蓋處理器106中。一相位㈣ ^糸位於遠與該類比信號源之相對相位，^測副載波係利用該副載波相鎖迴路動態=新頻工 :送至該編碼器以鎖定兩副載波。與第一圖類似,二：= 扠正項係傳运以補償類比視訊之時間基礎變動。

第10頁 546953 五、發明說明（8) 再者，在另一實施例中，對於副載波產生相位之系统時脈，變之效應係予以計算，且—相位校正項係同時施加至讜貧訊解碼器1 0 1及該數位視訊編碼器丨〇 4内部之直接數位合成器（DDS )方塊。為追跡緩衝變動之時間基礎誤差，來自該視訊解碼器101内部副載波相鎖迴路2頻率控制數值F 2亦一併傳送。、工统時：ΐί:之較佳實施例卜對於副載波產生相位之系文應係予以計算…相位校正項係同時施器101及該數位視訊編碼器104内部之波形 α (DDS)。為追跡緩衝變動之時間美虛每差，來自該視訊解碼器101内部副載波相鎖迴二二數值F2亦一併傳送。心頦手控制數及續2產之較佳實施例中’該時脈產生器w /產生216可位於獨立的積體電路在這類例子中，皆極欲有一種技術，片間之界面，同時可以繼續^了以間化兩曰曰變因為該視訊信號源2。0之時二出二脈= 造成之任何相位偏移。這種 /而在輸出波形信號源2〇〇之時間基礎變動時精確量 (OUTPUT WAVEF_)造=，=在輸出波形訊線傳送一校正項，藉以去失亩、數量，以及在各視低線速率（line rat ) #示以失”。由於該校正項係於 (CL0CK0UT)同步Λ)可傳ϋ不需要與輪出時脈以由兩晶片間之單一連線载於§亥連載器219中，且可早連線依各視訊線連續傳輸。 546953

為實現這種新技術，第二圖及第三圖所示之架構儀项、」f!!使該數位迴路濾波器214所為之時間校正數量可7 =計算得到，。特別是，該數位迴路濾波器214及該相位積集電，30 8係組合於單一方塊中，如第四圖所示。、

第三圖係介紹第二圖介紹之時脈產生器電路2〇6之方塊概要圖。一群組之十六個延遲元件丨一16係形成一環狀振盪器30 0。如是，該等延遲元件} 一16係串聯成一圓環，藉以使最後一個延遲元件16的輸出耦合至第一個延遲元< 件 1的輸入。較佳者，各延遲元件i〜16係具有一相同生產延遲（throughput delay )，一個接著另一個。根據較佳實施例，所有延遲元件1 — 1 6係同時製作於單一積體電路中，藉以使可能使各延遲元件1一16衍生出生產延遲變動之任何製程均完全相同。由振盪器3 〇 2產生之時脈信號 (CLOCK IN)係施加至一相位比較器3〇4之第一輸出，同時最後一個延遲元件1 6之輸出係耦合至該相位比較器之第二輸入。該相位比較器3〇4之輸出（DELAY ADJUST )係輕合以調整各延遲元件之延遲數量。各延遲元件丨—w 之輸出係耦合至一多工器3〇6之各別輸入％ — d15。

該振I器302最好是一晶體振盪器，藉以確保輸入時脈信號（CLOCK IN )之精確性及穩定性，且可以包括一除法電路以自該晶體頻率降低該輸入時脈信號（cl〇ckin ) 之頻率。因此，該輸入時脈信號（CL0CKIN )係具有一精密控制之頻率。接著，該輸入時脈信號（CLOCK I N )係藉由該相位比較器3 04而與最後一個延遲元件1 6產生之信號 1 1 1 1 1 III I i 1 Ϊ 1 _ 第12頁 546953 五、發明說明（10) ---- 比較。該相位比較器3 0 4同時調整所有延遲元件1 6之正遲，藉以使所有延遲元件1 6之組合延遲等於該輪入^ 號（CLOCKIN )之一個周期。因此，該多工器3 D〇 ~、係具有與該輸入時脈信號（CL〇CK丨Ν )相同之頻率，但是只有一個相位（phase)。最後一個輸入係盥該輸入時脈信號（CLOCKIN)具有相同之相位。 ’〜、由於具有十六個延遲元件，因此可以得到十六個不同之時脈相位信號，然而，不同數目之延遲元件數目亦可因應需要而予以採用。再者，若同時使用上升（rising)及下降（trailing )邊緣，則總共可以得到三十二個不同之時脈相位信號。第三圖係介紹一相鎖迴路，藉以控制延遲元件1—16之延遲。顯而易見地，其他裝置制延遲元件卜16之延遲，諸如：頻率鎖定；：乂用末控 (frequency locked loop)或延遲鎖定迴路（deUy locked loop)。請參考第三圖，一個延遲鎖定迴路可以利用耦合第一個延遲元件1之輸入至該相位比較器3〇4之第一輸入（伴隨著輸入時脈信號（CL〇CKin))，而非麵合第一個延遲元件1之輸入至該相位比較器3〇4之第二輸入，以達成。該數位相位偵測器204所產生之數位序列係表示對應該同步脈衝（sync pulse)之視訊信號之一部分所關連之時間基礎誤差。對各同步脈衝（sync puls〇而言，關聯誤差（亦即：該視訊信號源2 0 0所決定實際同步位置及該視訊定時產生器2 08所決定預期同步位置之時間差）係於

546953 五、發明說明（Η) °亥迴路濾波器中處理且相關於該迴路濾波器所使用之誤差極性及增益（第四圖），該輸出時脈（CLOCKOUT )係加速 f減速以一適當時間數量。這個步驟會降低，且在穩定狀悲’減少該視訊信號源2 〇〇及該視訊定時產生器2 〇 8之間的時間基礎誤差。然而，由於該輸出時脈（CL〇CK〇UT )或該輸出時脈（CLOCKOUT)之部分整數除法器亦用於該波形產生器216以合成該輸出波形（0UTPUt WAVEF〇RM )，藉由調 $該輸出時脈（CLOCKOUT)而達成之時間基礎誤差之縮減量DELT亦會於該輸出波形（0UTPUt WAVEF〇RM)中造成一偏移在視成彳§號源2 0 0具有大時間基礎誤差，致使v [ r可能會各視訊域（f i e 1 d )具有數微秒誤差之例子中，該輸出波形（OUTPUT WAVEFORM)之相位，其通常是且有固/定頻f且用來解調色彩資訊（在解碼器之例子中）或調變色彩資訊（在編碼器之例子中）之正弦波，將會任意變化 (randomize)。換句話說，當時間基礎誤差校正^，色彩偏移將會發生，㈣是在該螢幕之頂部。類似的色彩偏移亦會發生’若該-般鎖定電路調變該系脈 VCR晃動。第四圖所示之迴路濾波器係包括兩條路徑 (K2路徑）中，其包括方塊4(H、4〇2、4〇3、4Q4、4Qf 406，來自該數位相位偵測器2〇4之相位誤差係透由 K2相乘以縮放’其加總至積集相位誤差之 2 以防止溢流。因此’對給定視訊線而t 二限疋出係包括所有先前視訊線迄目前視訊線為止之定時誤差之加

546953

進行合成之精確程度。在吾人之實施例中，2〇位元係用以表示數值Q。其中’整數部分QU係使用u = 3個位元，且小數部分QL係使用1 = 1 7個位元。總，並有效地提供記憶體至該數位迴路濾波器。由於 ^器404之輸出係由在-段長時間周期之相位誤差總和^暫決定、且該迴路係經由第四圖之該迴路濾波器及相位電路所封閉，來自該多工器（MUX)3〇6之輸出時脈…' (CLOCKOUT)，該視訊定時產生器2〇8、該數位相位偵器204、該暫存器404之輪出係形成輪出時脈（cl〇ck〇ut、之平均數值表示式。前u個位元QU係直接送至該加法器4〇7 並構成整數部分。後1個QL係送至由加法器4〇5及暫存器 4〇6組成之積集方塊。加法器405之溢流位元QB係送至^法器407。因此，後1個位元QL係構成輸出時脈（以沉肋叮/) 周期之平均數值表示式之小數部分。表示數值9之位元數目u + 1係決定輸出時脈（cl〇CKOUT )利用該相位積集哭 3〇8、該多工器（MUX) 306、及由該環狀振盪器得到相^立假設可以提供一個由穩定之外部振盪器3 〇 2 (如第三圖所示）驅動且使用十六個相位之十六個元件環狀振盈器，則輸出時脈（CLOCKOUT )之平均周期可表示成： TCLOCKOUT = (32-Q/32) *TCLKIN= (32-Q/32 )*32*TAU=(32-Q)*TAU (1) 其中’數值Q的整數部分係以二元數值表示為QU (u)QU (U — 1 ) ，，，QUO，且數值Q的小數部分係以二元數值表示為QL ( 1 ) QL ( 1 -1 ) ，，，QL0。數值TAU係對應於一

第15頁 546953 五、發明說明（13) 個延遲元件的延遲，其係假設為固定的。在環狀振盪器中使用的節拍（t a p )數目係決定所得，出，脈（CLOCKOUT)之相位粒狀（granularity )。較 :的節拍會使輸出時脈（CL0CK0UT)具有較少的跳動。在告多節拍的環狀振盪器中，上述方程式（丨）必須適 R9°周整。在一個實施例中，輸入時脈頻率FCLKIN為站.、® 5MHZ。這可以得到輸入時脈時間代^⑺為19.751^，〜遲時間TAU為60 0ps。數值Q的額定數值為2〇〇，其可以侍到額定輸出時脈頻率FCL0CK0UT為54〇2。 2對於K2路徑，其具有記憶體並維持輸出時脈平均數，之表示式，κι路徑，其包括408、415、4〇9、41〇及 1，*並不具有記憶體並針對給定視訊線之時間基礎誤差測器^4數夕值性產生響應。對各視訊線而言’纟自數位相位偵之時間基礎誤差係透過與常數K1之相乘以進行縮導致限制器4〇5之輸出係受限’藉以韻路徑所二係載：一暫存器4°9。隨後，對各輸3 在+ /丨而/ ’該暫存器409於限制器410之輸出係受限受限輸出係由受限輸出減去，且在4U輪出

數Λ變得小於+ /—L。如是，在限制器41。“ 數位數值序列係包括適常數目之+/一L 的絕對值係小於L，藉以使序列中 :^值至Β (例如：若Β="且=2時，該序=的上和，

546953 五、發明說明（14) 1 元？，〇，〇h:.、）。限制器410的輸出係加至數值Q的上位 (upper blt )及加法器4〇7的溢流位 412進行限制以避免潛流（undern〇w)後之加= 加於相位積集器，白杠★ 、土盟^ , 〇、、口果係方也，、包括加法器4丨3及暫存器4 14。暫存哭 14的輸出係送至環狀振盪器並選擇十六個可用相位之时 :。限机係選擇為數值Q整數部分之㈣數值。因此我們的實施例中，L=2。這表示：在L=〇時，輸出時脈 CLOCKOUT係位於其額定頻率。在L=2時，輸出時脈 CJ^OCKOUT會快約6 %，且在L = — 2時，輸出時脈CL〇CK〇UT 會慢約6 %。在限制器4 1 〇輸出之數位序列之各數值χ會使相位積器選擇一個節拍，其係正常選定節拍的前面χ (若χ>〇、）” 個節拍或後面一x (若χ < 〇 )個節拍。由於跳過χ節拍係對應於χ * TAU之時間偏移，K1路徑所造成之整體時間偏移便是DELT=B *TAU。在目前之實施例中，極性的調整係用以使數值B > 0 (若視訊信號源2 〇〇的同步脈衝較預期為早）及用以使數值B <〇 (若視訊信號源2〇〇的同步脈衝較預期為晚）。在前一個例子中，迴路濾波器會使輸出時脈 (CLOCKOUT )加速，且在後一個例子中，迴路濾波器會使輸出時脈（CLOCKOUT )減速。輸輸時脈之加速減速效應係領先或延遲視訊定時產生器208所產生之脈衝群集 (constellation)及特別是同步脈衝以DELT數值，藉以使視訊信號源200及視訊定時產生器2〇8可以對齊。對視訊線上之給定定時誤差而言，數值DELT係同時相關於K1及K 2 546953 五、發明說明（15) ---- 路徑。然而’為維持迴政穩—# ν Λ / Τ7 η . _ , * m塔穩疋性，ΚΙ /Κ2比值係選擇為非常大（大於216 )。那是砉+ · μ攸〆 l七勹非疋表不· Κ 2路徑之效應可以大部分心略且數位迴路濾波器所衍生的時間基礎校正DELT可以由K1路徑決定，亦即以數學式表示為： DELT =B *TAU ( 2 ) W要注思的是，在目前的實施例中，限制器4丨〇係設計使侍在加法器407 + /—L會造成輸出時脈（CL〇CK〇UT)在額定數值的+ / — 6%附近動作。時間基礎杈正可以沿著適當方向進行，只要在限制器 41 0^輸出的數位序列數目不為零。在一條視訊線中，每個視訊線依據現有視訊標準可能具有額定數目NN的輸出時脈 jCLOCKOUT )脈衝。由於對每個輸出時脈（CL〇CK〇UT )而言，均可以有一個L *TAU的時間基礎校正，在單一視訊線中的最大時間基礎校可以表示為NN *L *TAU。舉例來說，，NTSC及輸出時脈（CL〇CK〇UT )額定為54MHz的例子中，每條視訊線的輸出時脈（CL〇CK〇UT )數目會是NN =858 *4 = 23432。如是，當限制l=2及延遲，可以由K1路徑達到的最大時間基礎校正會是= 4^2us。這個限制並不會產生嚴重的後果，因為即使是非常嚴重的1 2us讀取頭切換亦可以僅用三條視訊線便加以補償。是以’為確認等式（2 )的正確性，限制器41 5的設計必須要使其輸出B —直維持在NN * L以下。另外’在較佳實施例中，直接數位合成器（DDS )係

第18頁 546953 五、發明說明（16) I::第五圖中。該頻率數值F2係施加至-加法器501之存55 。"亥加法器之輸出係耦合至一暫存器5 0 2。該暫 3二糸=輸出時脈（CL0CK0UT)信號鎖定。該暫存器之内作味:至該加法器501之第二輸入。因此，頻率數值F2 X !l° ^值於該暫存器502中，係以輸出時脈（CLOCKOUT 決定之速率進行積集。這會在該暫存器巾產生一系用以表不該周期信號相對於輪出時脈（CLOCKOUT 土》號之時間基礎。要注意的是，該加法器5〇】係允許溢 =，故該暫存器502中儲存的一系列數值係耦合於一查表，l00k—up taMe)，藉以將該周期踞齒波形轉換為一正弦波。在該暫存器5〇2中儲存的位元數目m係決定平均周士期的精確度，而在查表（LUT)中的位元數目k係決定各脈周期的相位精確度。因此，輸出波形（〇υτρυτ WAVEFORM)的平均周期（TAV)係表示為： TAV = (2m /F2 ) *TCL0CK0UT (3) 如方程式（3 )所示，該輸出波形（OUTPUT WAVEFORM )周期及頻率係輸出時脈周期（TCL〇CK〇UT)的直接函數。如上文所述，對任何給定視訊線而言，該實際同步位置及該預期同步位置的差異會在數位相位偵測器2 〇 4的輸出產生一誤差#遽。這個誤差信號係施加至該數位迴路濾波器214並使該輸出時脈（CL〇CK〇UT )信號加速或減速。因此，由該視訊定時產生器2〇8所產生的所有脈衝係根據該誤差信號的極性’延遲或前進以一數量DELT。由於輪出時脈（CLOCKOUT )亦用於波形產生器216中，該輸出波形

第19頁 546953 五、發明說明（17)

(OUTPUT WAVEFORM )在時間域中亦會偏移以一等於DELT 之數量。再者，輸出波形（OUTPUT WAVEFORM )偏移的時間數量DELT係由方程式（2 )表示。結合方程式（3 )及方程式 (1 )可得到： TAV = (2m/F2) *TCL0CK0UT= (2m/F2) * (32 —Q)*TAU ( 4 ) 在校正時間DELT期間的副載波周期數目係表示為： N0FSC - (DELT/TAV ) (5 ) 由於一個完整的周期對應於3 6 0度之相位偏移（其與沒有相位偏移是相同的），副載波周期偏移的有效數目係表示為副載波周期數目N 0 F S C的小數部分。舉例來說，當時間數量DELT =1.5us且平均周期TAV=279ns時，DELT / TAV = 5.37且周期偏移的有效數目為0.37。由於輸出波形的一個周期TAV對應於360度，一個小數部分的偏移係對應於一相位偏移DELp，其表示為：

DELP=Fracof (DELT/TAV) * 360 =Fracof (B*TAU / ( (2m* (32-Q) *TAU) /F2) ) *360=Fracof (B *F2 / (2 m * (32 -Q ) ) ) * 3 60 ( 6 ) 另外’相位偏移DELP的校正亦可以透過傳送具有所需解析度的校正項PHD以達到。由於該輸出波形（QUTpUT WAVEFORM)中的固定相位解析度係由查表（LUT)中的位元數目所決定，目前實施例於校正項PHD中係使位元之精確度。要注意的是，理論上應該可以達到111位元的精確

第20頁 546953 五、發明說明（18) 度。首先，該波形產生器2 1 6係加以調整，如第六圖所示。該調整項係可以藉由觀察2k之phd經由加法器602加總一個輸出時脈（CLOCKOUT)周期會使輸出波形（OUTPUT WAVEFORM )相位偏移36 0度的事實以計算得到。因此，要取消一相位偏移DELP，我們可以傳送一個可以將輸出波形 (OUTPUT WAVEFORM)偏移DELP數量之一校正項PHD。隨後， PHD = ( —DELP *2k ) /360 = Fracof ( (-B*F2) / (2m* (32—Q))) * 2'… (7 ) 該校正項PHQ之一種可能之實施方式係於第七圖之相位板正方塊中完成。若在除法器7 0 5輸出的除法結果係以 ^位疋表示，在十進位點前的前k個位元便會形成該相位 ^正項PHQ。由於該相位校正項PHQ於每條視訊線僅需要計异二次’第七圖所示的多工器及除法器可以具有大於一個之時脈周期以完成此計算，並可以利用串聯方式實施，藉以降低^體複雜度。在目前實施例中係使用串聯之多工器二1ί，器二對每條視訊線而言，其係於色度副载波開始前 1异目位校正項PHQ。這個步驟自該視訊線開始至訊叢開 ^大概需要花費5us以完成此計算。形成該相位校正項PHQ 有才目位位I—可以並連形式傳送至一波形產生器’若其位於具子父正方塊的相同方塊中，如在視訊解碼器中之例否則’形成該相位校正項pjjQ的k位元可以於一串聯器

第21頁 546953 五、發明說明（19) 2 1 9中依序排列，並傳送至具備自有波形產生器之第二電路中5如在數位視訊編碼器之例子。雖然本發明已利用較佳實施例揭露如上，然熟習此技藝者當可參考本發明較佳實施例之揭露進行任何可能變動，而不脫離本發明之精神及範圍。因此，本發明保護範圍應以後述申請專利範圍所定義者為準。

第22頁 546953 圖式簡單說明 1 _ 16 :延遲元件 1 0 1 ·•視訊解碼器 102 : MPEG解碼器 1 0 3 :混合/覆蓋電路 1 0 4 :數位視訊編碼器 1 0 5 :顯示器單元 106 :鎖定覆蓋處理器 2 0 0 :視訊信號源 2 0 4 :數位相位偵測器 2 0 8 :視訊定時產生器 2 1 4 :數位迴路濾波器 2 1 6 :波形產生器 219 :連載器、串聯器 2 5 6 :時脈產生器 3 0 0 :環狀振盪器 3 0 2 :振盪器 304 :相位比較器 306 :多工器（MUX ) 308 :相位積集電路 404、406、40 9、414、50 2 :暫存器 405 、 407 、 413 、 501 ：加法器 410、41 2、41 5 ：限制器 7 0 5 :除法器

第23頁

Claims

546953 修正案號 90126203 補充六、申請專利範圍 1. 一種在一視訊信號中穩定色度！T"^ri皮產生之方法，其包括下列步驟： a.計算一輸出波形中之一時間偏移； b ·轉換該時間偏移至一對等相位偏移；以及 c.根據該對等相位偏移傳送一相位校正數值至一波形產生器方塊。 2. 如申請專利範圍第1項所述之方法，其中，該時間偏移係為各視訊線分別計算。 3. 如申請專利範圍第1項所述之方法，其中，計算一輸出波形中之一時間偏移係包括下列步驟： a. 計算DELT，該輸出波形偏移之時間數量；以及 b. 計算TAV，該輸出波形之平均周期。 4. 如申請專利範圍第3項所述之方法，其中，該輸出波形偏移之時間數量DELT係表示為： DELT- B* TAU 其中，B為一限制器輸出之一序列數位數值之總和，且 T A U係一延遲元件之一延遲。 5. 如申請專利範圍第3項所述之方法，其中，該輸出波形之平均周期TAV係表示為： TAV= ( 2m/ F2) * ( ( 32- Q) * TAU) 其中，TAU係一延遲元件之延遲，F2係來自一副載波相鎖迴路之頻率控制數值，Q係一輸出時脈周期之平均數值，且m係一暫存器中儲存之位元數目。 6. 如申請專利範圍第1項所述之方法，其中，轉換該時間

第24頁 546953 案號90126203 $年、Γ月，^日修正 /~ : '~~1 ' 六、申請專利範圍彳丨 Η . · V ' 1、·叫偏移至該輸出波形DELP之一 ΪΙΊϋ移係表示為： DELP= Fracof* ( ( B* F2) / ( 2呀（32— Q) ) ) * 360 其中，B係一限制器輸出之一序列數位數值之總和，F 2 係來自一副載波相鎖迴路之頻率控制數值，Q係一輸出時脈周期之平均數值，m係一暫存器中儲存之位元數目，且 F r a c 〇 f係一周期偏移之小數部分。 7. 如申請專利範圍第1項所述之方法，其中，根據該對等相位偏移傳送一相位校正項PHQ至一波形產生器方塊係表示為： PHQ^ Fracof* ( ( — B* F2) / ( 2呀（32— Q) ) ) * 2k 其中，k係一查表中之位元數目，B係該限制器輸出之一序列數位數值之總和，F 2係來自一副載波相鎖迴路之頻率控制數值，Q係一輸出時脈周期之平均數值，m係一暫存器中儲存之位元數目，且Frac of係該周期偏移之小數部分。 8. 如申請專利範圍第1項所述之方法，其中，該相位校正數目係自該輸出波形中移除該相位偏移。 9. 如申請專利範圍第1項所述之方法，其中，該相位校正數值係針對各視訊線，根據該對等相位偏移傳送至一波形產生器方塊。 1 0. —種在一視訊信號中穩定色度副載波產生之裝置，該裝置包括： a. —時脈產生器電路；

第25頁 546953 案號90126203 么年f月>心日修正 1 ；；；六、申請專利範圍：， b. —數位相位偵測器，其係耦合至該時脈產生器電路之一輸出； c. 一數位迴路濾波器，其係耦合至該數位相位偵測器之一輸出； d. —相位校正方塊，其係耦合至該數位迴路濾波器之一輸出；以及 e. —波形產生器，其係耦合至該相位校正方塊之一輸出。

1 k如申請專利範圍第1 0項所述之裝置，其中，該裝置亦可以包括一串聯器。 1 2 .如申請專利範圍第1 0項所述之裝置，其中，該時脈產生器電路係包括： a. —振盛器； b. —相位積集器邏輯方塊； c. 一多工器； d. —相位比較器；以及 e. 複數延遲元件。

1 3 .如申請專利範圍第1 2項所述之裝置，其中，該等延遲元件係串聯耦合成一環狀組成，藉以使最後一個延遲元件之一輸出係耦合至第一個延遲元件之輸入。 1 4 .如申請專利範圍第1 2項所述之裝置，其中，該等延遲元件分別具有一相同之延遲時間。 1 5 .如申請專利範圍第1 2項所述之裝置，其中，該振盪器係產生一輸入時脈（CLOCK IN)信號。

第26頁 546953 案號 90126203 4Γ月曰‘ \ 修正六、申請專利範圍 1 6 ·如申請專利範圍第1 2項所也之裝置：'其中，該輸入時脈信號（CLOCK I N)信號係麵合該相位比較器之一第一輸入° 1 7.如申請專利範圍第1 2項所述之裝置，其中，該等延遲元件之輸出亦耦合至該相位比較器之一第二輸入。 1 8 .如申請專利範圍第1 2項所述之裝置，其中，該相位比較器之一輸出係耦合至每個該等延遲元件，藉以執行延遲調整。 1 9 .如申請專利範圍第1 2項所述之裝置，其中，每個該等延遲元件之一輸出係耦合至該多工器之一對應輸入。 2 0 .如申請專利範圍第1 2項所述之裝置，其中，該輸入時脈（CLOCK IN)信號及最後一個延遲元件之輸出係以該相位比較器比較。 2 1.如申請專利範圍第1 2項所述之裝置，其中，該相位比較器係調整每個該等延遲元件之延遲，藉以使該等延遲元件之一組合延遲係等於該輸入時脈（CLOCK I N)之一周期。 2 2 .如申請專利範圍第1 0項所述之裝置，其中，該數位迴路濾波器係包括一 K 1路徑及一 K 2路徑。 2 3 .如申請專利範圍第2 2項所述之裝置，其中，各視訊線源自該數位相位偵測器之一相位誤差係輸入至該K 2路徑，其包括： a. —第 b. —第縮放裝置加總裝置

第27頁 546953 案號90126203 各年f月二&臼"Π: 修正六、申請專利範圍 c· 一第一限制器；一 ——^ d · —第一暫存器；以及 e. —積集器方塊。 2 4 .如申請專利範圍第2 3項所述之裝置，其中，該第一縮放裝置係將該相位誤差與一常數K2相乘。 2 5 .如申請專利範圍第2 3項所述之裝置，其中，該第一加總裝置係相加該第一縮放裝置之一輸出及該第一暫存器之一輸出Q。

2 6 .如申請專利範圍第2 3項所述之裝置，其中，該第一加總裝置之一輸出係耦合至該第一限制器之一輸入。 2 7.如申請專利範圍第2 3項所述之裝置，其中，該第一限制器之一輸出係耦合至該第一暫存器之一輸入。 2 8 .如申請專利範圍第2 3項所述之裝置，其中，該第一暫存器之該輸出Q係耦合至該第一加總裝置之一輸入。 2 9 .如申請專利範圍第2 3項所述之裝置，其中，該K 2路徑係分割為一上K 2路徑及一下K 2路徑。 3 0.如申請專利範圍第2 3項所述之裝置，其中，該輸出Q 之低位元係耦合至該下K 2路徑冬該積集器方塊。

3 1.如申請專利範圍第2 3項所述之裝置，其中，該輸出Q 之高位元係耦合至該上K 2路徑。 3 2 .如申請專利範圍第2 3項所述之裝置，其中，各視訊線源自該數位相位偵測器之該相位誤差係輸入至該K1路徑，其包括： a· —第二縮放裝置；

第28頁 546953 案號 90126203 六、申請專利範圍 b· —第二限制器； c. 一第二暫存器； d · —第二加總裝置；以及 e · —第三限制器。 '二…以一 rj yu 修正 33. 放裝 34. 放裝 35. 制器 36. 存器 37. 存器 38. 制器 39. 總裝 40. 制器之該入° 41. 總裝如申請專利範圍第3 2項所述之裝置，其中，該第置係將該相位誤差與一常數K 1相乘。如申請專利範圍第3 2項所述之裝置，其中，該第置之一輸出係耦合至該第二限制器之一輸入。如申請專利範圍第3 2項所述之裝置，其中，該第之一輸出B係耦合該第二暫存器之一第一輸入。如申請專利範圍第3 2項所述之裝置，其中，該第二暫之一輸出係耦合一第三限制器之一輸入。如申請專利範圍第3 2項所述之裝置，其中，該第二暫之輸出係耦合一第二加總裝置之一輸入。如申請專利範圍第3 2項所述之裝置，其中，該第三限之一輸出 L係耦合該第二加總裝置之該輸入縮縮限如申請專利範圍第3 2項所述之裝置，其中，該第二加置之一總和係耦合該第二暫存器之一第二輸入。專利範圍第2 2項所述之裝置，其中，該第三限如申請之輸出積集器 + / — L，該K 2路徑中之高位元及該下K 2路徑方塊之一輸出OB係摩馬合一第三加總裝置之一輸如申請專利範圍第2 2項所述之裝置，其中，該第三加置之一輸出係耦合一第四限制器之一輸入。

第29頁 546953 案號 90126203 A 丨―丨·丨‘ _丨____一 —" .m,丨一 ”、一—如氣芊Jr月修正六、申請專利範圍 / ν y v * 无丨 ···· •一-〜一 .1 4 2 ·如申請專利範圍第2 2項所述之其中，該第四限制器之一輸出係耦合該時脈產生器電路中該相位積集器邏輯方塊之一輸入。 4 3 .如申請專利範圍第1 2項所述之裝置，其中，該相位積集器邏輯方塊之至少一輸出係耦合該多工器之一對應輸入° 置裝之述所項 2 2 第圍範利專請申如 4 4 係 Q 出輸之器存暫 1 第該及 Β ο 出入輸輸 JUM J€\ 之一器之制塊限方二正第校該位，相中該其合，耜生產形波該或器聯串項該 0^合 11 _^ Μ 係圍 D Η 範 Ρ 利出專輸請一申之如塊 •方 5 4 正中其置裝之述所校位相該器器聯串該中其置裝之述。所器 _生 1 產第形圍波範該利合專耦請係中出如輸 6 4 之第30頁