KR0182066B1 - 디지탈 방식의 영상신호 변환장치 - Google Patents

디지탈 방식의 영상신호 변환장치 Download PDF

Info

Publication number
KR0182066B1
KR0182066B1 KR1019950055072A KR19950055072A KR0182066B1 KR 0182066 B1 KR0182066 B1 KR 0182066B1 KR 1019950055072 A KR1019950055072 A KR 1019950055072A KR 19950055072 A KR19950055072 A KR 19950055072A KR 0182066 B1 KR0182066 B1 KR 0182066B1
Authority
KR
South Korea
Prior art keywords
signal
signals
output
synchronization
video signal
Prior art date
Application number
KR1019950055072A
Other languages
English (en)
Other versions
KR970057364A (ko
Inventor
고태호
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019950055072A priority Critical patent/KR0182066B1/ko
Publication of KR970057364A publication Critical patent/KR970057364A/ko
Application granted granted Critical
Publication of KR0182066B1 publication Critical patent/KR0182066B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N11/00—Colour television systems
    • H04N11/06—Transmission systems characterised by the manner in which the individual colour picture signal components are combined
    • H04N11/20—Conversion of the manner in which the individual colour picture signal components are combined, e.g. conversion of colour television standards
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N11/00—Colour television systems
    • H04N11/06—Transmission systems characterised by the manner in which the individual colour picture signal components are combined
    • H04N11/12—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only
    • H04N11/14—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only in which one signal, modulated in phase and amplitude, conveys colour information and a second signal conveys brightness information, e.g. NTSC-system
    • H04N11/143—Encoding means therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/44—Colour synchronisation
    • H04N9/455—Generation of colour burst signals; Insertion of colour burst signals in colour picture signals or separation of colour burst signals from colour picture signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/65—Circuits for processing colour signals for synchronous modulators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Color Television Systems (AREA)

Abstract

본 발명은 PC(피씨:Personal Computer)의 영상출력을 위해 VGA(브이지에이) 처리부에서 발생된 영상신호를 앤티에스씨(NTSC) 방송방식의 영상신호로 변환시키는 영상신호 변환장치에 관한 것으로서, 종래의 영상신호 변환장치는 VGA 처리부에서 발생된 영상신호를 디지털 신호로 변환시킨후 홀수필드와 짝수필드의 영상신호로 변환시키고, 홀수필드와 짝수필드의 영상신호로 변환된 영상신호를 다시 아날로그신호로 변환시킨 후 NTSC 방송방식에 부합되는 복합영상신호로 엔코딩함으로써, 여러번의 신호변환과정을 거치면서 영상신호의 손실이 발생되어 화질이 열화되고, 또한 영상신호의 엔코딩동작을 아날로그 방식으로 수행함으로서 정확한 엔코딩 동작이 이루어지지않아 선명한 화상을 얻을 수 없게되는 문제점이 있었다.
따라서, 상기 문제점을 해결하기 위한 본 발명은 VGA 처리부에서 발생된 아날로그 영상신호를 디지털 신호로 변환시키고 디지털 신호로 변환된 영상신호를 NTSC 방송방식의 영상신호로 변환시켜 영상신호의 변환과정에서 발생되는 영상신호의 손실을 최대한 줄임으로서 PC의 모니터상에 출력되던 영상을 텔레비젼 수상기를 통해 시청하더라도 고화질의 영상을 시청할 수 있도록 한 디지털 방식의 영상신호 변환장치 이다.

Description

디지털 방식의 영상신호 변환장치
제1도는 종래의 영상신호 변환장치를 보인 블럭도.
제2도는 본 발명의 영상신호 변환장치를 보인 블럭도.
제3도는 본 발명에 적용된 타이밍 변환부를 보인 블럭도.
제4도는 본 발명에 적용된 디지털 엔코더를 보인 블럭도.
* 도면의 주요부분에 대한 부호의 설명
13 : 타이밍 변환부 14 : 디지털 엔코더
15 : 클록 발생부 16 : 2분주기
본 발명은 PC(피씨: Personal Computer)의 영상출력을 위해 VGA(브이지에이) 처리부에서 발생된 영상신호를 앤티에스씨(NTSC) 방송방식의 영상신호로 변환시키는 영상신호 변환장치에 관한 것으로서, 특히 VGA 처리부에서 발생된 아날로그 영상신호를 디지털 신호로 변환시키고 디지털 신호로 변환된 영상신호를 NTSC 방송방식의 영상신호로 변환시켜 영상신호의 변환과정에서 발생되는 영상신호의 손실을 최대한 줄임으로서 PC의 모니터상에 출력되던 영상을 텔레비젼 수상기를 통해 시청하더라도 고화질의 영상을 시청할 수 있도록 한 디지털 방식의 영상신호 변환장치에 관한 것이다.
도면 제1도는 종래의 영상신호 변환장치를 도시한 것으로서, PC의 모니터상에 출력하기 위한 색신호(R,G,B) 및 그에 따른 수평동기신호(Hsync)와 수직동기신호(Vsync)를 출력하는 VGA 처리부(1)와, 상기 VGA 처리부(1)에서 출력된 색신호(R,G,B)를 디지탈 신호로 변환시키는 A/D 변환부(2)와, 상기 VGA 처리부(1)에서 출력된 수평동기신호(Hsync)를 입력받아 소정의 클록을 발생시키는 샘플링 클록 발생부(Phase Lock Loop)(3)와, 상기 샘플링 클록 발생부(3)에서 발생된 클록을 2분주하여 타이밍 변환부(4)의 리드(Read)클록으로 제공하는 2분주기(3A)와, 상기 A/D 변환부(2)에서 디지털 신호로 변환된 색신호(R,G,B)의 홀수라인을 NTSC 영상신호의 홀수필드로, 상기 변환된 색신호(R,G,B)의 짝수라인을 NTSC영상신호의 짝수필드로 구분하여 출력하고, 상기 VGA 처리부(1)에서 출력된 수평동기신호 (Hsync)와 수직동기신호(Vsync)를 입력받아 NTSC 영상의 복합 동기신호를 발생시키는 타이밍 변환부(4)와, 상기 타이밍 변환부(4)에서 홀수필드와 짝수필드로 구분되어 출력되는 색신호(R',G',B')를 아날로그신호로 변환시키는 D/A 변환부(5)와, 상기 D/A 변환부(5)에서 아날로그 신호로 변환된 색신호(R',G',B')와 타이밍 변환부(4)에서 출력된 복합 동기신호를 입력받아 소정의 주파수에 동기시켜 변조하여 NTSC방식의 복합 영상신호를 출력하는 엔코더(6)와, 상기 엔코더(6)의 동기 주파수를 제공하는 발진기(7)로 구성된다.
이와 같이 구성된 종래의 영상신호 변환장치의 동작을 설명하면 다음과 같다.
PC에 화면출력되는 영상은 논-인터레이스(Non-Interlace)즉, 순차주사 방식을 채택하고 있다.
다시말하면, NTSC 방송방식이 한화면을 구성하는 525라인의 영상을 262.5라인으로된 두 개의 필드로 나누어 주사하는 비월주사방식으로 주사하여 영상을 표시하는데 비해, 상기 순차주사 방식은 화면상에 525라인을 순차적으로 모두 주사하여 영상을 표시하는 것이다.
이에따라, PC에 화면출력되는 영상신호를 발생시키는 VGA 처리부(1)에서 출력되는 영상신호는 640×480의 해상도를 갖고, 60Hz의 주파수를 갖는 수직동기신호와 31kHz의 수평동기 신호를 출력한다.
상기 VGA 처리부(1)에서 출력되는 영상신호를 NTSC 방송방식의 영상신호로 변환시키는 동작을 설명하면, 상기 VGA 처리부(1)에서 출력되는 색신호(R,G,B)는 A/D 변환부(2)로 입력되고, 상기 A/D변환부(2)는 입력되는 색신호(R,G,B)를 디지털 신호로 변환시켜 타이밍 변환부(4)로 출력한다.
그리고, 상기 VGA 처리부(1)에서 출력된 수평동기신호(Hsync)는 샘플링 클록 발생부(3)과 타이밍 변환부(4)로 입력되고, 수직동기신호(Vsync)는 타이밍 변환부(4)로 입력되는데, 상기 샘플링 클록 발생부(3)은 입력되는 수평동기신호 (Hsync)를 이용하여 소정의 샘플링 클록을 발생시켜 A/D 변환부(2)와 타이밍 변환부(4)의 샘플링 클록으로 제공하고, 2분주기(3A)는 상기 샘플링 클록 발생부(3)에서 출력된 샘플링 클록을 2분주하여 타이밍 발생기(4)의 리드 클록으로 제공한다.
한편, 상기 타이밍 변환부(4)는 상기 A/D 변환부(4)에서 디지털 신호로 변환된 색신호(R,G,B)를 입력받아 NTSC 방식의 비월주사가 가능하도록 홀수필드와 짝수필드의 색신호(R,G,B)로 분리 출력하는데, 그 동작은 다음과 같다.
타이밍 변환부(4)는 A/D 변환부(2)로부터 입력되는 색신호(R,G,B)를 샘플링 클록 발생부(3)에서 출력된 샘플링 클록에 동기시켜 저장하고, 저장된 영신호를 2분주기(3A)에서 출력된 리드 클록에 동기시켜 홀수라인의 색신호(R,G,B)를 NTSC 방식의 홀수필드에 주사할 색신호(R',G',B)로 출력하고, 상기 A/D 변환부(2)로부터 입력되는 짝수라인의 색신호(R,G,B)를 NTSC 방식의 짝수필드에 주사할 색신호(R',G,'B')로 출력한다.
그리고, 상기 타이밍 변환부(4)는 VGA 처리부(1)로부터 입력되는 수평동기신호(Hsync)와 수직동기신호(Vsync)를 입력받아 NTSC 방식의 영상출력에 필요한 복합 동기신호를 발생시킨다.
상기 설명과 같이 타이밍 발생부(4)에서 홀수필드와 짝수필드의 색신호(R',G',B')가 출력되면, D/A 변환부(5)는 상기 타이밍 발생기(4)에서 출력된 색신호(R',G',B')를 아날로그 신호로 변환시켜 엔코더(6)로 출력하고, 상기 엔코더(6)는 입력되는 아날로그 색신호(R',G',B')를 타이밍 변환부(4)에서 출력된 복합 동기신호와 발진기(7)에서 출력된 3.58MHz의 주파수에 따라 변조하여 NTSC 방송방식에 부합되는 복합영상신호를 발생시켜 출력함으로써, 사용자는 PC에 화면출력되는 영상을 텔레비젼 수상기에서도 시청할 수 있게되는 것이다.
그러나, 상기 설명과 같은 종래의 영상신호 변환장치는 VGA 처리부에서 발생된 영상신호를 디지털 신호로 변환시킨 후 홀수필드와 짝수필드의 영상신호로 변환시키고, 홀수필드와 짝수필드의 영상신호로 변환된 영상신호를 다시 아날로그신호로 변환시킨 후 NTSC 방송방식에 부합되는 복합영상신호로 엔코딩함으로써, 여러번의 신호변환과정을 거치면서 영상신호의 손실이 발생되어 화질이 열화되고, 또한 영상신호의 엔코딩동작을 아날로그 방식으로 수행함으로써 정확한 엔코딩 동작이 이루어지지않아 선명한 화상을 얻을수 없게되는 문제점이 있었다.
따라서, 상기 문제점을 해결하기 위한 본 발명은 VGA 처리부에서 발생된 아날로그 영상 신호를 디지털 신호로 변환시키고 디지털 신호로 변환된 영상신호를 NTSC 방송방식의 영상신호로 변환시켜 영상신호의 변환과정에서 발생되는 영상신호의 손실을 최대한 줄임으로서 PC의 모니터상에 출력되던 영상을 텔레비젼 수상기를 통해 시청하더라도 고화질의 영상을 시청할 수 있도록 한 디지털 방식의 영상신호 변환장치를 제공함을 목적으로 한다.
도면 제2도는 상기 목적달성을 위한 본 발명의 디지털 방식의 영상신호 변환장치를 도시한 것으로서, PC의 모니터상에 출력하기 위한 색신호(R,G,B) 및 그에 따른 수평동기신호(Hsync)와 수직동기신호(Vsync)를 출력하는 VGA 처리부(10)와, 상기 VGA 처리부(10)에서 출력된 색신호 (R,G,B)를 디지털 신호로 변환시키는 A/D 변환부(11)와, 상기 VGA 처리부(10)에서 출력된 수평동기신호 (Hsync)를 입력받아 소정의 주파수를 갖는 샘플링 클록을 발생시키는 샘플링 클록 발생부(12)와, 상기 A/D 변환부(11)에서 출력된 디지털 색신호 (R,G,B)를 입력받아 NTSC 방식의 비월주사가 가능한 홀수필드와 짝수필드의 색신호(R',G',B')로 변환출력하고, 입력되는 수평/수직 동기신호 (Hsync Vsync)로부터 NTSC 방식에 사용되는 수평/수직 동기신호 (Hsync',Vsync') 및 필드 판별신호(F)를 출력하는 타이밍 변환부(13)와, 상기 타이밍 변환부(13)에서 출력된 색신호 (R',G',B')와 수평/수직 동기신호 (Hsync',Vsync')를 필드 판별신호(F)와 별도의 변조클록에 따라 변조하여 NTSC 방식의 복합 영상신호를 출력하는 디지털 엔코더(14)와, 소정의 주파수를 갖는 클록을 발생시켜 상기 엔코더(14)의 변조클록으로 제공하는 클록 발생부(15)와, 상기 클록 발생부(15)에서 발생된 변조클록을 2분주하여 타이밍 변환부(13)의 리드 클록으로 제공하는 2분주기(16)와, 상기 디지털 엔코더(14)에서 출력된 디지털 복합 영상신호를 아날로그신호로 변환하는 D/A 변환부(17)로 구성된다.
이와같이 구성된 본 발명의 영상신호 변환장치의 동작을 설명하면 다음과 같다.
먼저, VGA 처리부(10)는 PC에 화면출력할 색신호(R,G,B)와 수평/수직 동기신호 (Hsync, Vsync)를 출력한다. 상기 색신호(R,G,B)를 입력받은 A/D 변환부(11)는 입력되는 아날로그 색신호(R,G,B)를 디지털 색신호(R,G,B)로 변환시켜 타이밍 변환부(13)로 출력하고, 상기 VGA 처리부(10)에서 출력된 수평 동기신호(Hsync)를 입력받은 샘플링 클록 발생부(12)은 수평 동기신호(Hsync)를 이용하여 샘플링 클록을 발생시켜 타이밍 변환부(13)로 출력한다.
이때, 상기 타이밍 변환부(13)는 A/D 변환부(11)에서 디지털 신호로 변환된 색신호(R,G,B)를 샘플링클록 발생부(12)에서 출력된 샘플링 클록에 동기시켜 저장하고, 저장된 색신호(R,G,B)를 클록 발생부(15)에서 출력되어 2분주기(16)에서 2분주된 리드 클록에 동기시켜 홀수필드와 짝수필드로 구분하여 출력한다,
즉, A/D 변환부(11)로부터 입력되는 색신호(R,G,B)의 홀수라인을 NTSC 방식의 홀수필드에 주사할 색신호(R',G',B')로 출력하고, 입력되는 색신호(R,G,B)의 짝수라인을 NTSC 방식의 짝수필드에 주사할 색신호(R',G',B')로 출력하는 것이다.
그리고, 상기 타이밍 변환부(13)는 VGA 처리부(10)로부터 입력되는 수평동기신호(Hsync)와 수직동기신호(Vsync)를 상기 리드클록에 따라 출력하여 NTSC 방식의 비월주사에 사용되는 수평동기신호(Hsync')와 수직동기신호(Vsync')를 디지털 엔코더(14)로 출력하고, 또한 상기 입력되는 수평/수직 동기신호(Hsync',Vsync')로부터 필드 판별을 위한 필드 판별신호(F)를 검출하여 디지털 엔코더(14)로 출력한다.
상기 필드 판별신호(F)는 홀수필드의 판별을 위한 것이다.
상기 설명과 같이 타이밍 변환부(13)에서 출력된 색신호(R',G',B'), 수평/수직 동기신호(Hsync',Vsync'), 필드 판별신호(F)를 입력받은 디지털 엔코더(14)는 클록 발생부(15)에서 출력된 변조클록을 이용하여 NTSC 방식에 부합되는 디지털 복합 영상신호를 발생시켜 출력하고, D/A 변환부(17)는 상기 디지털 엔코더(14)에서 출력된 디지털 복합 영상신호를 아날로그 신호로 변환시켜 출력함으로써, PC상에 출력되기 위한 영상을 NTSC 방식의 텔레비젼 수상기에서도 시청할 수 있게되는 것이다.
도면 제3도는 본 발명에 적용된 타이밍 변환부(13)를 상세히 도시한 것으로서, A/D 변환부(11)로부터 입력되는 색신호(R,G,B)를 라인 단위로 저장하고, 별도의 제어신호에 따라 필드단위로 출력하는 라인 메모리(131)와, VGA 처리부(10)로부터 입력되는 수평/수직 동기신호(Hsync, Vsync)와 샘플링 클록 발생부(12)로부터 입력된 샘플링 클록에 따라 상기 라인 메모리(131)의 색신호(R,G,B) 저장동작을 제어하는 라이트(Write) 제어부(132)와, VGA 처리부(10)로부터 입력되는 수평/수직 동기신호(Hsync, Vsync)를 리드클록에 따라 변환시켜 NTSC 방식의 영상신호 주사에 사용되는 수평/수직 동기신호(Hsync',Vsync')를 출력하는 동기신호 발생부(133)와, 상기 동기신호 발생부(133)에서 출력되는 동기신호(Hsync',Vsync')와 리드클록을 이용하여 필드 판별신호(F)를 검출하여 출력하는 필드 신호 검출부(134)와, 상기 동기신호 발생부(133)에서 출력된 수평/수직 동기신호(Hsync',Vsync')와 리드클록을 입력받아 라인 메모리(131)에 저장되어있는 색신호(R,G,B)가 홀수필드와 짝수필드의 색신호(R,G,B)로 교번출력되도록 제어하는 리드 제어부(135)로 구성된다.
이와 같이 구성된 타이밍 변환부(13)의 동작은 다음과 같다.
타이밍 변환부(13)를 구성하는 라이트 제어부(132)는 VGA 처리부(10)로부터 수평/수직 동기신호(Hsync, Vsync)를 입력받고, 또한 샘플링 클록 발생부(12)로부터 샘플링 클록을 입력받아 A/D 변환부(11)에서 디지털 신호로 변환되어 라인 메모리(131)에 저장되는 색신호(R,G,B)가 수직동기신호(Vsync)를 주기로 240개의 홀수라인과 240개의 짝수라인으로 분리되고, 또한 샘플링 클록에 동기되어 라인 메모리(131)에 저장되도록 한다.
그리고, 상기 타이밍 변환부(13)는 0∼639 까지의 라이트 어드레스신호를 240변 반복출력하여 라인 메모리(131)의 지정번지에 해당 라인의 영상신호가 저장되도록 한다.
또한, 타이밍 변환부(13)를 구성하는 동기신호 발생부(133)는 VGA 처리부(10)로부터 입력되는 수평 동기신호(Hsync)와 수직 동기신호(Vsync)를 NTSC 방식에 사용되는 수평/수직 동기신호(Hsync',Vsync')로 변환시켜 출력한다.
이 동작은 VGA 처리부(10)로부터 입력되는 수직 동기신호(Vsync)는 그대로 NTSC 방식에서도 사용하도록 하고, 수평 동기신호는 2분주하여 NTSC 방식에 사용되도록 하는 것이다.
그리고, 필드신호 검출부(134)는 상기 동기신호 발생부(133)에서 출력된 수평/수직 동기신호(Hsync',Vsync')를 입력받아 홀수필드일 때 수평동기신호(Hsync')의 폴링(Falling) 엣지(Edge)와 수직 동기신호(Vsync)의 폴링엣지가 일치하는 것을 이용해서 현재 라인 메모리(131)에서 출력되는 색신호(R',G',B')가 홀수필드인지 아니면 짝수필드인지를 알리는 필드 판별신호(F)를 출력한다.
또한, 타이밍 변환부(13)를 구성하는 리드 제어부(135)는 클록 발생부(15)에서 발생된 변조클록이 2분주기(16)에서 2분주된 형태인 리드 클록을 이용하여 라인 메모리(131)에 홀수필드와 짝수필드로 나뉘어져 저장되어있는 색신호(R,G,B)가 1필드당 240 라인으로 출력 되도록 한다.
상기 리드 제어부(135)가 리드클록에 동기시켜 라인 메모리(131)에 저장되어있는 색신호(R,G,B)가 출력되도록 하는 이유는 이후 디지털 엔코더(14)에서 정확한 반송파를 발생시켜 소정의 변조동작을 할 수 있도록 설정된 소정의 변조클록 즉, 클록 발생부(15)에서 발생된 변조클록에 동기시켜 색신호(R,G,B)를 취하기 위함이다.
상기 설명에서와 같이 타이밍 변환부(13)를 구성하는 라이트 제어부(132), 동기신호 발생부(133), 필드신호 검출부(134), 그리고, 리드 제어부(135)는 리드클록에 동기된 즉, 변조클록에 동기된 색신호(R',G',B'), 수평 동기신호(Hsync'), 수직 동기신호(Vsync'), 필드판별신호(F)를 출력하는 것이다.
한편, 도면 제4도는 본 발명에 적용된 디지탈 엔코더(14)를 도시한 것으로서, 타이밍 발생부(13)에서 출력된 필드별 색신호(R,G,B)를 휘도신호(Y)와 색차신호 (U,V)로 변환하여 출력하는 신호 변환부(141)와, 상기 신호 변환부(141)에서 출력된 휘도신호(Y)와 색차신호(U,V)에서 고주파 성분을 제거하는 필터부(142)와, 상기 타이밍 발생부(13)에서 출력된 수평 동기신호(Hsync')와 수직 동기신호(Vsync')를 합성하여 복합 동기신호(Csync)를 발생시키는 복합동기 발생부(143)와, 상기 필터(142)에서 필터링된 휘도신호(Y)와 상기 복합동기 발생부(143)에서 출력된 복합 동기신호(Csync)를 합성하여 휘도신호(Y)와 동기신호가 합성된 형태의 휘도신호(Y)를 발생시켜 출력하는 동기 합성부(144)와, 칼라 버스트 신호(B)를 발생시키는 칼라 버스트 발생부(145)와, 상기 필터(142)에서 필터링된 색차신호(U,V)와 칼라버스트 발생부(145)에서 발생된 칼라 버스트 신호(B)를 합성하여 출력하는 멀티플렉서(146)와, 상기 멀티플렉서 (146)에서 출력되는 색차신호(BU,BV)를 별도의 반송파에 동기시켜 변조하는 변조부(147)와, 입력되는 필드 판별신호(F)를 이용하여 클록 발생부(15)에서 출력된 변조클록에 동기된 반송파를 발생시켜 상기 변조부(147)의 동기주파수로 제공하는 반송파 발생부(148)로 구성된다.
그리고, 상기 반송파 발생부(148)는 타이밍 변환부(13)의 필드신호 검출부(134)에서 출력된 필드 판별신호(F)를 2분주하여 출력하는 2분주기(150)와, 2분주된 필드 판별신호(F)와 상기 동기신호 발생부(132)에서 출력된 수평 동기신호(Hsync')를 입력받아 샘플링 클록과 변조클록이 비동기인 상태에서 정확한 반송파가 발생되도록 하기위한 제어신호를 출력하는 카운터 제어부(151)와, 상기 카운터 제어부(151)에서 출력된 제어신호에 의해 리셋되며, 상기 제어신호에 따라 필드 판별신호(F)의 라이징(Rising) 엣지를 기준으로 홀수번째 수평동기 구간에서 제1제어모드로 셋팅되고, 짝수번째 수평동기 구간에서 제2제어모드로 셋팅되어 각 모드에 따라 변조클록에 동기된 반송파가 출력되도록 제어하는 래티오 카운터(Ratio Counter)(152)와, 사인(sine) 파형의 반송파를 저장하며, 상기 래티오 카운터(152)의 셋팅모드에 따라 0°또는 180°에 해당하는 사인 파형의 반송파를 변조부(147)로 출력하는 사인 롬(153)과, 코사인 (cosine) 파형의 반송파를 저장하며, 상기 래티오 카운터(152)의 셋팅모드에 따라 0°또는 180°에 해당하는 코사인 파형의 반송파를 변조부(147)로 출력하는 코사인 롬(154)으로 구성된다.
이와같이 구성된 본 발명에 적용된 디지털 엔코더(14)의 동작을 설명하면 다음과 같다.
먼저, 신호 변환부(141)는 타이밍 변환부(13)에 의해 변조클록에 동기되어 출력된 색신호(R',G',B')를 입력받아 휘도신호(Y)와 색차신호(U,V)로 변환하여 출력하고, 필터부(142)는 상기 신호 변환부(141)에서 출력된 휘도신호(Y)와 색차신호(U,V)를 필터링하여 고주파 성분을 제거하여 휘도신호(Y)는 신호 합성부(144)로 출력하고, 색차신호(U,V)는 멀티플렉서(146)로 출력한다.
그리고, 복합 동기 발생부(143)는 타이밍 변환부(13)의 동기신호 발생부(133)에 의해 변조 클록에 동기되어 출력된 수평 동기신호(Hsync')와 수직 동기신호(Vsync')를 합성하여 복합 동기신호(Csync)를 발생시켜 신호 합성부(144)로 출력하고, 상기 신호 합성부(144)는 필터(142)로부터 입력되는 휘도신호(Y)와 복합 동기 발생부(143)로부터 입력되는 복합 동기신호(Csync)를 합성하여 동기신호와 휘도신호(Y)가 합성된 형태의 휘도신호(Y)를 복합 영상신호 발생부(149)로 출력하고, 칼라 버스트 발생부(145)는 칼라 버스트 신호(B)를 발생시켜 상기 멀티플렉서(146)로 출력한다.
한편, 상기 멀티플렉서(146)는 필터(142)로부터 입력되는 색차신호(U,V)와 칼라 버스트 발생부(145)로부터 입력되는 칼라 버스트 신호(B)를 혼합하여 변조부(147)로 출력하고, 상기 변조부(147)는 멀티플랙서(146)로부터 입력되는 색차신호(U,V)와 칼라 버스트신호(B)가 혼합된 형태의 신호를 입력받아 반송파 발생부(148)에서 발생되는 반송파에 동기시켜 변조하여 색도신호를 복합 영상신호 발생부(149)로 출력하고, 상기 복합 영상신호 발생부(149)는 입력되는 휘도신호와 색도신호를 혼합하여 수평/수직 동기신호, 휘도신호, 칼라 버스트신호, 색도신호가 모두 포함되어있는 복합 영상신호를 발생시켜 출력하는 것이다.
여기서, 상기 변조부(147)의 변조 동작에서 없어서는 않되는 반송파를 발생시키는 반송파 발생부(148)의 동작을 좀더 자세히 설명하면 다음과 같다.
먼저, 반송파 발생부(148)를 구성하는 2분주기(150)는 타이밍 변환부(13)로부터 입력되는 필드 판별신호(F)를 2분주하여 카운터 제어부(151)로 출력하고, 상기 카운터 제어부(151)는 동기신호 발생부(133)에서 출력되는 수평 동기신호와 2분주기(150)에서 2분주된 필드 판별신호(F)를 입력받아 2분주된 필드 판별신호(F)의 라이징 엣지를 기준으로 홀수번째 수평 동기신호의 폴링 엣지에서 래티오 카운터(31)를 제1제어모드로 셋팅시키고, 라이징 엣지를 기준으로 짝수번째 수평 동기신호의 폴링 엣지에서 래티오 카운터(31)를 제2제어모드로 셋팅시킨다.
상기 설명과 같이 동작하는 카운터 제어부(151)의 제어에 따라 동작하는 래티오 카운터(152)는 제1제어모드로 셋팅되면 사인 롬(153)과 코사인 롬(154)을 제어하여 각각의 롬(153)(154)이 저장하고 있는 사인 파형의 반송파와 코사인 파형의 반송파 중에서 0°에 해당하는 사인 및 코사인 파형의 반송파가 변조클록에 동기되어 변조부(147)로 출력되도록 하고, 또한 제2제어모드로 셋팅되면 각각의 롬(153)(154)이 저장하고 있는 사인 파형의 반송파와 코사인 파형의 반송파 중에서 180°에 해당하는 사인 및 코사인 파형의 반송파가 변조클록에 동기 되어 변조부(147)로 출력되도록 한다.
상기 래티오 카운터(152)는 카운터 제어부(151)의 제어에 의해 제1제어모드 또는 제2제어모드로 셋팅된 후에는 다음 모드 전환이 있을때까지 사인 롬(153)과 코사인 롬(154)에서 변조클록에 동기되는 사인 파형의 반송파와 코사인 파형의 반송파가 연속적으로 출력될 수 있도록 고유의 카운트 동작을 실행한다.
즉, 앞서 언급한대로 샘플링 클록과 변조클록은 비동기이지만, 타이밍 변환부(13)에서 출력되는 수평/수직 동기신호(Hsync',Vsync')가 변조클록의 2분주 클록인 리드클록에 동기되어 상기 VGA 처리부(10)에서 출력된 수평 동기신호(Hsync) 2라인당 타이밍 변환부(13)에서 출력되는 수평 동기신호(Hsync') 1라인으로 동기된 상태에서 상기 타이밍 변환부(13)에서 출력되는 수평 동기신호(Hsync')의 폴링 엣지마다 래티오 카운터(152)를 모드 변환시킴으로서, 샘플링 클록과 독립적으로 동기된 반송파가 발생되어 변조부(147)로 공급되는 것이다.
이상에서 설명한 바와같이 본 발명은 VGA 처리부에서 발생된 아날로그 영상신호를 디지털 신호로 변환시키고 디지털 신호로 변환된 영상신호를 NTSC 방송방식의 영상신호로 변환시켜 영상신호의 변환과정에서 발생되는 영상신호의 손실을 최대한 줄임으로서 PC의 모니터상에 출력되던 영상을 텔레비젼 수상기를 통해 시청하더라도 고화질의 영상을 시청할 수 있도록 한 디지털 방식의 영상신호 변환장치 이다.

Claims (4)

  1. PC의 모니터상에 출력하기 위한 색신호(R,G,B) 및 그에 따른 수평동기신호(Hsync)와 수직동기신호(Vsync)를 출력하는 VGA 처리부(10)와, 상기 VGA 처리부(10)에서 출력된 색신호(R,G,B)를 디지털 신호로 변환시키는 A/D 변환부(11)와,상기 VGA 처리부(10)에서 출력된 수평동기신호(Hsync)를 입력받아 소정의 주파수를 갖는 샘플링 클록을 발생시키는 샘플링 클록 발생부(12)와, 상기 A/D 변환부(11)에서 출력된 디지털 색신호(R,G,B)를 입력받아 NTSC 방식의 비월주사가 가능한 홀수필드와 짝수필드의 색신호(R',G',B')로 변환 출력하고, 입력되는 수평/수직 동기신호(Hsync', Vsync)로 부터 NTSC 방식에 사용되는 수평/수직 동기신호(Hsync', Vsync') 및 필드 판별신호(F)를 출력하는 타이밍변환부(13)와, 상기 타이밍 변환부(13)에서 출력된 색신호(R',G',B')와 수평/수직 동기신호(Hsync', Vsync')를 필드 판별신호(F)와 별도의 변조클록에 따라 변조하여 NTSC 방식의 복합 영상신호를 출력하는 디지털 엔코더(14)와, 소정의 주파수를 갖는 클록을 발생시켜 상기 엔코더(14)의 변조클록으로 제공하는 클록 발생부(15)와, 상기 클록 발생부(15)에서 발생된 변조클록을 2분주하여 타이밍 변환부(13)의 리드 클록으로 제공하는 2분주기(16)로 구성된 것을 특징으로 하는 디지털 방식의 영상신호 변환장치.
  2. 제1항에 있어서, 상기 타이밍 변환부(13)는 A/D 변환부(11)로부터 입력되는 색신호(R,G,B)를 라인 단위로 저장하고, 별도의 제어신호에 따라 필드단위로 출력하는 라인 메모리(131)와, VGA 처리부(10)로부터 입력되는 수평/수직 동기신호(Hsync, Vsync)와 샘플링 클록 발생부(12)로부터 입력된 샘플링 클록에 따라 상기 라인 메모리(131)의 색신호(R,G,B) 저장동작을 제어하는 라이트(Write) 제어부(132)와, VGA 처리부(10)로부터 입력되는 수평/수직 동기신호(Hsync,Vsync)를 리드클록에 따라 변환시켜 NTSC 방식의 영상신호 주사에 사용되는 수펑/수직 동기신호(Hsync',Vsync')를 출력하는 동기신호 발생부(133)와, 상기 동기신호 발생부(133)에서 출력되는 동기신호(Hsync',Vsync')와 리드클록을 이용하여 필드 판별신호(F)를 검출하여 출력하는 필드 신호 검출부(134)와, 상기 동기신호 발생부(133)에서 출력된 수평/수직 동기신호(Hsync',Vsync')와 리드 클록을 입력받아 라인 메모리(131)에 저장되어있는 색신호(R,G,B)가 홀수필드와 짝수필드의 색신호(R,'G',B')로 교번출력되도록 제어하는 리드 제어부(135)로 구성된 것을 특징으로 하는 디지털 방식의 영상신호 변환장치.
  3. 제1항에 있어서, 상기 디지털 엔코더(14)는 타이밍 발생부(13)에서 출력된 필드별 색신호(R',G',B')를 휘도신호(Y)와 색차신호(U,V)로 변환하여 출력하는 신호 변환부(141)와, 상기 타이밍 발생부(13)에서 출력된 수평 동기신호(Hsync')와 수직 동기신호(Vsync')를 합성하여 복합 동기신호(Csync)를 발생시키는 복합동기 발생부(143)와, 상기 신호 변한부(141)에서 출력된 휘도신호(Y)와 상기 복합동기 발생부(143)에서 출력된 복합 동기신호(Csync)를 합성하여 휘도신호(Y)와 동기신호가 합성된 형태의 휘도신호(Y)를 발생시켜 출력하는 동기 합성부(144)와, 칼라 버스트 신호(B)를 발생시키는 칼라 버스트 발생부(145)와, 상기 신호 변환부(141)에서 출력된 색차신호(U,V)와 칼라버스트 발생부(145)에서 발생된 칼라 버스트 신호(B)를 합성하여 출력하는 멀티플렉서(146)와, 상기 멀티플렉서(146)에서 출력되는 색차신호(BU,BV)를 별도의 반송파에 동기시켜 변조하는 변조부(147)와, 입력되는 필드 판별신호(F)를 이용하여 클록 발생부(15)에서 출력된 변조클록에 동기된 반송파를 발생시켜 상기 변조부(147)의 동기주파수로 제공하는 반송파 발생부(148)로 구성된 것을 특징으로 하는 디지털 방식의 영상신호 변환장치.
  4. 제3항에 있어서, 상기 반송파 발생부(148)는 타이밍 변환부(13)의 필드신호 검출부(134)에서 출력된 필드 판별신호(F)를 2분주하여 출력하는 2분주기(150)와, 2분주된 필드 판별신호(F)와 상기 동기신호 발생부(132)에서 출력된 수평 동기신호(Hsync')를 입력받아 샘플링 클록과 변조클록이 비동기인 상태에서 정확한 반송파가 발생되도록 하기위한 제어신호를 출력하는 카운터 제어부(151)와, 상기 카운터 제어부(151)에서 출력된 제어신호에 의해 필드 판별신호(F)의 라이징(Rising) 엣지를 기준으로 홀수번째 수평동기 구간에서 제1제어모드로 셋팅되고, 짝수번째 수평동기 구간에서 제2제어모드로 셋팅되어 각 모드에 따라 변조클록에 동기된 반송파가 출력되도록 제어하는 래티오 카운터(152)와 사인 파형의 반송파를 저장하며, 상기 래티오 카운터(152)의 셋팅모드에 따라 0°또는 180°에 해당하는 사인 파형의 반송파를 변조부(147)로 출력하는 사인 롬(153)과, 코사인 파형의 반송파를 저장하며, 상기 래티오 카운터(152)의 셋팅모드에 따라 0°또는 180°에 해당하는 코사인 파형의 반송파를 변조부(147)로 출력하는 코사인 롬(154)으로 구성된 것을 특징으로 하는 디지털 방식의 영상신호 변환장치.
KR1019950055072A 1995-12-22 1995-12-22 디지탈 방식의 영상신호 변환장치 KR0182066B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950055072A KR0182066B1 (ko) 1995-12-22 1995-12-22 디지탈 방식의 영상신호 변환장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950055072A KR0182066B1 (ko) 1995-12-22 1995-12-22 디지탈 방식의 영상신호 변환장치

Publications (2)

Publication Number Publication Date
KR970057364A KR970057364A (ko) 1997-07-31
KR0182066B1 true KR0182066B1 (ko) 1999-05-01

Family

ID=19443542

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950055072A KR0182066B1 (ko) 1995-12-22 1995-12-22 디지탈 방식의 영상신호 변환장치

Country Status (1)

Country Link
KR (1) KR0182066B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100585636B1 (ko) * 1998-12-23 2006-09-20 엘지전자 주식회사 피씨모니터링기능을갖는티브이

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464886B1 (ko) * 2002-06-29 2005-01-06 (주)올링스미디어 영상입력신호 병행처리장치를 구비한 모니터

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100585636B1 (ko) * 1998-12-23 2006-09-20 엘지전자 주식회사 피씨모니터링기능을갖는티브이

Also Published As

Publication number Publication date
KR970057364A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
EP0551168B1 (en) Display apparatus
JP2502829B2 (ja) 画像表示装置
US6356316B1 (en) Microkeyer: microcomputer broadcast video overlay device and method
EP0717562B1 (en) Method and apparatus for displaying two video pictures simultaneously
KR0182066B1 (ko) 디지탈 방식의 영상신호 변환장치
JP3652009B2 (ja) クロックジェネレータ
JP2974301B2 (ja) トリガ生成回路及び波形表示装置
KR920007606B1 (ko) 영상 신호 처리 방법 및 장치
JP3695861B2 (ja) スキャンコンバータ
US5907368A (en) Information processing apparatus having function capable of displaying image by television signal
JP2911133B2 (ja) ハイビジョン受信機の時間圧縮装置
KR100196845B1 (ko) 컴퓨터와텔레비젼의영상신호인터페이스장치
JP3217820B2 (ja) 映像合成方法および外部同期表示装置
JP2514434B2 (ja) テレビジョン受像機
JP2545631B2 (ja) テレビジョン受信機
KR0173348B1 (ko) 다중화면 표시기능을 구비하는 영상처리장치
JP3410117B2 (ja) 信号処理アダプタ
KR200208200Y1 (ko) 슈퍼임포즈장치
KR200274172Y1 (ko) 디지털 그래픽 기능을 이용한 온스크린 디스플레이출력장치
JP2967727B2 (ja) 画像表示制御回路
JP2644045B2 (ja) ハイビジョン受信機の時間圧縮装置
KR0128684B1 (ko) 한 화면에 두 영상신호를 동시에 표시하기 위한 영상신호 처리장치 및 방법
KR19980014893A (ko) 피씨(pc) 영상신호 변환장치
JPH0376493A (ja) ハイビジョン受信機の時間軸圧縮装置
JPH0430789B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060911

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee