KR0128684B1 - 한 화면에 두 영상신호를 동시에 표시하기 위한 영상신호 처리장치 및 방법 - Google Patents

한 화면에 두 영상신호를 동시에 표시하기 위한 영상신호 처리장치 및 방법

Info

Publication number
KR0128684B1
KR0128684B1 KR1019940009035A KR19940009035A KR0128684B1 KR 0128684 B1 KR0128684 B1 KR 0128684B1 KR 1019940009035 A KR1019940009035 A KR 1019940009035A KR 19940009035 A KR19940009035 A KR 19940009035A KR 0128684 B1 KR0128684 B1 KR 0128684B1
Authority
KR
South Korea
Prior art keywords
signal
signals
image
synchronization
video
Prior art date
Application number
KR1019940009035A
Other languages
English (en)
Other versions
KR950030624A (ko
Inventor
고도영
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019940009035A priority Critical patent/KR0128684B1/ko
Publication of KR950030624A publication Critical patent/KR950030624A/ko
Application granted granted Critical
Publication of KR0128684B1 publication Critical patent/KR0128684B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/08—Separation of synchronising signals from picture signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
    • H04N9/78—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase for separating the brightness signal or the chrominance signal from the colour television signal, e.g. using comb filter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Processing Of Color Television Signals (AREA)
  • Studio Circuits (AREA)

Abstract

한 화면에 두 영상신호를 동시에 표시하는 영상신호 처리장치 및 방법에 관한 것으로, 화면에 두개의 영상신호를 동시에 수직방향 및 수평방향으로 해상도 저하없이 표시하는 영상신호 처리장치 및 방법에 관한 것이다.
이를 위하여 영상신호 처리장치는 디지탈 제1 및 제2 영상신호 각각을 제1 및 제2 휘도/색도신호로 분리하고, 상기 제1 및 제2 휘도/색도신호를 보간하거나, 피킹하는 등의 휘도/색도신호를 처리하는 제1 및 제2 신호처리수단과; 상기 디지탈 제1 및 제2 영상신호로부터 수직동기신호 및 수평동기신호를 분리발생하고, 샘플링클럭을 발생하여, 소정의 타이밍 제어에 따라 제1 및 제2 수직동기신호, 제1및 제2 수평동기신호, 리드/라이트인에이블신호, 리드/라이트클럭신호, 리드/라이트클리어신호및 스위칭신호등의 제어신호들을 발생하는 제어수단과; 상기 제어수단에서 발생된 제어신호들에 따라 상기 제2 휘도/색도신호의 동기를 상기 제1 휘도/색도신호의 동기와 일치하도록 처리하는 화상동기 처리수단과; 화면상의 원하는 위치에 상기 제1 영상신호에 대응하는 화상을 표시하고, 나머지 화면상에 상기 제2 영상신호에 대응하는 화상을 표시하기 위해 상기 제1 수직동기신호 및 상기 제1 수평동기신호에 따라 상기 제1 휘도/색도신호를 소정 지연하는 영상신호 지연수당과; 상기 제어수단에서 발생된 스위칭제어신호에 따라 상기 소정 지연된 제1 휘도/색도신호의 수평라인 단위내에 동기처리된 상기 제2 휘도/색도신호를 혼합하는 신호혼합수단으로 구성된다.
따라서 두 영상신호를 한 화면에 동시에 수평방향 및 수직방향으로 해상도 저하없이 표시할 수 있는 이점이 있다.

Description

한 화면에 두 영상신호를 동시에 표시하기 위한 영상신호 처리장치 및 방법
제1도는 종래의 픽처-인-픽처 시스템에 있어서 영상신호 처리장치의 블럭구성도.
제2도는 본 발명의 일실시예에 따른 블럭구성도,
제3도는 제2도의 제어부(28)의 상세구성도.
제4도는 제2도의 화상동기처리부(32)의 상세구성도.
제5도는 제4도의 FIFO메모리(60)에서 수행되는 리드제어신호의 타이밍도.
제6도는 제4도의 FIFO메모리(60)에서 수행되는 라이트제어신호의 타이밍도.
제7도는 제4도의 FlFO메모리(60)에서 수행되는 리드/라이트 인에이블신호의 타이밍도.
제8도는 제3도의 제어신호발생부(48)에서 발생되는 스위칭 신호의 타이밍도.
제9도는 본 발명의 또 다른 실시예에 따른 블럭구성도.
* 도면의 주요 부분에 대한 부호의 설명
20,22 : 아날로그/디지탈 변환부, 24,26 : 신호처리부,
28 : 제어부, 30 : 신호조정지여부,
32 : 화상동기처리부, 34 : 신호혼합부,
36 : 디지탈/아날로그 변환부, 40,44 : 동기신호 분리부,
42,46 : 클럭발생부, 48 : 제어신호발생부,
60 : 선입선출(FIFO)메모리부, V1,V2 : 수직동기신호,
H1,H2 : 수평동기신호, CLK1,CLK2 : 샘플링클럭,
RCLK : 리드클럭, WCLK : 라이트클럭,
SW : 스위칭제어신호, RE : 리드인에이블신호,
WE : 라이트인에이블신호
본 발명은 영상신호를 재생하여 표시하는데 있어서 한 화면에 두 영상신호를 동시에 표시하는 영상신호 처리장치 및 방법에 관한 것으로, 특히 수직 및 수평방향으로 영상신호에 대한 해상도의 저하없이 한 화면에 두 영상신호를 동시에 표시하기 위한 영상신호 처리장치 및 방법에 관한 것이다.
일반적으로 한 화면에 두 영상신호를 동시에 표시하는 방법으로는 하나의 영상신호는 그대로 화면상에 메인화면으로 표시하고, 다른 하나의 화상신호에 대해서는 수평 및 수직주기를 일정 비율 압축하여 메인화면내에 서브화면으로 표시하는 픽처-인-픽처 시스템이 이용된다. 이 때 사용되는 메인화면과 서브화면의 화면비율은 3 : 1이 사용된다.
제1도는 한 화면에 두 영상신호를 동시에 표시하는 픽처-인-픽처 시스템의 영상신호처리장치에 대한 블럭구성도를 도시한 것이다.
이하 픽처-인-픽처 시스템의 영상신호 처리장치 및 방법에 대해 간단히 설명한다.
입력되는 각각의 다른 두 아날로그영상신호 Ⅵ1 및 Ⅵ2는 아날로그/디지탈변환부(2,4)에서 디지탈 변환된다. 상기 디지탈 변환된 영상신호들은 신호처리부(6,8)는 입력된 각각의 영상신호들을 휘도/색도신호로 분리하고, 상기 분리된 휘도/색도신호를 보간하거나, 피킹하는 등의 신호처리를 수행한다. 상기 신호처리부(8)에서 신호처리된 영상신호 Ⅵ2에 대응하는 휘도/색도신호는 수직, 수평 신호압축부(12)에 수직과 수평방향으로 각각 3 : 1로 압축된다. 한편 상기 신호처리부(6)에서 신호처리된 영상신호 Ⅵ1에 대응하는 휘도/색도신호는 디지탈/아날로그 변환부(10)에서 아날로그 영상신호로 변환되어, 신호혼합부(16)에 인가된다. 또한 상기 수직, 수평 신호압축부(12)에서 압축된 영상신호 Ⅵ2에 대응하는 휘도/색도신호는 디지탈/아날로그 변환부(14)에서 아날로그 영상신호로 변환되어 신호혼합부(16)에 인가된다. 사용자의 입력요구가 픽처-인-픽처 모드인 경우 상기 디지탈/아날로그 변환부(10,14)에서 변환된 각각의 아날로그 영상신호들은 신호혼합부(16)에서 혼합되어 화면상에 영상신호 Ⅵ1은 메인화면으로 표시되고, 영상신호 Ⅵ2는 서브화면으로 표시된다. 이 때 신호혼합부(16)에서는 영상신호를 메인화면만으로 표시할 것인지, 아니면 픽처-인-픽처모드로 표시할 것인지의 사용자의 입력요구에 대응하여 도시하지 않은 제어부로부터 인가되는 제어신호에 따라 입력되는 두 영상신호를 스위칭하여 화면상으로 표시한다.
상기의 수직, 수평, 신호압축부(12)에서는 일반적으로 수직, 수평동기신호를 각각 3 : 1의 비율로 압축하게 된다 이에 따라 신호혼합부(l6)에서는 영상신호 Ⅵ1안에 신호압축된 다른 영상신호 3 : 1의 비율로 삽입하여 혼합하고, 한 화면상에 두 영상신호를 동시에 표시한다.
그러나 상기와 같이 영상신호의 수직동기신호 및 수평동기신호를 3 : 1의 비율로 압축함에 따라 수직방향 및 수평방향으로 해상도가 저하되는 문제점이 발생하였다. 이에 따라 글자 등과 같은 미세한 부분이 화면표시될 경우는 시청자가 인식하지 못하는 문제점이 있었다.
따라서 본 발명의 목적은 한 화면에 두개의 영상신호를 수직방향 및 수평방향으로 해상도 저하없이 동시에 표시하기 위한 영상신호 처리장치 및 방법을 제공하는데 있다.
상기와 같은 목적을 달성하기 위하여 한 화면에 두개익 영상신호를 동시에 표시하는 위한 영상신호처리장치는,
디지탈 제1 제2 영상신호 각각을 제1 및 제2 휘도/색도신호로 분리하고, 상기 제1 및 제2 휘도/색도신호를 보간하거나, 피킹하는 등의 휘도/색도신호를 처리하는 제1 및 제2 신호처리수단과, 상기 디지탈 제1 및 제2 영상신호로부터 수직동기신호 및 수평동기신호를 분리 발생하고, 샘플링클럭을 발생하여, 소정의 타이밍 제어에 따라 제 1 및 제 2 수직동기신호, 제 1 및 제 2 수평동기신호, 리드/라이트인에이블신호, 리드/라이트클럭신호, 리드/라이트클리어신호 및 스위칭 신호등의 제어신호들을 발생하는 제어수단과, 상기 제어수단에서 발생된 제어신호들에 따라 상기 제2 휘도/색도신호의 동기를 상기 제1 휘도/색도신호의 동기와 일치하도록 처리하는 화상 동기 처리수단과, 화면상의 원하는 위치에 상기 제1 영상신호에 대응하는 화상을 표시하고, 나머지 화면상에 상기 제2 영상신호에 대응하는 화상을 표시하기 위해 상기 제1 수직동기신호 및 상기 제1 수평동기신호에 따라 제1 휘도/색도신호를 소정 지면하는 영상신호 지연조정수단과, 상기 제어수단에서 발생된 스위칭 제어신호에 따라 상기 소정 지연된 제1 휘도/색도신호의 수평라인 단위내에 동기처리된 상기 제2 휘도/색도신호를 혼합하는 신호 혼합수단으로 구성된다.
또한 상기와 같이 한 화면에 두 영상신호를 표시하기 위한 영상신호의 처리방법은, 제1 및 제2 영상신호 각각을 제1 및 제2 휘도/색도신호로 분리하고, 상기 분리된 휘도/색도신호를 보간하거나, 피킹하는 등의 휘도/색도신호를 처리하는 영상신호 처리과정과, 상기 디지탈 제1 및 제2 영상신호로부터 수직동기신호 및 수평동기신호를 분리하고, 샘플링클럭을 분리발생하여, 소정의 타이밍 제어신호에 따라 제1 및 제2 수직동기신호, 제1 및 제2 수평동기신호, 리드/라이트인에어블신호, 리드/라이트클럭신호, 리드/라이트클리어신호, 스위칭제어신호를 발생하는 제어신호 발생과정과, 상기 제어신호 발생과정에서 발생된 제어신호들에 따라 상기 제2 휘도/색도신호의 동기를 상기 제1 휘도/색도신호의 동기에 일치하도록 처리하는 화상 동기 처리과정과, 화면상의 어느 위치에서부터 영상신호를 표시할 것인지의 사용자의 요구에 응답하여 화면상의 요구위치에 상기 제1 영상신호에 대응하는 화상을 표시하기 위해 상기 제어신호 발생과정에서 발생된 소정의 제어신호에 따라 상기 제1 휘도/색도신호를 소정 지연하는 영상신호 조정지연과정과, 상기 제어신호 발생과정에서 발생된 스위칭제어신호에 따라 상기 소정 지연된 제1 휘도/색도신호의 수평라인 단위내에 동기 처리된 상기 제2 휘도/색도신호를 혼합하는 신호 혼합과정으로 구성된다.
이하 본 발명에 따른 한 화면에 두 영상신호를 동시에 표시하기 위한 영상신호 처리장치를 상세하게 설명한다.
제2도는 본 발명의 일실시예에 따른 영상신호 처리장치의 블럭구성도를 도시한 것으로, 입력되는 서로 다른 두 아날로그 영상신호 Ⅵ3, Ⅵ4를 디지탈 변환하여 디지탈 영상신호 Ⅵ5 및 Ⅵ6로 출력하는 아날로그/디지탈변환부(20,22)와, 상기 디지탈 변환된 영상신호 Ⅵ5, Ⅵ6 각각을 휘도/색도신호 Ⅵ7 및 Ⅵ8로 분리하고, 상기 분리된 휘도/색도신호 Ⅵ7 및 Ⅵ8을 보관하거나, 피킹하는 등의 휘도/색도신호를 처리하는 신호처리부(24,26)와, 상기 디지탈 변환된 영상신호 Ⅵ5, Ⅵ6으로부터 수직동기신호 및 수평동기신호를 분리발생하고, 클럭신호를 발생하여, 소정의 타이밍 제어에 따라 수직동기신호 V1 및 V2와, 수평동기신호 H1 및 H2와, 리드/라이트인에이블신호및와, 리드/라이트클럭 RCLK 및 WCLK과, 리드/라이트클리어신호 RCLR 및 WCLR과, 그리고 두 영상신호를 화면상에 어떤 방법으로 표시할것인지를 제어하는 스위칭 제어신호 SW를 발생하는 제어부(28)와, 상기 제어부(28)에서 발생된 제어신호들에 따라 상기 휘도/색도신호 VI8의 수직동기 및 수평동기를 상기 휘도/색도신호 Ⅵ7의 수직동기및 수평동기에 일치시키기 위해 상기 휘도/색도신호 Ⅵ8의 동기를 처리하여 영상신호 Ⅵ4'로 출력하는 화상동기처리부(32)와, 사용자의 요구에 따른 화면상의 원하는 위치에 상기 영상신호 V13에 대응하는 화상을 표시하기 위해 수직동기신호 V1 및 수평동기신호 H1에 따라 상기 휘도/색도신호 Ⅵ7을 소정지연하여 영상신호 Ⅵ3'로 출력하는 신호조정지연부(30)와, 상기 제어부(28)로부터 발생된 스위칭 신호 SW에 따라 서로 동기가 일정하는 상기 신호조정지연부(30) 및 화상동기처리부(32)에서 출력된 영상신호 Ⅵ3', Ⅵ4'를 수평라인 단위내에서 혼합하는 신호혼합부(34)와, 상기 신호혼합부(34)로부터 혼합되어 발생된 디지탈 영상신호 Ⅵ9를 아날로그 영상신호 V0로 변환하여 출력하는 다지탈/아날로그 변환부(36)로 구성된다. 그리고 변환된 아날로그 영상신호 V0은 색복조의 과정을 거친 후 한 화면상에 두 개의 영상신호로 표시된다.
상기의 화상동기처리부(32)에서 출력되는 영상신호 VI4'와 상기 신호조정부(30)에서 출력되는 영상신호 Ⅵ3'의 동기를 일치시키기 위해, 상기 화상동기처리부(32)에서는 입력되는 휘도/색도신호 Ⅵ8의 동기를 신호조정부(30)에 입력되는 휘도/색도신호 Ⅵ7의 동기와 일치시키는 방법이 이용된다. 상기 방법에 대해서는 하기의 제4도 설명에서 상세하게 설명한다.
제3도는 제2도의 제어부(28)를 구체적으로 도시한 것이다.
아날로그/디지탈 변환부(20)로부터 디지탈 변환된 영상신호 Ⅵ5를 수신한 동기 신호분리부(40)는 수직동기신호 V1 및 수평동기신호 H1을 분리하고, 클럭발생부(42)는 샘플링클럭 CLK1을 발생한다. 또한 아날로그/디지탈 변환부(22)로부터 디지탈 변환된 영상신호 Ⅵ6을 수신한 동기신호분리부(44)는 수직동기신호 V2 및 수평동기신호 H2를 분리하고, 클럭발생부(46)는 샘플링클럭 CLK2를 발생한다. 상기에서 발생된 샘플링클럭들은 영상신호중 칼라버스트신호를 말한다. 상기 발생된 수직동기신호 V1, V2와 수평동기신호 H1, H2 및 샘플링클럭 CLK1, CLK2를 수신한 제어신호 발생부(48)는 사용자입력에 의한 키입력신호를 수신하여 스위칭 제어신호 SW를 발생하고, 화상동기처리부(32)의 제어신호인 리드/라이트인에이블신호,및 리드/라이트클럭신호 RCLK, WCLK을 발생하고, 분리된 수직동기신호V1, V2 및 수평동기신호 H1, H2를 발생한다. 이 때 발생되는 스위칭 제어신호 SW는 한 화면상에 두 영상신호를 표시하도록 제어하는 신호이며, 수직동기신호 V1 및 수평동기신호 H1은 사용자가 화면상에 영상신호를 어느 위치부터 표시하느냐에 따라 변화된다. 또한 제어신호 발생부(48)는 사용자의 키입력에 따른 키신호를 입력의 수직동기신호, 수평동기신호 및 클럭을 조절하여 출력한다.
제4도는 제2도의 화상동기처리부(32)를 구체적으로 도시한 것으로, 화상동기처리부(32)에서는 두영상신호 Ⅵ7, Ⅵ8에 대한 수직동기 및 수평동기와 클럭의 라킹이 수행된다.
이하 영상신호 Ⅵ7의 수직동기, 수평동기 및 클럭이 영상신호 Ⅵ8의 수직동기, 수평동기 및 클럭과 라킹됨을 제2도를 참조하여 설명한다.
화상동기처리부(32)는 선입선출(FIFO) 메모리를 내장하거나 FIFO메모리에 상응하는 메모리를 내장하여 구성된다. FIFO메모리(60)는 제어신호발생부(48)로부터 발생된 제어신호인 리드/라이트인에이블신호및와 리드/라이트클럭 RCLK 및 WCLK와, 리드/라이트클리어신호 RCLK 및 WCLK을 수신한다. FIFO메모리(60)에 영상신호 Ⅵ8을 라이트할 때는 영상신호 Ⅵ8을 라이트할 때는 영상신호 Ⅵ6의 수직동기신호 V2, 수평동기신호 H2 및 샘플링클럭 CLK2에 라킹된 라이트인에이블신호, 라이트클럭 WCLK 및 라이트클리어신호 WCLR를 이용하여 라이트한다. 그리고 FIFO메모리(60)에 저장된 영상신호 Ⅵ8을 리드할 때는 영상신호 Ⅵ5의 수직동기신호 V1, 수평동기신호 H1 및 샘플링클럭 CLK1에 라킹된 리드인에이블신호, 리드클럭 RCLK 및 리드클리어 신호 RCLR를 이용하여 리드한다. 상기와 같이 라킹된 제어신호들을 이용하여 리드하게 되면 FIF0메모리(60)에서 리드되는 영상신호 Ⅵ4'는 신호조정지연부(30)에 입력되는 영상신호 Ⅵ7의 수직동기신호 V1, 수평동기신호 H1 및 샘플링클럭 CLK1에 정확하게 라킹된다. 또한 영상신호 Ⅵ4'의 수직동기, 수평동기 및 샘플링클럭은 신호조정지연부(30)에서 출력되는 영상신호 Ⅵ3'의 수직동기, 수평동기 및 샘플링클럭에 일치하게 된다.
제5도는 제4도의 FIFO메모리(60)에서 수행되는 리드제어신호들의 타이밍도를 도시한 것이다.
상기의 제4도 설명에서 언급한 바와 같이 FIFO메모리(60)에 저장된 영상신호 Ⅵ8을 리드할 때는 영상신호 Ⅵ5의 수직동기신호 V1, 수평동기신호 H1 및 샘플링클럭 CLK1에 라킹된 리드인에이블신호, 리드클럭 RCLK 및 리드클리어신호 RCLR를 이용하여 리드한다.
제5도(A)는 영상신호 Ⅵ5에서 분리된 수직동기신호 V1의 한 주기를 나타낸 것으로, 1로 표시된 부분에는 제5도(B)에 도시한 바와 같은 수평동기신호, 칼라버스트신호성분 및 영상신호성분이 포함된다. 제5도(B)에서 m으로 표시된 부분은 칼라버스트신호로 클럭발생부(42)에서 샘플링클럭으로 추출되며, n으로 표시된 부분은 순영상신호이고, o로 표시된 부분은 수평동기신호 H1이다. 실질적으로 NTSC방식의 경우 수직동기신호 V1의 한 주기내에는 525개의 수평동기신호 H1 및 영상신호성분과 칼라버스트신호성분이 포함된다. 제5도(C)는 제5도(B)에 도시된 바의 수평동기신호 H1을 분리하여 나타낸 것이며, 제5도(D)는 영상신호를 리드하기 위한 리드인에이블신호가 영상신호 VI5의 수직동기신호 V1, 수평동기신호 H1 및 리드클럭 RCLK에 라킹되어 있는 것을 나타낸 것이다. 제5도(E)에 도시된 리드클럭 RCLK은 칼라버스트신호로 표시된 샘플링클럭에 라킹되어 있으며, 일반적으로 샘플링클럭의 4배의 주기를 갖는다. 제5도(F)이 도시된 리드클리어신호 RCLR는 수직동기신호 V1에 라킹되어 있는 신호로 영상신호가 한 화면에서 다음 화면으로 전환되어 표시될 때 필요한 신호이다. 상기에서 리드인에이블신호는 수직동기신호 V1, 수평동기신호 Hl, 및 리드클럭 RCLK에 동시에 라킹된 신호이고, 화면위치를 위한 지연은 제어부(28)로부터 발생되는 수직동기신호 H1 및 수평동기신호 V1에 의해 조절될 수 있다.
제6도는 제4도의 FIFO메모리(60)에서 수행되는 라이트제어신호들의 타이밍도를 도시한 것으로, 상기 제4도의 설명에서 언급한 바와 같이 FIFO 메모리부(60)에서 영상신호 Ⅵ8을 라이트할 때는 영상신호 Ⅵ6의 수직동기신호 V2, 수평동기신호 H2 및 샘플링클럭 CLK2에 라킹된 라이트인에이블신호, 라이트클럭 WCLK 및 라이트클리어신호 WCLR을 이용하여 라이트한다.
제6도(A)는 영상신호 Ⅵ6의 수직동기신호 V2를 나타낸 것이며, 제6도(B)는 라이트인에이블신호가 영상신호 Ⅵ8의 수직동기신호 V2에 라킹되어 있는 것을 나타내며, 제6도(C)는 라이트클리어신호 WCLR도 영상신호 Ⅵ6의 수직동기신호 V2에 라킹되어 있음을 나타낸 것이다.
제7도는 제4도의 FIFO메모리(60)에서 수행되는 리드/라이트인에이블신호의 타이밍도를 도시한 것으로, 제7도(C)에 도시된 라이트인에이블신호는 제7도(B)에 도시된 바와 같은 영상신호 Ⅵ6의 수직동기신호 V2에 라킹되어 있는 것을 나타낸다. 또한 제7도(D)에 도시된 리드인에블신호는 제7도(A)에 도시된 바와 같은 영상신호 Ⅵ5의 수직동기신호 V1에 라킹되어 있는 것을 나타낸다. 이에 따라 신호조정지연부(30) 및 화상동기처리부(32)에서 출력되는 영상신호 Ⅵ3'와 V24'의 수직동기 및 수평동기는 서로 라킹되므로 따로 라킹시킬 필요가 없게 된다.
제8도는 제3도의 제어신호발생부(48)에서 발생되는 스위칭신호 SW의 타이밍도를 도시한 것으로, 스위칭 신호 SW는 한 라인의 주사동안에 동기가 일치하는 영상신호 Ⅵ3'와 Ⅵ4'를 서로 혼합하기 위한 제어신호이다.
제8도(C)에 도시된 바와 같은 스위칭신호 SW는 영상신호 Ⅵ3'에 동기가 일치하는 제8도(A)에 도시한 바와 같은 영상신호 Ⅵ4' 및 영상신호 Ⅵ3'의 수평동기신호인 제8도(B)에 도시된 바와 같은 H1에 라킹되어 있는 것을 나타내고 있다.
제9도는 본 발명의 또 다른 실시예에 따른 영상신호 처리장치의 블럭구성도를 도시한 것으로, 상기영상신호 처리장치는 입력되는 서로 다른 두 아날로그 영상신호 Ⅵ10 및 Ⅵ11 각각을 디지탈 변환하여 디지탈 영상신호 Ⅵ12 및 Ⅵ13으로 출력하는 아날로그/디지탈 변환부(90,92)와, 상기 디지탈 영상신호 Ⅵ12 및 Ⅵ13으로부터 수직동기신호 및 수평동기신호를 분리발생하고, 제1 및 제2 수평동기신호, 리드/라이트인에이블신호, 리드/라이트클럭신호, 리드/라이트클리어신호 및 스위칭신호를 발생하는 제어부(96)와, 상기 제어부(96)에서 발생된 제어신호들에 따라 디지탈 Ⅵ13의 동기를 상기 디지탈 영상신호 Ⅵ12의 동기와 일치하도록 처리하여 디지탈 영상신호 Ⅵ15로 출력하는 화상동기 처리부(98)와, 화면상의 원하는 위치에 상기 아날로그 영상신호 Ⅵ10에 대응하는 화상을 표시하기 위해 상기 제1 수직동기신호 및 상기 제1 수평동기신호에 따라 상기 디지탈 영상신호 Ⅵ12를 소정 지연하는 신호조정 지연부(94)와, 상기 화상동기 처리부(98)를 통해 동기가 서로 일치된 상기 디지탈 영상신호 Ⅵ14 및 Ⅵ15 각각을 제 1 및 제 2 휘도/색도신호로 분리하고, 상기 제1 및 제2 휘도/색도신호를 보관하거나, 피킹하는 등의 휘도/색도신호를 처리하는 신호처리부(100,102)와, 상기 신호처리된 상기 제1 및 제2 휘도/색도신호 Ⅵ16 및 Ⅵ17을 각각 아날로그 그 영상신호 Ⅵ10, 및 Ⅵ11'로 변환하여 출력하는 디지탈/아날로그 변환부(104,106)와, 상기 아날로그 영상신호 Ⅵ10' 및 Ⅵ11'를 상기 제어부(96)에서 발생된 스위칭 제어신호 SW에 따라 수평라인 단위내에 혼합하는 신호혼합부(108)로 구성된다. 그리고 상기 신호혼합된 아날로그 영상신호 V0'는 도시하지 않은 색복조부에서 색복조처리된 후 화면상으로 전송되어 두 개의 영상신호로 한 화면에 동시에 표시된다.
상기와 같은 실시예의 영상신호 처리장치는 제2도에 도시된 실시예의 화상처리장치와 비교하였을 경우 화상동기처리부에서 두 영상신호의 동기를 일치시킨 후 신호처리를 수행한다. 이에 따라 화상동기처리부에서는 더 작은 용량의 메모리를 사용할 수 있다. 이 때 화면에 표시되는 영역에서 영상신호를 리드하고, 화면에 표시되지 않는 영역에서 영상신호를 라이트함으로써 FIFO메모리가 아닌 동적램(DRAM)을 사용할 수도 있다.
제9도에 따른 한 화면에 두 영상신호를 동시에 표시하기 위한 영상신호 처리장치는 제2도에 따른 화상처리장치와 동일한 방법을 이용한다. FIFO메모리에 영상신호 Ⅵ13을 라이트할 때는 영상신호 Ⅵ13의 수직동기신호 V2, 수평동기신호 H2 및 샘플링클럭 CLK2에 라킹된 라이트인에이블신호, 라이트클럭 WCLK 및 라이트클리어신호 WCLR를 이용하여 라이트한다. 그리고 FIFO메모리에 저장된 영상신호 Ⅵ13을 리드할 때는 영상신호 Ⅵ12의 수직동기신호 V1, 수평동기신호 H1 및 샘플링클럭 CLK1에 라킹된 리드인에이블신호, 리드클럭 RCLK 및 리드클리어 RCLR를 이용하여 리드한다. 상기와 같이 라킹된 제어신호들을 이용하여 리드하게 되면 FIFO메모리에서 리드되는 영상신호 Ⅵ15는 영상신호 Ⅵ12의 수직동기신호 V1, 수평동기신호 H1 및 샘플링클럭 CLK1에 정확하게 라킹된다 이에 따라 최종출력되는 아날로그 영상신호 Ⅵ10'의 수직동기, 수평동기 및 샘플링클럭은 아날로그 영상신호 Ⅵ11'의 수직동기, 수평동기 및 샘플링클럭에 일치하게 된다. 상세한 설명은 제2도에 도시된 화상처리 장치의 일실시예에서와 동일하다.
상술한 바와 같이 두 영상신호의 수직동기, 수평동기 및 샘플링클럭을 라킹시킴으로써 두 영상신호를 한 화면에 동시에 수평방향 및 수직방향으로 해상도 저하없이 표시할 수 있는 이점이 있다. 따라서 HDTV나 와이드 텔레비젼과 같은 와이드 스크린 모니터에 4 : 3 종횡비를 갖는 두 개의 영상신호를 효율적으로 동시에 표시할 수 있는 이점이 있다.

Claims (11)

  1. 한 화면에 두 영상신호를 동시에 표시하기 위한 영상신호 처리장치에 있어서, 디지탈 제1 및 제2영상신호 각각을 제 1 및 제2 휘도/색도신호로 분리하고, 상기 제 l 및 제2 휘도/색도신호를 보관하거나, 피킹하는 등의 휘도/색도신호를 처리하는 제1 및 제2 신호처리수단과, 상기 디지탈 제1 및 제2영상신호로부터 수직동기신호 및 수평동기신호를 분리발생하고, 샘플링클럭을 발생하여, 소정의 타이밍 제어에 따라 제1 및 제2 수직동기신호, 제1 및 제2 수평동기신호, 리드/라이트인에이블신호, 리드/라이트클럭신호, 리드/라이트클리어신호 및 스위칭신호등의 제어신호들을 발생하는 제어수단과, 상기 제어수단에서 발생된 제어신호들에 따라 제2 휘도/색도신호의 동기를 상기 제1 휘도/색도신호의 동기와 일치하도록 처리하는 화상동기 처리수단과, 화면상의 원하는 위치에 상기 제1 영상신호에 대응하는 화상을 표시하기 위해 상기 제1 수직동기신호 및 상기 제1 수평동기신호에 따라 제1 휘도/색도신호를 소정 지연하는 영상신호 지연조정수단과, 상기 제어수단에서 발생된 스위칭 제어신호에 따라 상기 소정지연된 제1 휘도/색도신호의 수평라인 단위내에 상기 제2 휘도/색도신호를 혼합하는 신호혼합수단으로 구성됨을 특징으로 하는 영상신호 처리장치.
  2. 제1항에 있어서, 상기 제어수단이 상기 디지탈 제1 및 제2 영상신호로부터 제1, 제2 수직동기신호 및 제1, 제2 수평동기신호를 분리하는 제1 및 제2 동기신호분리수단과, 상기 디지탈 제 1 및 제2 영상신호로부터 샘플링클럭을 분리발생하는 클럭발생수단과, 영상신호의 화면내 표시위치 및 화면내 두 영상신호 동시표시에 따른 사용자의 키입력이 안가될 때 화면에 표시위치에서부터 영상신호를 주사하도록 제1 수직동기신호, 제1 수평동기신호를 조절발생하고, 화면내 두 영상신호를 동시에 표시하기위한 스위칭신호 및 리드/라이트인에이블신호, 리드/라이트클럭신호, 리드/라이트클리어신호를 발생하는 제어신호 발생수단으로 구성됨을 특징으로 하는 영상신호 처리창치.
  3. 제1항에 있어서, 상기 화상동기 처리수단이 선입선출메모리로 구성됨을 특징으로 하는 영상신호 처리장치.
  4. 한 화면에 두 영상신호를 동시에 표시하기 위한 영상신호 처리장치에 있어서, 디지탈 제1 및 제2영상신호로부터 수직동기신호 및 수평동기신호를 분리발생하고, 샘플링클럭을 발생하여, 소정의 타이밍 제어에 따라 제1 및 제2 수직동기신호, 제1 및 제2 수평동기신호, 리드/라이트인에이블신호, 리드/라이트클럭신호, 리드/라이트클리어신호 및 스위칭신호의 제어신호들을 발생하는 제어수단과, 상기 제어수단에서 발생된 제어신호들에 따라 상기 디지탈 제2 영상신호의 동기를 상기 디지탈 제1 영상신호의 동기와 일치하도록 처리하는 화상동기 처리수단과, 화면상의 원하는 위치에 상기 아날로그 제1 영상신호에 대응하는 화상을 표시하기 위해 상기 제1 수직동기신호 및 상기 제1 수평동기신호에 따라 상기 디지탈 제1 영상신호를 소정 지연하는 영상신호 지연조정수단과, 상기 화상동기 처리수단을 통해 동기가 서로 일치된 상기 디지탈 제1 및 제2 영상신호 각각을 제1 및 제2 휘도/색도신호로 분리하고, 상기 제1 및 제2 휘도/색도신호를 보관하거나, 피킹하는 등의 휘도/색도신호를 처리하는 제1 및 제2신호처리수단과, 상기 신호처리된 상기 제1 및 제2 휘도/색도신호를 각각 아날로그 제3 및 제4 영상신호로 변환하는 제1 및 제2 디지탈/아날로그 변환수단과, 상기 아날로그 제3 및 제4 영상신호를 상기 제어수단에서 발생된 스위칭 제어신호에 따라 수평라인 단위내에 혼합하는 신호혼합수단으로 구성됨을 특징으로 하는 영상신호 처리장치.
  5. 제4항에 있어서, 상기 제어수단이 상기 디지탈 제1 및 제2 영상신호로부터 제1, 제2 수직동기신호 및 제1, 제2 수평동기신호를 분리하는 제1 및 제2 동기신호분리수단과, 상기 디지탈 제1 및 제2 영상신호로부터 샘플링클럭을 분리발생하는 클럭발생수단과, 영상신호의 화면내 표시위치 및 화면내 두 영상신호 동시표시에 따른 사용자의 키입력이 인가될 때 화면내 표시위치에서부터 영상신호를 주사하도록 제1 수직동기신호, 제1 수평동기신호를 조절발생하고, 화면내 두 영상신호를 동시에 표시하기 위한 스위칭신호 및 리드/라이트인에이블신호, 리드/라이트클럭신호, 리드/라이트클리어신호를 발생하는 제어신호 발생수단으로 구성됨을 특징으로 하는 영상신호 처리장치.
  6. 제4항에 있어서, 상기 화상동기 처리수단이 선입선출메모리로 구성됨을 특징으로 하는 영상신호처리장치.
  7. 제4항에 있어서, 상기 화상동기 처리수단이 동적램으로 구성됨을 특징으로 하는 영상신호 처리장치.
  8. 한 화면에 두 영상신호를 동시에 표시하기 위한 영상신호 처리방법에 있어서, 디지탈 제1 및 제2영상신호 각각을 제1 및 제2 휘도/색도신호로 분리하고, 상기 분리된 휘도/색도신호를 보관하거나, 피킹하는 등의 휘도/색도신호를 처리하는 영상신호처리과정과, 상기 디지탈 제1 및 제2 영상신호로부터 수직동기신호 및 수평동기신호를 분리하고, 샘플링클럭신호를 분리발생하여, 소정의 타이밍 제어신호에 따라 제1 및 제2 수직동기신호, 제1 및 제2 수평동기신호, 리드/라이트인에이블신호, 리드/라이트클럭신호, 리드/라이트클리어신호, 스위칭제어신호를 발생하는 제어신호 발생과정과, 화면상의 어느 위치에서부터 영상신호를 표시할 것인지의 사용자의 요구에 응답하여 화면상의 요구위치에 상기 제1 영상신호에 대응하는 화상을 표시하기 위해 상기 제어신호 발생과정에서 발생된 소정의 제어신호에 따라 상기 제1 휘도/색도신호를 소정 지연하는 영상신호 지연과정과, 상기 제어신호 발생과정에서 발생된 스위칭제어신호에 따라 상기 소정 지연된 제1 휘도/색도신호의 수평라인 단위내에 동기처리된 상기 제2 휘도/색도신호를 혼합하는 신호 혼합과정으로 구성됨을 특징으로 영상신호 처리방법.
  9. 제8항에 있어서, 상기 화상 동기처리과정이 상기 제2 휘도/색도신호를 라이트할 때는 라이트인에이블신호, 라이트클럭 및 라이트클리어신호를 상기 제2 휘도/색도신호의 수직, 수평동기 및 클럭에 라킹시키는 화상라이트 동기처리과정과, 상기 제2 휘도/색도신호를 리드할 때는 리드인에이블신호, 리드클럭 및 리드클리어신호를 상기 제1 휘도/색도신호의 수직, 수평동기 및 클럭에 라킹시키는 화상리드 동기처리과정으로 구성됨을 특징으로 하는 영상신호 처리방법.
  10. 한 화면에 두 영상신호를 동시에 표시하기 위한 영상신호 처리방법에 있어서, 디지탈 제1 및 제2 영상신호로부터 수직동기신호 및 수평동기신호를 분리하고, 샘플링클럭신호를 분리발생하여, 소정의 타이밍 제어신호에 따라 제1 및 제2 수직동기신호, 제1 및 제2 수평동기신호, 리드/라이트인에이블신호, 리드/라이트클럭신호, 리드/라이트클리어신호, 스위칭제어신호를 발생하는 제어신호발생 과정과, 상기 제어신호 발생과정에서 발생된 제어신호들에 따라 상기 디지탈 제2 영상신호의 동기를 상기 디지탈 제1 영상신호의 동기에 일치하도록 처리하는 화상동기 처리과정과, 화면상의 어느 위치에서부터 영상신호를 표시할 것인지의 사용자의 요구에 응답하여 화면상의 요구위치에 상기 제1 영상신호에 대응하는 화상을 표시하기 위해 상기 제어신호 발생과정에서 발생된 소정의 제어신호에 따라 상기 디지탈 제1 영상신호를 소정 지연하는 영상신호 지연과정과, 상기 신호조정되고 동기가 서로 일치된 디지탈 제1 및 제2 영상신호 각각을 제1 및 제2 휘도/색도신호로 분리하고, 상기 분리된 휘도/색도신호를 보관하거나, 피킹하는 등의 휘도/색도신호를 처리하는 영상신호처리과정과, 상기 제1 및 제2 휘도/색도신호를 아날로그 영상신호로 변환하는 제1 및 제2 디지탈/아날로그 변환과정과, 상기 제어신호 발생과정에서 발생된 스위칭제어신호에 따라 아날로그 변환된 상기 제2 휘도/색도신호를 상기 제1 휘도/색도신호의 수평라인 단위내에 혼합하는 신호 혼합과정으로 구성됨을 특징으로 하는 영상신호 처리방법.
  11. 제10항에 있어서, 상기 화상 동기처리과정이 상기 디지탈 제2 영상신호를 라이트할 때는 라이트인에이블신호, 라이트클럭 및 라이트클리어신호를 상기 디지탈 제2 영상신호의 수직, 수평동기 및 클럭에 라킹시키는 화상라이트 동기처리과정과, 상기 디지탈 제2 영상신호를 리드할 때는 리드인에이블신호, 리드클럭 및 리드클리어신호를 상기 디지탈 제1 영상신호의 수직, 수평동기 및 클럭에 라킹시키는 화상리드 동기처리과정으로 구성됨을 특징으로 하는 영상신호 처리방법.
KR1019940009035A 1994-04-27 1994-04-27 한 화면에 두 영상신호를 동시에 표시하기 위한 영상신호 처리장치 및 방법 KR0128684B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940009035A KR0128684B1 (ko) 1994-04-27 1994-04-27 한 화면에 두 영상신호를 동시에 표시하기 위한 영상신호 처리장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940009035A KR0128684B1 (ko) 1994-04-27 1994-04-27 한 화면에 두 영상신호를 동시에 표시하기 위한 영상신호 처리장치 및 방법

Publications (2)

Publication Number Publication Date
KR950030624A KR950030624A (ko) 1995-11-24
KR0128684B1 true KR0128684B1 (ko) 1998-04-04

Family

ID=19381912

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940009035A KR0128684B1 (ko) 1994-04-27 1994-04-27 한 화면에 두 영상신호를 동시에 표시하기 위한 영상신호 처리장치 및 방법

Country Status (1)

Country Link
KR (1) KR0128684B1 (ko)

Also Published As

Publication number Publication date
KR950030624A (ko) 1995-11-24

Similar Documents

Publication Publication Date Title
KR100255907B1 (ko) 영상신호 변환장치와 텔레비젼신호처리장치
JP2004522365A (ja) 多チャンネル入力の高画質多重画面分割装置及び方法
US5729300A (en) Double-screen simultaneous viewing circuit of a wide-television
JP3405208B2 (ja) 分割マルチ画面表示装置
EP0979005A1 (en) Image decoder
KR0128684B1 (ko) 한 화면에 두 영상신호를 동시에 표시하기 위한 영상신호 처리장치 및 방법
KR0160158B1 (ko) 병렬 화상을 위한 독립 수평 패닝이 가능한 영상 표시 장치
JPH04119177U (ja) 画面重畳回路
JP3361710B2 (ja) 監視カメラシステムの画像合成方法
JP3217820B2 (ja) 映像合成方法および外部同期表示装置
KR0173738B1 (ko) 다중 화면표시용 텔레비젼 수상기에서의 온스크린 방법 및 장치
JP2006337732A (ja) 会議用画像表示システム
KR100285893B1 (ko) 주사선 변환기능을 이용한 화면분할 표시장치
KR0129253B1 (ko) 모니터겸용티브이수상장치
KR200283945Y1 (ko) 화질 열화 방지가 가능한 다중 화면 분할기
JP2809738B2 (ja) 映像信号変換装置
KR0164255B1 (ko) 비디오 촬영용 영상신호 변환장치
JPH11136592A (ja) 画像処理装置
KR0143167B1 (ko) 와이드 스크린 텔레비젼 수상기에서의 두화면 표시 회로
JPH05173530A (ja) 多入力映像信号表示装置
KR100202542B1 (ko) 영상신호처리기의 휘도/색신호 분리회로
JPH099164A (ja) 多画面信号処理装置
JP2911133B2 (ja) ハイビジョン受信機の時間圧縮装置
KR100234259B1 (ko) 영상표시 장치에 있어서 횡종비 변환회로
JP2545631B2 (ja) テレビジョン受信機

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051028

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee