KR0160158B1

KR0160158B1 - 병렬 화상을 위한 독립 수평 패닝이 가능한 영상 표시 장치

Info

Publication number: KR0160158B1
Application number: KR1019940034996A
Authority: KR
Inventors: 윌리엄 세이거 티모씨; 할루크 에르소즈 나다니엘; 헨리 윌리스 도널드
Original assignee: 죠셉 제이.락스; 톰슨 콘슈머 일렉트로닉스 인코오포레이티드
Priority date: 1993-12-21
Filing date: 1994-12-19
Publication date: 1999-01-15
Also published as: CN1058592C; JPH07203300A; KR950022956A; EP0661872B1; EP0661872A3; CN1116794A; DE69422969T2; EP0661872A2; DE69422969D1; MY116341A; TW312076B; SG79893A1; JP3237068B2

Abstract

본 발명은 병렬 화상 표시가 가능한 영상 표시 시스템에 관한 것으로 이 시스템은 영상 표시 수단(244), 제1 및 제2화상을 나타내는 제1 및 제2영상 신호(Y_MN, YUV_AX)를 크로핑하기 위한 제1 및 제2프로세서(356, 354), 영상 표시 수단상에 병렬 표시 포맷의 화상을 발생시키는 회로(312), 및 패닝 명령 신호에 응답하여 상기 화상을 병렬 표시 포맷내에 위치시키고 상기 화상을 상기 위치된 대로 독립적으로 패닝하는 패닝 제어 회로(340,320)를 포함한다. 패닝 제어 회로는 신호 프로세서내의 라인 메모리를 제어하기 위한 독립 고정 및 가변 지연을 발생한다. 고정 지연은 화상 위치를 제어하고 가변 지연은 패닝을 제어한다.

Description

병렬 화상을 위한 독립 수평 패닝이 가능한 영상표시장치

제1도는 2f_H수평 주사의 동작에 적합한 와이드 스크린 텔레비전의 블록도.

제2도는 주경로, 보조 경로 및 출력 신호 경로를 설명하기 위한 제1도의 게이트 어레이의 블록도.

제3도는 제2도의 일부 상세 블록도.

제4도는 와이드 스크린 텔레비전 상의 병렬 화면 표시도.

제5(a)도, 제5(b)도, 제6(a)도, 제6(b)도, 제7(a)도 내지 제7(c)도는 완전 크롭 신호를 사용하여 제4도의 표시 포맷의 발생을 설명하기 위한 타이밍도.

제8(a)도, 제8(b)도, 제9(a)도, 제9(b)도, 제10(a)도 및 제10(b)도는 제5(a)도, 제5(b)도, 제6(a)도, 제6(b)도, 제7(a)~7(c)도의 타이밍도와 관련하여 독립 수평 패닝을 설명하기 위한 타이밍도.

* 도면의 주요부분에 대한 부호의 설명

20 : 영상 신호 입력부 30 : 와이드 스크린 프로세서

40 : 1f_H-2f_H변환기 50 : 편향 회로

60 : RGB 인터페이스 70 : 전원

212 : 동기 분리기 216 : TV 마이크로프로세서

300 : 게이트 어레이 301 : PIP 프로세서

340 : 와이드 스크린 마이크로프로세서 357 : 해상도 처리 회로

본 발명은 상이한 소오스로 부터의 실질적으로 동일한 크기의 병렬 화상(side-by-side picture)을 표시할 수 있는 텔레비전 분야에 관한 갓으로, 특히 넓은 표시 포맷비(wide display format ratio)의 스크린을 가진 텔레비전에 관한 것이다. 최근의 대부분의 텔레비전들은 4:3의 표시 포맷비, 즉 수평폭 대 수직 높이의 비율을 갖는다. 넓은 포맷비는 예를들면 16:9인 영화의 표시 포맷비에 더욱 밀접하게 대응한다. 본 발명의 직시(direct view ; 직접주시) 텔레비전 및 투사 텔레비전 모두에 적용할 수 있다.

넓은 표시 포맷비를 가진 텔레비전은 종래의 표시 포맷 신호와 넓은 표시 포맷 신호에 대하여, 그리고 다중 화상 표시에 있어서 그 결합 신호에 대하여 다양한 표시를 하는데에 적합하다. 그러나, 넓은 표시비의 스크린을 사용하는데는 여러가지 문제점이 뒤따른다. 다중 신호원의 표시 포맷비를 변형시키는 것, 비동기적이지만 동시 표시된 소오스로 부터 일정한 타이밍 신호를 발생하는 것, 다중 화상 표시를 발생하기 위해 다수의 소오스 사이에서 절환을 행하는 것 및 압축 데이타 신호로 부터 고해상도 화상을 제공하는 것등이 상기 문제점에 대한 주요 목록들이다. 유사하거나 상이한 표시 포맷비로서 선택 가능한 표시 포맷비를 갖는 단일 및 다수 소오스로 부터 고해상도의 단일 및 다중 화상 표시를 제공할 수 있는 와이드 스크린 텔레비전에 대해서는 예를들면 PCT/US91/03746의 1991년 12월 12일자 공개된 WO91/19395에 각각 설명되어 있다.

WO91/19397 및 WO91/19395에 설명된 텔레비전 장치는 예를들면 2개의 영상 소오스로 부터 온 다수의 화면을 동시에 표시할 수 있다. 영상 소오스는 텔레비전내의 다수의 튜너, 비디오카세트 레코더의 튜너, 비디오 카메라 등 일 수 있다. 와이드 스크린 텔레비전에 특히 적합한 표시 모드는 상이한 영상 소오스, 예를들면 2개의 다른 채널로 부터의 실질적으로 동일한 크기의 병렬 화상들이다. 16:9의 표시 포맷비(폭 대 높이)를 갖는 와이드 스크린 텔레비전에서 풀 스크린 표시에 대응한 크기로 나타나는 2개의 병렬 화상은 각각 8:9의 표시 포맷비를 가진 것이다. 4:3 화상을 8:9 화상에 정합시키기 위하여 4:3 화상은 수평적으로 크롭(crop)되거나 수평적으로 압축되어야 하고, 또는 이들 둘의 결합 처리를 행하여야 한다.

각 병렬 화상의 중심은 이러한 특징을 위한 디폴트 표시모드로서의 표시를 위해 선정될 수 있다. 그런, 비교적 다량의 화상 크로핑은 병렬 화상의 양쪽 또는 어느한 쪽의 중요한 부분을 제거해 버릴 수 있다. 이것은 각 화상의 특정 주체 및 내용에 따라 결정되고 화상의 전송중에 변화될 수 있다. 예컨대 어느한쪽 화상이 스포츠 중계인 경우에 시청자는 경기장의 중앙만이 표시되고 모든 결승점들은 크롭된다는 것을 알 것이다.

와이드 스크린 텔레비전에서 주화상의 패닝(panning)은 미합중국 특허 제5,287,188호에 개시되어 있다. 와이드 스크린 텔레비전에서 화상 내화상(PIP) 삽입의 패닝은 DE OS 43 00 043 A1에 개시되어 있다. PIP의 패닝시에 표시되는 보조 영상은 일정하게 잔류하지만 영상이 표시되는 위치가 변화된다. 표시 화면상에서의 PIP의 수평 위치는 표시되는 수평선의 개시점과 보조 신호 경로의 선입 선출 라인 메모리(FIFO)로 부터의 판독 개시점 사이의 지연 기간의 함수로 나타난다. PIP의 수평 위치를 조절하기 위하여 각 라인(SOL)의 개시점과 보조 FIFO의 판독 개시점 사이의 지연은 예컨대 마이크로 프로세서에 의해 변화된다. 병렬 모드에서 대조 목적으로 보조 영상의 위치는 불변이어야 하지만 그 위치에 표시되어질 영상 신호의 부분은 변화되어야 한다.

보조 영상을 위해 할당된 표시 화면상의 위치가 병렬 모드에서 변화하지 않기 때문에 라인의 개시점과 보조 FIFO의 판독 개시점 사이의 지연은 일정하게 유지되어야 한다. 표시되어질 보조 영상의 부분을 변화시키기 위해 라인의 개시점과 보조 FIFO 에의 기록 개시점 사이의 지연은 보조 FIFO에 기억되는 보조 영상의 부분을 변화시키도록 변화된다.

병렬 화상의 독립 수평 패닝을 제공하는 영상 표시 시스템은 와이드 스크린 텔레비전 장치와 같은 영상 표시 수단과, 제1화상을 나타내는 제1영상 신호를 크롭하기 위한 제1신호 처리 수단과, 제2화상을 나타내는 제2영상 신호를 크롭하기 위한 제2신호 처리 수단과, 제1 및 제2신호 처리 수단에 결합되어 영상 표시 수단 상에 제1 및 제2화상의 크롭되지 않은 부분 각각에 대한 병렬 표시를 발생시키는 수단과, 패닝 명령 신호에 응답하여 제1 및 제2화상의 어떤 부분으로 병렬 표시를 형성할 것인지를 선택하도록 제1 및 제2신호 처리 수단을 독립적으로 제어하는 패닝 제어 수단을 포함한다. 패닝 명령 신호는 예를들면 원격 제어 유닛상의 버튼을 조작하므로서 발생될 수 있다.

제1신호 처리 경로내의 제1메모리는 기록 및 판독 포트를 가지며 패닝제어 수단에 응답한다. 제1영상 신호는 각 수평 라인 주기의 개시로 부터 제1의 가변 패닝 지연에 따라 제1메모리에 기록되고 각 수평 라인 주기의 개시로 부터 제1의 고정 지연을 갖고 제1메모리로 부터 판독된다. 제1의 고정 지연은 제1화상을 제1가변 패닝 지연에 관계없이 병렬 표시의 제1측부에 위치시킨다.

제2신호 처리 경로내의 제2메모리는 기록 및 판독 포트를 가지며 패닝 제어 수단에 응답한다. 제2영상 신호는 제1가변 패닝 지연에 관계없이 제2영상 신호의 각 수평 라인 주기의 개시로 부터 제2의 가변 패닝 지연에 따라 제2메모리에 기록되고, 제1영상 신호의 각 수평 라인 주기의 개시로부터 상기 제1고정 지연과 다른 제2고정 지연을 갖고 제2메모리로 부터 판독된다. 제2고정 지연은 제2화상을 제2가변 패닝 지연에 관계없이 병렬 표시의 제2측부에 위치시킨다.

메모리들은 비동기식 기록 및 판독 포트를 가진 선입 선출(FIFO)라인 메모리일 수 있다. 유저 입력에 응답하여 패닝 명령 신호를 발생하는 수단은 원격 제어 유닛일 수 있다.

이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.

2f_H수평 주기로 동작하도록 구성된 WO91/19397 및 WO91/19395에 따른 와이드 스크린 텔레비전 장치의 전체 블록도가 제1도에 도면 부호 10으로 도시되어 있다. 텔레비전(10)은 일반적으로 영상 신호 입력부(20), 샤시 또는 TV 마이크로 프로세서(TV μP)(216), 와이드 스크린 프로세서(30), 1f_H-2f_H변환기(40), 편향 회로(50), RGB 인터페이스(60), YUV-RGB 변환기(240), 카인 구동기(242), 직시관 또는 투사관(244) 및 전원(70)을 포함한다. YUV-RGB 변환기(240)는 산업형식(Industry type) TA7777 일 수 있다. 각종 회로를 다른 기능 블록으로 그룹짓는 것은 설명상의 편리를 위한 것이며 각 회로의 서로에 관한 물리적 위치를 제한할 의도는 없다.

영상 신호 입력부(20)는 상이한 영상 소오스로 부터 복수의 복합 영상 신호를 수신한다. 영상 신호는 주 및 보조 영상 신호로서 표시되도록 선택적으로 절환될 수 있다. RF 스위치(204)는 2개의 안테나 입력 ANTI, ANT2를 갖는다. 이것들은 오프 에어 안테나 수신 및 케이블 수신의 모두를 위한 입력을 나타낸다. RF스위치(204)는 어떤 안테나 입력을 제1튜너(206) 및 제2튜너(208)에 공급할 것인지를 제어한다. 제1튜너(206)의 출력은 튜닝, 수평 및 수직 편향, 영상 제어등과 관련된 다기능을 수행하는 원칩(202)에 입력된다. 제1도 도시의 특정 원칩은 산업 지정 형식 TA7777 이다. 제1튜너(206)의 출력 신호에 의해 원칩에서 발생된 기저대 영상 신호 VIDEO OUT은 영상 스위치(200) 및 와이드 스크린 프로세서(30)의 TV1 입력에 입력된다. 영상 스위치(200)의 다른 기저대 영상 입력은 AUX1 및 AUX2로 표시되어 있다. 이것들은 비디오 카메라, 레이저 디스크 플레이어, 비디오 테이브 플레이어, 비디오 게임기등을 위해 사용된다. 샤시 또는 TV 마이크로 프로세서(216)에 의해 제어되는 영상 스위치(200)의 출력은 SWITCHED VIDEO로 표시되어 있다. SWITCHED VIDEO는 와이드 스크린 프로세서(30)의 또다른 입력이다.

와이드 스크린 프로세서의 스위치 SW1은 TV1과 SWITCHED VIDEO 중에 하나를 선택하여 SEL COMP OUT 영상 신호로서 Y/C 디코더(210)에 입력한다. Y/C 디코더(210)는 적당한 라인 코움 필터로서 실현될 수 있다. 2개의 다른 영상 소오스 S1 및 S2도 또한 Y/C 디코더(210)에 입력된다. S1 과 S2는 각각 다른 S-VHS 소오스를 나타내며 각각 별도의 휘도 및 색도 신호로 구성된다. 어떤 적합한 라인 코움 필터에서와 같이 Y/C 디코더의 일부로서 통합될 수도 있고 또는 별도의 스위치로 구성될 수도 있는 스위치는 TV μP(216)에 응답하여 각각 Y_M 및 C_IN으로 표시된 출력으로서 한쌍의 휘도 및 색도 신호를 선택한다. 선택된 한쌍의 휘도 및 색도 신호는 그후 주신호로 간주되고 주신호 경로를 따라 처리된다. _M 또는 _MN을 포함한 신호 표시는 주신호 경로를 나타낸다. 색도 신호 C_IN은 와이드 스크린 프로세서에 의해 원칩으로 되돌아가서 컬러 차 신호 U_M과 V_M을 발생한다. 여기에는 U는 R-Y에 대한 등가 표시이고 V는 B-Y에 대한 등가 표시이다. Y_M, U_M 및 V_M 신호들은 추가적인 신호 처리를 위해 와이드 스크린 프로세서에서 디지탈 형태로 변환된다.

제2튜너(208)는 기능적으로 와이드 스크린 프로세서(30)의 일부로서 정의되고 기저대 영상 신호 TV2를 발생한다. 스위치 SW2는 Y/C 디코더(210)의 입력으로서 TV2와 SWITCHED VIDEO 신호중 하나를 선택한다. Y/C 디코더(210)는 적합한 라인 코움 필터로서 실현될 수 있다. 스위치 SW3와 SW4는 Y_EXT와 C_EXT로 각각 표시된 Y/C 디코더(210)의 휘도 및 색도 출력과 외부 영상 소오스의 휘도 및 색도 신호 중에서 하나를 선택한다. Y_EXT와 C_EXT 신호는 S-VHS 입력 S1에 대응한다. Y/C 디코더(210)와 스위치 SW3와 SW4는 어떤 적합한 라인 코움 필터에서와 같이 결합될 수 있다. 스위치 SW3와 SW4의 출력은 그 후 보조 신호로 간주되고 보조 신호 경로를 따러 처리된다. 선택된 휘도 출력은 Y_A로 표시되어 있다. _A, _AX 및 -AUX를 포함한 신호 표시는 보조 신호 경로를 나타낸다. 선택된 색도는 컬러 차신호 U_A와 V_A로 변환된다. Y_A, U_A 및 V_A 신호는 추가적인 신호 처리를 위해 디지탈 형태로 변환된다. 주 및 보조 신호 경로에서 영상 신호 소오스 절환의 배열은 상이한 화상 표시 포맷의 다른 부분에 대한 소오스 선택을 관리함에 있어서 그 호환성을 최대화 한다.

Y_M에 대응하는 복합 동기 신호 COMP SYNC는 와이드 스크린 프로세서에 의해 동기 분리기(212)에 제공된다. 수평 및 수직 동기 성분 H와 V는 각각 수직 카운트다운 회로(214)에 입력된다. 수직 카운트다운 회로는 VERTICAL RESET 신호를 발생하여 와이드 스크린 프로세서(30)에 공급한다. 와이드 스크린 프로세서는 내부 수직 리세트 출력 신호 INT VERT RST OUT를 발생하여 RGB 인터페이스(60)에 공급한다. RGB 인터페이스(60)내의 스위치는 내부 수직 리세트 출력 신호와 외부 RGB 소오스의 수직 동기 성분중의 하나를 선택한다. 이 스위치의 출력은 선택된 수직 동기 성분 SEL_VERT_SYNC이며 편향 회로(50)에 공급된다. 보조 영상 신호의 수평 및 수직 동기 신호는 와이드 스크린 프로세서내의 동기 분리기(212)에 의해 발생된다.

1f_H-2f_H변환기(40)는 비월주사 영상 신호를 연속적으로 주사된 비비월 주사 신호로 변환시키는 동작을 하는데, 그 예로서 각각의 수평 라인이 2회 디스플레이 되거나 부가적인 수평 라인 세트가 동일 필드의 인접 수평 라인들을 보간함으로써 발생된다. 어떤 경우에 이전 라인의 사용 또는 보간된 라인의 사용은 인접 필드 또는 프레임 사이에서 검출된 운동의 레벨에 의존한다. 변환기 회로(40)는 영상 RAM(420)과 함께 동작한다. 영상 RAM(420)은 연속 표시가 가능하도록 프레임이 하나이상의 필드를 기억하는데 사용될 수 있다. Y_2f_H, U_2f_H및 V_2f_H로서 변환된 영상 데이타는 RGB 인터페이스(60)에 공급된다.

RGB 인터페이스(60)는 영상 신호 입력부에 의해 표시될 변환 영상 데이타 또는 외부 RGB 영상 데이타의 선택을 가능하게 한다. 외부 RGB 신호는 2f_H주사에 적합한 와이드 포맷 표시비의 신호로 될 것으로 생각된다. 주신호의 수직 동기 성분은 와이드 스크린 프로세서에 의해 RGB 인터페이스에 INT VERT RST OUT로서 공급되어 선택된 수직 동기(f_vm또는 f_vext)가 편향 회로(50)에서 이용될 수 있게 한다. 와이드 스크린 텔레비전의 동작은 내부/외부 제어신호 INT/EXT를 발생함으로써 외부 RGB 신호에 대한 유저 선택을 가능하게 한다. 그러나, 이와같은 신호가 없을때 외부 RGB 신호 입력의 선택은 래스터의 수직 붕괴를 야기하고 음극선관 또는 투사관에 대한 손상을 일으킨다. 따라서 RGB 인터페이스 회로는 비존재 외부 RGB 입력의 선택을 없애기 위하여 외부 동기 신호를 검출한다. WSP 마이크로 프로세서(340)는 외부 RGB 신호에 대한 컬러 및 색조(tint) 제어를 제공한다.

와이드 스크린 프로세서(30)는 보조 비디오 신호의 특수 신호 처리를 위해 화상 내 화상 프로세서(301)를 포함한다. 게이트 어레이(300)는 다양한 표시 포맷으로 주 및 비디오 신호 데이타를 결합한다. 화상 내 화상 프로세서(PIP)(301) 및 게이트 어레이(300)는 와이드 스크린 프로세서(WSP μP)(340)의 제어를 받는다. 마이크로 프로세서(340)는 직렬 버스를 통하여 TV 마이크로 프로세서(216)에 응답한다. 직렬 버스는 데이타, 클록 신호, 인에이블 신호 및 리세트 신호용의 4개의 신호 라인을 포함한다. 와이드 스크린 프로세서(30)는 3레벨 샌드 캐슬 신호로서 복합 수직 블랭킹/리세트 신호를 또한 발생한다. 수직 블랭킹 및 리세트 신호는 별도의 신호로서 발생될 수도 있다. 도시를 생략한 복합 블랭킹 신호는 영상 신호 입력부에 의해 RGB 인터페이스에 공급될 수 있다.

편향 회로(50)는 와이드 스크린 프로세서로 부터 수직 리세트 신호를, RGB 인터페이스(60)로 부터 선택된 2f_H수평 동기 신호를, 그리고 와이드 스크린 프로세서로 부터 추가적인 제어 신호를 수신한다. 상기 추가 제어 신호는 수평 페이징, 수직 크기 조정 및 동-서 핀 조정과 관련이 있다. 편향 회로(50)는 2f_H플라이백 펄스를 와이드 스크린 프로세서(30), 1f_H~2f_H변환기(40) 및 YUV-RGB 변환기(240)에 공급한다.

전체 와이드 스크린 텔레비전에 대한 동작 전압은 AC 메인 전원에 의해 여자될 수 있는 전원(70)에 의해 발생된다.

게이트 어레이는 제2도에 도시되어 있다. 게이트 어레이(300)는 복합 와이드 스크린 디스플레이를 실현하기 위하여 주 및 보조 신호 경로로 부터의 영상 정보를 결합하는 기능을 한다. 주 영상 신호는 Y_M, U_M 및 V_M으로 표시된 신호로서 아날로그 형태의 YUV 포맷으로 와이드 스크린 프로세서에 공급된다. 이들 주신호들은 아날로그-디지탈 변환기에 의해 아날로그에서 디지탈 형태로 변환된다. 게이트 어레이(300)의 주신호 경로(304), 보조 신호 경로(306) 및 출력 신호 경로(312)는 블록도 형태로 도시되어 있다. 게이트 어레이는 또한 클록/동기 회로(320)와 WSPμP 디코더(310)를 포함한다. WSP DATA로 표시된 WSPμP 디코더(310)의 데이타 및 어드레스 출력 라인들은 각각의 주회로 및 상기한 경로들에 공급되고 또한 PIP 프로세서(301) 및 해상도 처리 회로(357)에도 공급된다. PIP 프로세서(301)는 제3도에 도시된 바와같이 다른 영상 RAM(350)와 함께 동작한다.

제3도는 참조하면, 게이트 어레이는 다른 화상 표시 포맷을 실현하기 위해 필요에 따라 주 영상 채널의 영상 데이타를 확장, 압축 및 크로핑하는 기능을 한다. 휘도 성분 Y_MN은 휘도 성분의 보간 성질에 따라 일정 시간 동안 선입 선출(FIFO) 라인 메모리(356)에 기억된다. 결합된 색도 성분 U/V_MN은 FIFO(358)에 기억된다.

명확히 하기 위하여 PIP 프로세서(301)는 입력으로서 단순히 보조 영상 데이타 신호 YUV_AX를 갖는 것으로 제3도에 도시되어 있다. 보조 신호의 휘도 및 색도 성분 Y_PIP, U_PIP 및 V_PIP는 디멀티플레서(355)에 의해 발생된다. 휘도 성분은 필요에 따라 회로(357)에서 해상도 처리를 받으며 필요에 따라 보간기(359)에 의해 확장되어 출력으로서 신호 Y_AUX를 발생한다.

어떤 경우에 보조 표시는 주신호 표시만큼 커질 것이다. PIP 프로세서(301) 및 영상 RAM (350)과 관련된 메모리의 제한이 있기 때문에 해상도 처리 회로(357)는 데이타 압축 또는 감쇠중에 손실되었던 보조 영상 신호에 대한 명백한 해상도를 복원하기 위해 사용될 수 있다. 예를들면 회로(357)은 영상 신호가 이전에 떨림 상태에 있었다면 떨림 제거 회로로 될 수 있다.

보조 영상 입력 데이타는 640f_H의 속도로 샘플링되어 영상 RAM(350)에 기억된다. 보조 데이타는 영상 RAM(350)으로 부터 판독되고 VRAM_OUT로 표시되어 있다. PIP회로(301)는 또한 수평 및 수직적으로, 그리고 비동기적으로 동일한 정수 인자에 의해 보조 화상을 감소시키는 능력을 갖고 있다. 보조 채널 데이타는 4비트 래치(352), 보조 FIFO(354) 및 클록/동기 회로(320)에 의해 주채널 디지탈 영상에 대하여 버퍼링되고 동기화 된다. VRAM_OUT 데이타는 디멀티플렉서(355)에 의해 Y(휘도), U, V(컬러 성분) 및 고속 스위치 데이타(도시 생략)로 분류된다. 고속 스위치 데이타는 어떤 필드 타입, 즉 짝수와 홀수중 어느 것이 영상 RAM(350)에 기록되어 있는지를 표시한다. PIP 고속 스위치 신호는 PIP 회로로 부터 직접 수신되고 영상 RAM(350)으로 부터 판독된 어떤 필드가 소화상 모드중에 표시 되어야 하는지를 결정하기 위해 출력 MUX 제어 회로(321)에 인가된다.

보조 채널은 640f_H속도로 샘플링되고 주채널은 1024f_H속도로 샘플링된다. 보조 채널 FIFO(354)는 보조 채널 샘플 속도로 부터 주채널 클록 속도로 데이타를 변환한다. 이 과정에서 영상 신호는 8/5(1024/640) 압축을 받는다. 이것은 보조 채널 신호를 정확히 표시하기 위해 필요한 4/3 압축 이상이 된다. 그러므로, 보조 채널은 4×3 소화상을 정확히 표시하기 위하여 보간기(359)에 의해 확장되어야 한다. 보간기(359)는 도시 생략된 보간기 제어 회로를 통하여 WSPμP(340)에 의해 간접적으로 제어된다. 필요한 보간기 확장의 크기는 5/6이다. 확장 인자 X는 다음과 같이 계산된다.

색도 성분 U_PIP 및 V_PIP는 휘도 성분의 보간 성질에 따르는 시간 길이만큼 회로 367에 의해 지연되고 출력으로서 U_AUX 및 V_AUX를 발생한다. 주 및 보조 신호의 각 Y, U 및 V성분은 FIFO(354,356,358)의 판독 인에이블 신호를 제어 함으로써 출력 신호 경로(312)내의 각 멀티플렉서(315,317,319)에서 결합된다. 멀티플렉서(315,317,319)는 출력 멀티플렉서 제어회로(321)에 응답한다. 출력 멀티플렉서 제어 회로(321)는 클록 신호, 라인 개시 신호, 수평 라인 카운트 신호, 수직 블랭킹 리세트 신호 및 고속 스위치 데이타 신호에 응답한다. 다중화된 휘도 및 색도 성분 Y_MX, U_MX 및 V_MX는 각각의 디지탈/아날로그 변환기에 공급된다. 디지탈/아날로그 변환기 뒤에는 로 패스 필터가 연결된다. PIP 프로세서, 게이트 어레이 및 데이타 감소 회로의 여러가지 기능들은 WSPμP(340)에 의해 제어된다. WSPμP(340)는 직렬 버스에 의해 상호 접속된 TVμP(216)에 응답한다. 직렬 버스는 데이타, 클록 신호, 인에이블 신호 및 리세트 신호용의 라인을 갖는 4-와이어 버스일 수 있다. WSPμP(340)는 WSPμP 디코더(310)를 통해 게이트 어레이의 다른 회로들과 통신한다.

어떤 경우에는 표시된 화상의 종횡비 왜곡을 제거하기 위해 4/3 인자로 4×3 NTSC 영상을 압축할 필요가 있다. 다른 경우에는 영상이 통상 수직 주밍에 의해 달성되는 수평 주밍 동작을 수행하도록 확장될 수 있다. 33%까지의 수평 줌 동작은 압축을 4/3 이하로 감소시킴으로써 달성될 수 있다. 샘플 보간기는 S-VHS 포맷에 대하여 5.5MHz 까지의 휘도 영상 대역폭이 1024f_H클록에 대하여 8MHz인 나이퀴스트 폴드 오버 주파수의 대부분을 점유하기 때문에 새로운 화소 위치에 입력되는 영상을 재산출하는데 사용된다.

휘도 데이타 Y_MN은 영상의 압축 또는 확장에 기초한 샘플값을 재산출하는 주 신호 경로(304)내의 보간기(337)를 통하여 전송된다. 스위치 또는 전송로 선택기(323,331)의 기능은 FIFO(356)와 보간기(337)의 관련 위치에 대하여 주신호 경로(304)의 토폴로지를 반전시키는 것이다. 특히, 이 스위치들은 압축의 필요에 따라 보간기(337)가 FIFO(356)에 선행하게 할 것인지, 또는 확장의 필요에 따라 FIFO(356)가 보간기(337)에 선행하게 할 것인지를 선택한다. 스위치(323,331)는 전송로 제어 회로(335)에 응답하여 상기 제어 회로(335)는 WSPμP(340)에 응답한다. 소 화상 모드중에 보조 영상 신호는 영상 RAM(350)에 기억하기 위해 압축되고 확장은 실시의 목적으로만 필요하다. 따라서 보조 신호 경로에는 대등한 스위칭이 필요없다.

클록/동기 회로(320)는 FIFO(354,356,358)를 동작시키는데 필요한 판독, 기록 및 인에이블 신호를 발생한다. 주 및 보조 채널용의 FIFO는 후속 표시를 위해 필요한 각 영상 라인의 해당 부분에 대하여 데이타를 기억 장치에 기록하기 위해 인에이블 된다. 데이타는 표시될 동일 영상 라인들 상의 각 소오스로 부터의 데이타를 결합하기 위해 필요에 따라 주채널 또는 보조채널로 부터 판독된다. 보조 채널의 FIFO(354)는 보조 영상 신호와 동기되게 기록되지만 주 영상 신호와 동기되게 메모리로 부터 판독된다. 주 영상 신호 성분은 주 영상 신호와 동기되게 FIFO(356,358)에 기록 되고 주영상 신호와 동기되게 메모리로부터 판독된다. 주채널과 보조 채널간의 왔다 갔다 하는 판독 기능의 스위칭은 선택된 특정 효과의 기능이다.

제4도에 도시된 바와 같이 크롭된 병렬 화상과 같은 상이한 특정 효과의 발생은 라인 메모리 FIFO에 대한 판독 및 기록 인에이블 제어 신호의 관리를 통하여 달성된다. 이러한 표시 포맷을 위한 처리는 제5(a), 5(b), 6(a), 6(b), 7(a)~7(c)도에서 설명된다. 보조 영상 신호는 제5(b)도에 도시되어 있다. 보조 영상 신호의 액티브 영상은 단순 경사로서 도시되어 있다. 크롭된 병렬 화상의 경우에 보조 채널의 2048×8 FIFO(354)에 대한 기록 인에이블 제어 신호 WR_EN_AX는 (½) × (4/3) = 0.67로서 액티브되며, 이것은 제5(a)도에 도시된 바와같이 보조 채널 액티브 라인 주기(미리 속도 향상)의 약 67%이다. 이것은 보조 채널 영상상에서 수행되는 4/3의 압축비 및 대략 33% 크로핑(약 67%의 액티브 화상)에 대응한다. 제6(b)도에 도시된 주 영상 채널에서 주 영상 신호는 단순 삼각형으로 도시되어 있다. 910×8 FIFO(356,358)에 대한 기록 인에이블 제어 신호 WR_EN_MN_Y는 (½) × (4/3) = 0.67, 즉 제6(a)도에 도시된 바와같이 주 채널 액티브 라인 주기의 67%로서 액티브 된다. 이것은 910×8 FIFO에 의해 주채널 영상상에서 수행되는 대략 33% 크로핑 및 4/3의 압축비에 대응한다.

각각의 FIFO에서 영상 데이타는 특정 시점에서 판독되도록 버퍼된다. 데이타가 각 FIFO로 부터 판독될 수 있는 액티브 시간 영역은 선택된 표시 포맷에 의해 결정된다. 도시된 병렬 크롭된 모드의 예에 있어서, 주채널 영상은 표시 화면의 좌반부에 표시되고 보조 채널 비디오는 표시 화면의 우반부에 제어된다. 임의의 영상 파형부는 도시된 바와 같이 주 및 보조 채널에 대하여 상이하다. 주채널 910×8 FIFO의 판독 인에이블 제어 신호(RD_EN_MN)는 제7(b)도에 도시된 바와같이 영상 백 포치에 곧바로 뒤따르는 액티브 영상의 개시점에서 시작하는 표시 화면의 표시 액티브 라인 주기의 50%에 대해 액티브로 된다. 보조 채널의 판독 인에이블 제어 신호(RD_EN_AX)는 제7(c)도에 도시된 바와같이 RD_EN_MN 신호의 하강 엣지에서 시작하고 주채널 영상 프론트 포치의 시작과 함께 종료되는 표시 액티브 라인 주기의 다른 50%에 대해 액티브로 된다. 결과적인 병렬 화상은 제7(a)도에 도시되어 있다. 병렬 화상의 좌측은 주화상의 중앙부이다. 병렬 화상의 우측은 보조 화상의 중앙부이다. 좌반부와 우반부 사이의 경계는 씸(seam)으로 표시되어 있다. 기록 인에이블 제어 신호는 각각의 FIFO 입력 데이타(주 또는 보조)와 동기되고 판독 인에이블 제어 신호는 주채널 영상과 동기된다는 것을 알 수 있다.

병렬 표시는 예컨대 16×9의 와이드 포맷 표시비의 표시 화면에 대하여 특히 접합한다. 대부분의 NTSC 신호들은 12×9에 대응하는 4×3 포맷으로 표시된다. 2개의 4×3 포맷 표시비의 NTSC 화상들은 33%로 화상들을 크로핑하거나 33%로 화상들은 스퀴징하고 종횡비 왜곡을 도입함으로써 동일한 16×9 포맷 표시비의 표시 화면상에 나타내질 수 있다.

유저의 취향에 따라 종횡비 왜곡에 대한 화상 크로핑의 비율은 0%와 33%의 한계 사이의 어느 곳에서도 설정될 수 있다. 예로서, 2개의 병렬 화상들은 16.7% 스퀴즈 및 16.7 크롭된 것으로 나타날 수 있다.

제2도의 부분들은 제3도에서 보다 더 구체적으로 도시되어 있다. 클록/동기 회로(320)는 주휘도(Y_MN) FIFO(356), 주색도(UV_MN) FIFO(358) 및 보조 휘도 및 색도(VRAM_OUT) FIFO(354)에 대한 기록 및 판독 인에이블 신호를 발생한다. 주 신호 경로 FIFO(356,358)의 기록 및 판독 기능은 표시와 동기되며 표시는 주 영상 신호와 동기된다. 이 신호는 제3도에서 DISPLAY_CLK로 표시되어 있다. 보조 영상 신호는 주 영상 신호와 대부분 비동기된다. 따라서 보조 신호 경로 FIFO(354)의 기록 및 판독 기능은 서로 비동기 된다. 기록 기능은 PIP_CLK로 표시된 PIP 프로세서(301)의 클록 신호와 동기된다. 이것은 PIP 프로세서와 관련된 영상 RAM으로 부터 데이타를 판독하는 VRAM_OUT와 동일한 클록 신호이다. 판독 기능은 도시된 바와 같이 표시와 동기이다. 일부 FIFO에는 제3도에 도시된 것과 마찬가지로 별도의 클록 입력이 공급되지 않는다. 예컨대 보조 신호 경로 FIFO(354)로서 상기와 같은 다른 종류의 FIFO를 사용하면 판독 기능을 위해 PIP_CLK 신호와 다를 뿐만아니라 DISPLAY_CLK 신호와 다른 주파수를 갖도록 할 필요성이 생긴다. 그렇다하더라도, 일반적으로 보조 신호 경로 처리 회로에서 요구되는 한가지 사항은 보조 영상 데이타를 영상 표시와 동기시켜야 한다는 것이다. 보간기(359) 및 라인 지연기(367)는 이 목적을 위해 사용될 수 있다.

화상을 스퀴징함으로써 야기되는 이미지 종횡비 왜곡을 회피하기 위하여 시청자가 요구할 경우에는 화상의 크롭된 부분을 나타내기 위한 다른 방법을 사용할 수도 있어야 한다. 본 발명의 장치에 따르면 각각의 병렬 화상은 서로에 대하여 독립적으로 좌우측으로 수평하게 패닝될 수 있다. 독립 패닝은 주 및 보조 영상 채널들이 독립 기록 및 판독 포인터를 가진 FIFO(주채널 356 ; 보조 채널 354)를 각각 포함하기 때문에 가능하다. 수평 패닝은 기록 인에이블 윈도우(WR_EN_MN, WR_EN_AX)를 전진 또는 지연시킴으로써 달성될 수 있다. 기록 인에이블 윈도우의 상기와 같은 관리는 제8(a), 8(b), 9(a) 및 9(b)도에 도시되어 있다. 제8(b)도에 도시된 보조 영상 신호는 제5(b)도에 도시된 보조 영상 신호와 동일하다. 제8(a)도의 WR_EN_AX 신호에 의해 정의된 기록 인에이블 윈도우는 제5(a)도의 대응하는 신호에 대하여 전진되어 있다. 결국 보조 화상의 각 라인의 처음 절반은 중간의 절반 대신에 FIFO(354)에 기록된다. 유사하게, 제9(b)도에 도시된 주 영상 신호는 제6(b) 도에 도시된 주 영상 신호와 동일하다. 제8(a)도의 WR_EN_MN 신호에 의해 정의된 기록 인에이블 윈도우는 제6(a)도의 대응하는 신호에 대하여 전진되어 있다. 결국, 주화상의 각 라인의 두번째 절반은 중간의 절반 대신에 FIFO(356)에 기록된다. 결과적인 다중화된 화상은 제10(a)도에 도시되어 있다. 제10(b)도는 독립 수평 패닝의 효과를 쉽게 비교할 수 있도록 제7(a)도의 다중화된 화상을 반복하여 표시한 것이다.

따라서 패닝 제어 수단은 적당한 고정 지연 및 가변 지연을 갖고 주 및 보조 신호 처리 수단 또는 경로에 대하여 판독 및 기록 인에이블 신호를 발생하여야 한다. 제안된 실시예에서 그와같은 패닝 제어 수단은 WSPμP(340)와 클록/동기 신호(320)를 포함한다. 기록 및 판독 인에이블 신호는 WSPμP(340)의 제어하에 필요한 지연이 제공된다. WSPμP(340)는 TVμP(216)로 부터 유저 제어 정보를 수신한다.

동작시에 주 신호 처리 경로내의 주 신호 메모리는 기록 및 판독 포트를 가지며, 패닝 제어 수단에 응답한다. 주 영상 신호는 주 영상 신호의 각 수평 라인 주기의 개시점으로 부터 제1의 가변 패닝 지연에 따라 주 메모리에 기록되고, 주 영상 신호의 각 수평 라인 주기의 개시점으로 부터 제1의 고정된 지연을 갖고 주 메모리로 부터 판독된다. 제1의 고정 지연은 제1의 가변 패닝 지연에 관계없이 병렬 화면의 제1측면, 예컨대 좌측상에 주화상을 위치시킨다.

보조 신호 처리 경로내의 보조 신호 메모리는 기록 및 판독 포트를 가지며 패닝 제어 수단에 또한 응답한다. 보조 영상 신호는 제1가변 패닝 지연에 관계없이 보조 영상 신호의 각 수평 라인 주기의 개시점으로 부터의 제2가변 패닝 지연에 따라 보조 메모리에 기록되고 상기 제1고정 지연과는 다른 제2고정 지연, 즉 주 영상 신호의 각 수평 라인 주기의 개시점으로 부터의 제2고정 지연을 갖고 보조 메모리로 부터 판독된다. 제2고정 지연은 제2의 가변 패닝 지연에 관계없이 병렬 화면의 제2측면, 예컨대 우측상에 보조 화면을 위치시킨다. 두 화상의 화상 위치는 표시 수단과 관련이 있는데 일반적으로 주 영상 신호와 동기된다.

패닝 제어 수단은 주 및 보조 메모리 수단을 독립적으로 제어한다. 패닝 제어 수단은 또한 상기 주 영상 신호의 수평 동기 신호와 관련이 있는 제1가변 지연, 제1고정 지연 및 제2고정 지연을 발생하고, 상기 보조 영상 신호의 수평 동기 신호와 관련이 있는 제2가변 패닝 지연을 발생하는 것으로 특징지워질 수 있다. 주 및 보조 화상의 위치가 변경되거나 조정될 필요가 전혀 없다면 하드웨어에 제1 및 제2고정 지연을 설정하여 두고 WSPμP(340)는 단지 가변 지연만 발생하도록 할 수 있다. 주 및 보조 화상은 제1 및 제2고정 지연에 응답하여 병렬 표시 포맷을 가정하고 제1 및 제2가변 지연에 응답하여 독립적으로 패닝될 수 있다. 특히, 주 및 보조 메모리 수단은 제1 및 제2가변 패닝 지연에 따라 각각 기록되도록 인에이블되고 제1 및 제2고정 지연에 따라 각각 판독하도록 인에이블 된다.

패닝 명령 신호는 예를들면 원격 제어 유닛상의 버튼을 조작함으로써 발생될 수 있다. 버튼의 업/다운 또는 +/- 쌍으로된 상이한 세트들을 좌측 및 우측 화상용으로 각각 사용될 수 있다. 업 또는 +는 팬 레프트 신호를 발생하고 다운 또는 -는 팬 라이트 신호를 발생하게 할 수 있다. 이와는 달리 한 쌍의 업/다운 또는 +/-버튼은 좌측 또는 우측 화상을 선택하는 2개의 다른 버튼중 어느 하나와 함께 사용될 수 있다. 또다른 방법으로 전용의 좌/우 버튼 쌍을 사용할 수도 있따. 패닝을 제어하기 위한 버튼의 사용은 메뉴 구동 처리에 의해 선택될 수 있다. 유저 명령은 TVμP(216)에 의해 수신 및 해석되고 그다음에 유저 명령을 실현하도록 WSPμP(340)에 적당한 명령이 전송된다.

Claims

영상 표시 수단(244)과; 제1화상을 나타내는 제1영상 신호(Y_MN)를 크로핑하는 제1신호 처리 수단(356)과; 제2화상을 나타내는 제2영상 신호(YUV_AX)를 크로핑하는 제2신호 처리 수단(354)과; 상기 제1(356) 및 제2(354) 신호 처리 수단에 결합되고 상기 영상 표시 수단에 상기 제1 및 제2화상의 크롭되지 않은 각 부분의 인접 화면을 발생하는 수단(312)을 포함하고 상기 표시된 각 부분은 크기 및 형상이 대응하게 되는 영상 표시 시스템에 있어서, 패닝 명령 신호에 응답하여 상기 제1 및 제2화상의 어느 부분으로 상기 인접 화면을 형성할 것인지를 선택하도록 상기 제1(356) 및 제2(354) 신호 처리 수단을 독립적으로 제어하는 패닝 제어 수단(340,320)을 포함한 것을 특징으로 하는 영상 표시 시스템.
제1항에 있어서, 패닝 제어 수단(340,320)은 상기 제1영상 신호(Y_MN)의 수평 동기 신호에 관련있는 제1가변 지연, 제1고정 지연 및 제2고정 지연을 발생하고 상기 제2영상 신호(YUV_AX)의 수평 동기 신호에 관련있는 제2가변 지연을 발생하며, 상기 제1 및 제2화상들은 상기 제1 및 제2고정 지연에 응답하여 상기 인접 표시 포맷으로 위치되고 상기 제1 및 제2 가변 지연에 응답하여 독립적으로 패닝 가능한 것을 특징으로 하는 영상 표시 시스템.
제2항에 있어서, 상기 제1(356) 및 제(354) 신호 처리 수단은 메모리이고, 상기 제1 및 제2가변 지연은 상기 메모리에 기록하기 위해 사용되며, 상기 제1 및 제2고정 지연은 상기 메모리로 부터 판독을 위해 사용되는 것을 특징으로 하는 영상 표시 시스템.
제3항에 있어서, 상기 영상 표시 수단(244)은 와이드 포맷 표시비를 갖는 것을 특징으로 하는 영상 표시 시스템.
제1항에 있어서, 상기 영상 표시 수단(244)은 와이드 포맷 표시비를 갖는 것을 특징으로 하는 영상 표시 시스템.
영상 표시 수단(244)과; 제1화상을 나타내는 제1영상 신호(Y_MN)를 크로핑하는 제1신호 처리 수단(356)과; 제2화상을 나타내는 제2영상 신호(YUV_AX)를 크로핑하는 제2신호 처리 수단(354)과; 상기 제1 및 제2신호 처리 수단에 결합되고 상기 영상 표시 수단상에 상기 제1 및 제2화상의 크롭되지 않은 각 부분에 대한 병렬 표시를 발생하는 수단(312)을 포함한 영상 표시 시스템에 있어서, 패닝 제어 신호에 응답하여 상기 제1 및 제2화상중 어느 부분으로 상기 병렬 표시를 형성할 것인지를 선택하도록 상기 제1 및 제2신호 처리 수단을 독립적으로 제어하는 패닝 제어 수단(340,320)을 포함한 것을 특징으로 하는 영상 표시 시스템.
제6항에 있어서, 상기 제1(356) 및 제2(354) 신호 처리 수단은 각각 상기 제1 및 제2영상 신호를 각각 크로핑하기 위한 제1 및 제2의 비동기 라인 메모리인 것을 특징으로 하는 영상 표시 시스템.
제7항에 있어서, 상기 라인 메모리는 선입 선출(FIFO)장치인 것을 특징으로 하는 영상 표시 시스템.
제6항에 있어서, 기록 및 판독 포트(DATA_IN, DATA_OUT)를 구비하고, 상기 패닝 제어 수단(340,320)에 응답하는 상기 제1신호 처리 수단(356)내의 제1 메모리를 추가로 포함하여 상기 제1영상 신호(Y_MN)가 상기 제1영상 신호의 각 수평 라인 주기의 개시점으로부터 제1가변 패닝 지연에 따라 상기 제1메모리에 기록되고 상기 제1영상 신호의 각 수평 라인 주기의 상기 개시점으로 부터 제1고정 지연을 갖고 상기 제1메모리로 부터 판독되며 상기 제1화상을 상기 제1가변 패닝 지연에 관계없이 상기 병렬 표시의 제1측부에 위치시키고; 기록 및 판독 포트(DATA_IN, DATA_OUT)를 구비하고 상기 패닝 제어 수단(340,320)에 응답하는 상기 제2신호 처리 수단(354)내의 제2메모리를 추가로 포함하여 상기 제2영상 신호(YUV_AX)가 상기 제1가변 패닝 지연에 관계없이 상기 제2영상 신호의 각 수평 라인 주기의 개시점으로 부터 제2가변 패닝 지연에 따라 상기 제2메모리에 기록되고 상기 제1영상 신호의 각 수평 라인 주기의 상기 개시점으로 부터 상기 제1고정 지연과는 다른 제2고정 지연을 갖고 상기 제2메모리로 부터 판독되며 상기 제2화상을 상기 제2가변 패닝 지연에 관계없이 상기 병렬 표시의 제2측부에 위치시키는 것을 특징으로 하는 영상 표시 시스템.
제9항에 있어서, 상기 표시 수단(244)은 와이드 포맷 표시비를 갖는 것을 특징으로 하는 영상 표시 시스템.
제6항에 있어서, 상기 표시 수단(244)은 와이드 포맷 표시비를 갖는 것을 특징으로 하는 영상 표시 시스템.
제6항에 있어서, 유저 입력에 응답하여 상기 패닝 명령 신호를 발생하는 수단(216)을 추가로 포함한 것을 특징으로 하는 영상 표시 시스템.