KR0129253B1

KR0129253B1 - 모니터겸용티브이수상장치

Info

Publication number: KR0129253B1
Application number: KR1019940023227A
Authority: KR
Inventors: 김창용
Original assignee: 구자홍; 엘지전자주식회사
Priority date: 1994-09-14
Filing date: 1994-09-14
Publication date: 1998-04-10
Also published as: KR960012975A

Abstract

본 발명은 모니터겸용 티브이 수상장치에 관한 것으로, 표준복합영상 신호를 배속주사처리함과 아울러 PC의 표준모드 VGA출력이 티브이 수상장치로 수신될 경우와, VGA출력형태의 본래 성분이 표준 모드일 경우 위상 동기루프와, 아날로그/디지탈 변환부, 메모리부 및 디지탈/아날로그 변환부를 공유하여 배속처리함으로써 구성이 간단하여 제조비를 감소시킬 수 있으며, 안정도가 높고 사용자가 필요한 상황에 타이밍을 제어함으로써 다양한 데이타 편집이 가능하며, 외부간섭에 의한 화질의 저하를 방지할수 있는 효과가 있다.

Description

모니터겸용 티브이 수상장치

제 1도는 종래의 기술에 의한 브이지에이 출력을 티브이 수상장치로 수신 하기위한 구성 블록도.

제 2도는 제 1도의 배속처리장치의 상세구성 블록도.

제 3도는 제 1도의 주사율 제어장치의 상세구성 블록도.

제 4도는 제 3도의 동기변환부의 상세 블록도.

제 5도는 제 4도의 수평동기 변환기의 회로도.

제 6도는 제 5도의 동작파형도.

제 7도는 제 4도의 블랭크 변환기의 회로도.

제 8도는 제 7도의 동작파형도.

제 9도는 제 4도의 동기화로직의 상세도.

제 10도는 제 3도의 픽셀분리기의 상세 블록도.

제 11도는 본 발명에 의한 모니터겸용 티브이 수상장치의 구성 블록도.

* 도면의 주요부분에 대한 부호의 설명.

51 : 동기변환부 52 : 스위치

53 : 아날로그/디지탈 변환부 54 : 메모리부

55 : 디지탈/아날로그 변환부 56 : 배속모드

57 : 피아이피(PIP) 58 : RGB 디코더

59 : 동기분리부 60 : 위상동기루프(PLL)

61 : 메모리 타이밍 제어부 62 : 동기발생부

63 : 티브이 수상기 70 : 공유배속스캔부

본 발명은 티브이 수상장치에 관한 것으로, 특히 고해상도 구현을 위한 배속주사 기능과 퍼스날 컴퓨터(PC)의 출력을 티브이 신호로 변환시키는 모니터겸용 티브이 수상장치에 관한 것이다.

종래에는 제 1도에 도시한 바와 같이, PC블럭(A)에서 브이지에이(VGA) 출력(1)을 티브이 수상기(4)로 수신하기 위해 인터페이스(interface) 아답터부(adaptar)(B)에 NTSC신호로 변환시키기 위한 주사율제어장치(2)를 통해 상기 브이지에이 출력(1)의 주사율을 티브이 주사율에 적합하도록 변환시키고, 티브이 블록(C)에서는 주사율이 변환된 브이지에이 신호를 배속처리장치(3)를 통해 티브이에 적합한 배속처리를 수행한 후 티브이 수상기(4)에 인가되도록 하였다.

그리고 상기 배속처리장치(3)는 제2도에 도시한 바와 같이, 배속스캔하는 경우 입력되는 복합비디오신호로부터 색분리를 하기 위한 비디오 디코더(decoder)부(11)와, 상기 비디오 디코더(11) 부터 전송된 신호를 디지탈 신호로 변환시키기 위한 아날로그/디지탈 변환부(analog/digital convertor)(12)와, 상기 아날로그/디지탈 변환부(12)의 출력을 입력받는 메모리부(13)와, 상기 복합비디오 신호로부터 동기신호를 분리하기 위한 복합동기분리부(17)와, 상기 복합동기분리부(17)로부터 출력되는 수평동기신호(HS)에 동기시키기 위한 위상동기루프(PLL)(18)와, 메모리클럭을 제어하기 위한 메모리 타이밍 제어부(18)와, 상기 메모리부(13)로부터 출력되는 디지탈 신호를 아날로그 신호로 변환시키기 위한 디지탈/아날로그 변환부(15)와, 상기 디지탈/아날로그 변환부(15)의 출력을 입력 받아 배속 RGB 출력을 수행하는 배속모드(16)로 구성되며, 이의 동작을 설명한다.

먼저, 상기 아날로그/디지탈 변환부(12)에 의해 변환된 디지탈 데이타가 상시 메모리부(13)에 각 라인별로 써넣기(write) 또는 읽어내기(read)하는 과정중 복합동기 분리부(17)의 비디오 수평동기 신호(HS)에 기준하는 위상동기루프(18)로부터 메모리 타이밍 제어부(18)의 클럭 주파수 제어에 의해 배속 RGB가 형성되는데, 좀 더 구체적으로 설명하면 비디오 디코더부(11)에서 출력되는 비디오 데이타 RGB는 아날로그/디지탈 변환부(12)에서 표본화(sampling)주파수 (4fsc)로 디지탈 샘플링되는데, 상기 메모리부(13)에 써넣기시 8fsc로 63.5μsec [HS]에 걸쳐 써넣기 동작이 수행되고, 읽어내기시에는 8fsc로 63.5μsec [1/2 HS]로 읽어내는 경우 표준 RGB가 1/2 HS와 같은 31.345μsec로 두 번 주사되어 두 번 연속출력되므로 배속스캔이 가능하다.

그리고, 종래의 VGA 출력을 NTSC 표준방식의 복합 비디오 신호로 변환시키기 위한 주사율 제어장치는, 제 3도에 도시한 바와 같이 모든 그래픽의 화상처리를 수행하기 위한 그래픽 제어부(21)와, 상기 그래픽 제어부(21)로부터 출력된 RGB 신호를 디지탈 신호로 변환시키기 위한 아날로그/디지탈 변환부(22)와, 화상정보를 저장하기 위한 메모리부(23)와, 상기 메모리부(23)로부터 출력된 디지탈 픽셀(pixel) 데이타를 아날로그 신호로 변환시키기 위한 디지탈/아날로그 변환부(24)와, 상기 디지탈/아날로그 변환부(24)를 통해 변환된 RGB 신호를 입력으로 하는 아날로그 엔코더(encoder)(25)와, 상기 그래픽 제어부(21)를 통해 출력된 동기신호(HS, VS)에 동기시키기 위한 위상동기루프(27)와, 상기 위상동기루프(27)로부터 출력된 신호의 동기를 변환시키기 위한 동기변환부(28)와, 상기 메모리부(23)와 함께 픽셀분리부(30)를 구성하는 동기제어부(29)로 구성되며, 여기서 가장 중요한 것은 아날로그적인 처리로써, 아날로그 RGB신호를 소스(source)로 하여 복합 아날로그 NTSC 신호를 발생시키는 것인데, 이를 좀 더 구체적으로 설명한다. 아날로그 엔코더(25)의 동작을 수행하기 전에 그래픽 제어부(21)의 프로그램을 비주사모드에서 주사모드로 변환시키는 동작이 선행되어야 하며, 주사모드로 변환되면 동기신호가 주사모드로 전환되어 출력되며, 메모리부(23)로 부터의 픽셀 데이타 출력방법을 주사모드에 따라 기수(ODD)필드와 우수(EVEN)필드로 구분하고, 일단 출력된 디지탈 픽셀 데이타는 클럭 멀티플렉서(multiplexer:도시하지 않음)로부터 선택된 픽셀도트클럭(PCLK)의 속도로 상기 디지탈/아날로그 변환부(24)로 입력된후 아날로그 RGB신호로 변환된다.

그리고, 상기 아날로그 엔코더(25)에서는 상기 아날로그 RGB신호와 동기변환부(28)로부터 주사동기신호를 입력받아 복합 아날로그 NTSC 신호를 출력하며, 이에 따라 VGA 신호가 티브이 수상장치로 입력될 경우 이VGA 신호가 배속 속도를 갖는 비주사모드이므로 표준 NTSC 비디오 신호로 변환시켜 티브이 신호처리과정을 거쳐 배속처리를 수행한다.

이때 상기 그래픽 제어부(21)는 PC 내부의 제어기로써 비디오 해상도에 따라 다음의 ＜VGA 모드표＞와 같은 3가지 모드 중 표준모드를 선택하는 역할을 한다.

또한 상기 동기변환부(28)는 제 4도에 도시한 바와 같이, 수평동기신호(HS)를 변환시키기 위한 수평동기변환기(31)와, 블랭크(Blank) 신호(BLK)를 변환 시키기 위한 블랭크 변환기(32)와, 라인 클럭(LCLK), 상기 수평동기 변환기(31)의 출력인 주사수평동기신호(IHS), 블랭크 변환기(32)의 출력신호인 주사블랭크신호(IBLK) 및 수직동기신호(VS)를 입력으로 하는 동기화 로직(33)으로 구성되며, 상세 구성은 다음과 같다.

먼저, 상기 수평동기 변환기(31)는 제 5도에 도시한 바와 같이 수평동기신호(HS)에 동기되는 디플립플롭(DFF1)의 출력신호(Q)와 수평동기신호(HS)를 입력으로 하는 앤드게이트(A1)와, 상기 앤드게이트(A1)의 출력(A)을 반전시키기 위한 반전기(11)와, 상기 디플립플롭(DFF1)의 반전출력신호(OVERLINEQ)를반전시키기 위한 반전기(I2)와, 상기 반전기(I1, I2)의 출력(B,C)을 입력으로 하여 주사수평동기신호(IHS)를 출력하는 낸드 게이트(N1)로 구성되고, 각각의 출력파형은 제 6도의 (a) 내지 (g)에 도시되어 있으며, 수평동기 변환기(3)의 최종출력은 상기 낸드 게이트(N1)로부터 출력되는 주사모드로 전환된 수평동기신호(IHS)이다.

그리고, 상기 블랭크변환기(32)는 제 7도에 도시한 바와 같이, 블랭크신호(BLK)가 입력되는 디플립플롭(DFF2)과, 상기 디플립플롭(DFF2)의 출력신호(Q)와 상기 블랭크신호(BLK)를 입력으로 하는 앤드 게이트(A2)와, 상기 앤드 게이트(A2)의 출력신호(C)를 반전시키기 위한 반전기(I3)와, 상기 디플립플롭(DFF2)의 반전출력신호(Q)를 반전시키기 위한 반전기(I4)와, 상기 두 반전기(I3,I4)의 출력(D,E)을 입력으로 하는 낸드게이트(N2)와, 수평동기신호(HS), 수직동기신호(VS) 및 블랭크신호(BLK)를 입력으로 하는 피에이엘(Programmable Array Logic)과, 상기 낸드게이트(N1)의 출력(F)과 피에이엘(PAL)의 출력(VB)을 입력으로 하는 앤드게이트(A3)로 구성되고, 각부의 파형은 제8도의 (a)내지 (i)에 도시한 바와 같으며, 블랭크 변환기(32)의 최종출력은 상기 앤드게이트(A3)로 부터 출력되는 주사모드로 전환된 블랭크신호(IBLK)이다.

또한 상기 동기화로직(33)은 제9도에 도시한 바와 같이, 주사수평동기신호(IHS), 수직동기신호(VS), 주사블랭크신호(IBLK)를 입력으로 하며, 상기 입력된 신호들을 라인 클럭(LCLK)에 동기시켜 재출력시킨다.

그리고, 메모리부(23)와 동기제어부(29)＿로 구성된 픽셀분리장치(30)는 제10도에 도시한 바와 같이, 수평동기신호(HS)와 수직블랭크신호(VBLK)를 입력으로 하는 동기카운터(34)와, 픽셀도트 클럭(PCLK), 라인 클럭(LCLK) 및 동기카운터(34)의 출력신호를 입력으로 하는 클럭발생부(38)와, 수평동기신호와 수직동기신호의 하강에 지시점이 일치하면 짝수번째의 주사선을 픽셀도트클럭(PCLK) 속도르 저장하는 기수부(35)와, 상기 수평동기신호와 수직동기신호의 하강에 지시점이 일치하지 않으면 홀수번째의 주사선을 저장하는 우수부(36)로 구성된다.

그러나 상기와 같은 종래의 방법에 의하면 첫째, 아날로그 엔코더 방식이 아날로그 처리방식이기 때문에 최종출력단의 아날로그 NTSC 신호에 의한 화상의 질이 저하되고, 외부 잡음(noise)에 의한 간섭이 매우 큰 문제점이 있으며, 둘째 고선명 티브이(HDTV)용 신호로 배속스캔 RGB 데이타를 받을 경우 VGA RGB 픽셀 데이타는 인터페이스용 아답터 형태로 NTSC 복합영상신호로 변환하여 사용됨으로써 별도의 보드가 필요하기 때문에 구성이 복잡할 뿐만 아니라 제조가가 높으며, 셋째 PC VGA의 배속속도 데이타가 수평동기는 31.5KHZ이고 프레임 주파수는 60HZ 이므로 전달이득손실이 발생하며, 디지탈/아날로그 변환부와 아날로그/디지탈 변환부 등을 공용하지 못하고 두 번 사용됨으로써 회로가 복잡하고 회로면적이 넓어지며, 넷째 이중의 동기블럭이 사용되므로 주파수 안정범위가 감소되는 등 많은 문제점들이 있다.

따라서 본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여 표준복합영상신호를 배속주사처리함과 아울러 PC의 표준모드 VGA출력이 티브이 수상장치로 수신될 경우와, VGA출력형태의 본래 성분이 표준모드일 경우, 아날로그/디지탈 변환부, 메모리부 및 디지탈/아날로그 변환부를 공유하여 배속처리함으로써 구성이 간단하여 제조비를 감소시킬 수 있으며, 안정도가 높고 사용자가 필요한 상황에 적합하도록 타이밍을 제어함으로써 다양한 데이타 편집이 가능하며 외부간섭에 의한 화질의 저하를 방지할 수 있는 모니터겸용 티브이 수상장치를 제공하는 것이다.

상기 목적을 달성하기 위한 본 발명의 모니터겸용 티브이 수상장치는 VGA RGB신호와 수평 및 수직동기신호를 입력받는 VGA RGB입력부와, 상기 VGA RGB 입력부로 입력된 수평 및 수직동기신호를 주사방식으로 동기화시키기 위한 동기변환부와, 상기 동기변환부의 출력이나 외부입력신호를 입력받아 동기를 분리하기 위한 동기분리부와, 상기 외부입력신호로부터 색신호를 분리하기 위한 RGB디코더와, 상기 VGA RGB 신호 또는 상기 RGB디코더의 출력신호를 선택하기 위한 스위치와, 상기 VGA RGB신호 또는 외부입력신호를 선택하고 선택된 신호 특성에 따라 클럭속도를 달리하여 티브이 수상장치에 적합하도록 배속스캔하는 공유배속스캔부를 포함하여 구성된 것을 특징으로 한다.

이하 첨부도면을 참보하여 본 발명을 좀더 상세하게 설명하고자 한다.

본 발명의 모니터겸용 티브이 수상장치는 제11도에 도시한 바와 같이, VGA RGB 신호와 수평 및 수직동기신호를 입력받는 VGA RGB 입력부(30)와, 상기 VGA RGB 입력부(50)로부터 수평 및 수직동기신호(HS,VS)를 입력받아 주사방식으로 동기화시키기 위한 동기변환부(51)와, 상기 동기변환부(51)의 출력이나 외부로부터 인가된 비디오복합신호를 입력받아 동기를 분리하기 위한 동기분리부(59)와, 상기 외부로부터 인가되는 비디오복합신호를 입력받아 색을 분리하기 위한 RGB디코더(58)와, 상기 VGA RGB 입력부(50)와 RGB디코더(58)로부터 출력된 RGB신호를 선택하기 위한 스위치(52)와, 상기 VGA RGB신호 또는 외부입력신호를 선택하고 선택된 신호특성에 따라 클럭속도를 달리하여 티브이 수상장치에 적합하도록 배속스캔하는 공유배속스캔부(70)와, 배속 RGB 출력을 수행하는 배속모드(56)와, 상기 공유배속스캔부(70)로부터 출력된 신호를 PIP(Picture In Picture)화면에 표시하기 위한 피아이피(56)와, 동기발생부(62) 및 티브이 수상장치(63)로 구성되고, 상기 공유배속스캔부(70)는 상기 동기분리부(59)로부터 출력된 동기신호를 입력받아 위상을 고정시키기 위한 위상동기루프(60)와, 상기 스위치(52)에 의해 선택된 VGA RGB 입력부(50) 또는 RGB 디코더(58)의 RGB 출력신호를 디지탈 신호로 변환시키기 위한 아날로그/디지탈 변환부(53)와, 외부입력신호나 VGA 신호처리에 따를 제어 타이밍을 제어하기 위한 메모리 타이밍 제어부(61)와, 상기 아날로그/디지탈 변환부(53)에서 변환된 디지탈 데이타를 저장하기 위한 메모리부(54)와, 상기 메모리부로부터 출력되는 디지탈 신호를 아날로그 신호로 변환시키기 위한 디지탈/아날로그 변환부(55)로 구성되며, 동작은 다음과 같다.

먼저 두 입력성분인 VGA RGB 입력과 비디오 복합신호는 상기 스위치(52)에 의해 선택, 결정되며, 상기 비디오 복합신호가 선택될 경우 종래의 배속처리와 유사하게 RGB 디코더(58), 아날로그/디지탈 변환부(53), 메로리부(54) 및 디지탈/아날로그 변환부(55)를 거쳐 배속처리되며, VGA RGB 입력이 선택될 경우에는 동기변환부(51)를 통해 비주사모드에서 주사모드로 된 복합동기 신호처리과정을 거친후 비디오신호중 동기분리부(59)로 재입력되어 배속처리의 위상동기루프(60)의 동기기준신호로 사용되고, VGA의 비주사 모드의 60HZ 데이타는 주사모드로의 변환과정을 생략하고 단지 상기 메모리 타이밍 제어부(61)에 따라 다음의 메모리 타이밍 테이블의 2번 클럭 속도로 배속출력되어 티브이 수상기(63)로 입력된다.

(단, fsc : 표본화주파수, ADC : 아날로그/디지탈 변환 표본화클럭, WCLK : 써넣기(write) 클럭, RCLK : 읽어내기(read) 클럭, WRST : 써넣기 리셋(reset), RRST : 읽어내기 리셋, DAC : 디지탈/아나로그 변환 표본화 클럭)

즉, 상기 아날로그/디지탈 변환부(53)와, 디지탈/아날로그 변환부(55)는 공유되어 2가지 입력을 상기 스위치(52)가 선택하면 선택된 신호에 따라 그 특성 차이를 상기 메모리 타이밍 제어부(61)의 클럭차이로 보상하므로 최종배속스캔 효과를 얻을 수 있으며, 또한 아날로그/디지탈 변환부(53), 메모리부(54) 및 디지탈/아날로그 변환부(55)의 클럭을 상기 메모리 타이밍 테이블에 도시한 바와 같이 사용자 용도에 따라 적합하게 선택하는 구조로 메모리를 제어하게 함으로써 데이타의 압축 및 신장등이 다양한 출력이 가능하다.

또한 본 발명에 의한 배속스캔은 픽셀데이타를 A/D변환한 것으로, 메모리 위에 써 넣는 클럭 속도를 4fsc(14.3MHz)로 할 때 읽어내는 클럭은 써넣는 클럭속도의 2배로 함으로써 라인 배속처리하도록 하는데, 즉 한픽셀의 표본화 시간이 (1/4)fsc이며, 써넣기 시간은 (1/8)fsc로써 한 픽셀 구성시간당 2번의 써넣기가 가능하며, 읽어낼때는 8fsc의 속도로 상,하로 분리된 메모리에 먼저 (1/2)Hs시간동안 상 메모리를, 이어서 남은 (1/2)Hs시간동안 하 메모리의 순으로 진행함으로써 총 1Hs시간동안에 2번의 라인 써넣기가 가능하며, VGA출력의 경우 출력자체가 수평 주파수이며, 스캔라인수는 정규상태의 2배로 비주사스캔 출력되므로 VGA 겸용 배속처리가 가능하다.

이상에서와 같이 본 발명에 의하면 표준복합영상신호를 배속주사처리함과 아울러 PC의 표준모드 VGA출력이 티브이 수상장치로 수신될 경우와, VGA출력형태의 본래 성분이 표준 모드일 경우 위상동기루프와, 아날로그/디지탈 변환부,메모리부 및 디지탈/아날로그 변환부를 공유하여 배속처리함으로써 구성이 간단하여 제조비를 감소시킬수 있으며, 안정도가 높고 사용자가 필요한 상황에 타이밍을 제어함으로써 다양한 데이타 편집이 가능하며, 외부간섭에 의한 화질의 저하를 방지할 수 있는 효과가 있다.

Claims

VGA RGB 신호와 수평 및 수직동기신호를 입력받는 VGA RGB 입력부와, 상기 VGA RGB 입력부로 입력된 수평 및 수직동기신호를 주사방식으로 동기화시키기 위한 동기변환부와, 상기 동기변환부의 출력이나 외부입력신호(비디오복합신호)를 입력받아 동기를 분리하기 위한 동기분리부와, 상기 외부입력신호로부터 색신호를 분리하기 위한 RGB 디코더와, 상기 VGA RGB 신호 또는 상기 RGB 디코더의 출력신호를 선택하기 위한 스위치와, 상기 스위치에서 선택된 VGA RGB 신호 또는 외부입력신호의 신호특성에 따라 클럭속도를 달리하여 티브이 수상장치에 적합하도록 배속스캔하는 공유배속스캔부를 포함하여 구성된 것을 특징으로 하는 모니터 겸용 티브이 수상장치.
제1항에 있어서, 상기 공유배속스캔부는 상기 동기분리부로부터 출력된 동기신호를 입력받아 위상을 고정시키기 위한 위상동기루프와, 상기 스위치에 의해 선택된 VGA RGB 입력신호 또는 RGB 디코더의 출력신호를 디지탈신호로 변환시키기 위한 아날로그/디지탈 변환부와, 외부입력신호나 VGA 신호처리에 따른 제어 타이밍을 제어하기 위한 메모리타이밍 제어부와, 상기 아날로그/디지탈 변환부에서 변환된 디지탈 데이타를 저장하기 위한 메모리부와, 상기 메모리부로 부터 출력되는 디지탈 신호를 아날로그 신호로 변환시키기 위한 디지탈/아날로그 변환부를 포함하여 구성된 것을 특징으로 하는 모니터 겸용 티브이 수상장치.
제2항에 있어서, 상기 메모리 타이밍제어부는 사용자의 용도에 따라 상기 아날로그/디지탈 변환부와, 메모리부 및 디지탈/아날로그 변환부의 클럭을 선택할 수 있는 메모리 타이밍 테이블로 구성된 것을 특징으로 하는 모니터 겸용 티브이 수상장치.