KR0165965B1 - 해상도가 다른 두 그래픽을 오버레이하기 위한 장치 - Google Patents

해상도가 다른 두 그래픽을 오버레이하기 위한 장치 Download PDF

Info

Publication number
KR0165965B1
KR0165965B1 KR1019960003414A KR19960003414A KR0165965B1 KR 0165965 B1 KR0165965 B1 KR 0165965B1 KR 1019960003414 A KR1019960003414 A KR 1019960003414A KR 19960003414 A KR19960003414 A KR 19960003414A KR 0165965 B1 KR0165965 B1 KR 0165965B1
Authority
KR
South Korea
Prior art keywords
clock
output
signal
outputting
graphic processing
Prior art date
Application number
KR1019960003414A
Other languages
English (en)
Other versions
KR970062879A (ko
Inventor
이영준
방문수
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019960003414A priority Critical patent/KR0165965B1/ko
Publication of KR970062879A publication Critical patent/KR970062879A/ko
Application granted granted Critical
Publication of KR0165965B1 publication Critical patent/KR0165965B1/ko

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/391Resolution modifying circuits, e.g. variable screen formats
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363Graphics controllers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/04Changes in size, position or resolution of an image
    • G09G2340/0407Resolution change, inclusive of the use of different resolutions for different screen areas
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/12Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
해상도가 다른 두 그래픽을 오버레이하기 위한 장치에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
해상도가 다른 두 그래픽을 단일의 기준클럭을 이용하여 오버레이시킬 수 있는 장치를 구현한다.
3. 발명의 해결방법의 요지
본 발명에 따른 오버레이장치는 해상도가 다른 그래픽처리기의 틀럭중 낮은 주파수의 클럭을 요하는 그래픽처리기이 두배의 클럭을 기준클럭으로 한 후 이 클럭이 2분주클럭을 낮은 주파수의 클럭을 요하는 그래픽처리기에 제공하고, 기준클럭과 2분주클럭을 혼합하여 높은 주파수의 클럭을 요하는 그래픽처리기에 제공하는 것을 특징으로 한다.
4. 발명의 주요한 용도
주문형 비디오의 수신단.

Description

해상도가 다른 두 그래픽을 오버레이하기 위한 장치
제1도는 해상도가 동일한 두 그래픽을 오버레이하는 종래기술에 따른 장치에 대한 구성도.
제2도는 해상도가 다른 두 그래픽을 오버레이하는 종래기술에 따른 장치에 대한 구성도.
제3도는 해상도가 다른 두 그래픽을 오버레이하는 본 발명에 따른 장치에 대한 구성도.
제4도는 제3도의 구성중 클럭변형부의 구성을 상세하게 나타내는 도면.
제5도는 제4도의 클럭변형부에 의해 변형되어 출력되는 클럭을 나타내는 도면.
제6도는 본 발명에 따른 오버레이장치의 적용예를 나타내는 도면.
* 도면의 주요부분에 대한 부호의 설명
100 : 메인그래픽처리기 200 : 서브그래픽처리기
300 : 디지탈 NTSC엔코더 800 : 클럭발진기
900 : 클럭제공부
본 발명은 해상도가 다른 두 그래픽을 오버레이하기 위한 장치에 관한 것으로, 특히 해상도가 다른 두 그래픽을 오버레이할 때 서로 일치하지 않는 그래픽동기신호를 단일의 기준클럭을 이용하여 일치시키는 장치에 관한 것이다.
통상의 그래픽 오버레이장치는 서로 다른 두 그래픽을 각각의 동기신호인 수평동기신호, 수직동기신호 및 픽셀클럭에 따른 오버레이(overlay)하게 된다. 즉 그래픽 오버레이장치는 각 그래픽의 수평동기신호, 수직동기신호 및 픽셀클럭의 동기를 서로 일치시킨 후 각 그래픽을 오버레이처리함으로써 정상적으로 오버레이된 비디오신호가 출력되도록 한다. 이러한 그래픽 오버레이장치는 각 그래픽을 처리하기 위한 그래픽처리기 및 그래픽처리기에 클럭을 제공하는 클럭발진기를 적어도 포함하여 구성된다.
제1도는 해상도(Resolution)가 동일한 두 그래픽을 오버레이하는 종래기술에 따른 장치에 대한 구성을 나타내는 도면이다.
제1도에서 메인그래픽처리기(100)는 정지화면을 처리하며, 서브그래픽처리기(200)는 동화상을 처리하며, 디지털 NTSC엔코더(300)는 메인그래픽처리기(100) 및 서브그래픽처리기(200)에 의해 처리된 정지화면과 동화상을 오버레이하여 텔레비젼에 의해 처리되어 표시될 수 있는 NTSC신호로서 출력한다. 그리고 클럭발진기(400)는 메인그래픽처리기(100), 서브그래픽처리기(200) 및 디지털 NTSC엔코더(300)로 피섹클럭 CLK를 제공하며, 이에 따라 메인그래픽처리기(100)는 화면디스플레이를 위한 수평동기신호 HSYNC와 수직동기신호 VSYNC를 서브그래픽처리기(200) 및 디지털 NTSC엔코더(300)으로 제공한다. 이때 메인그래픽처리기(100)의 수평동기신호 HSYNC, 수직동기신호 VSYNC 및 픽셀클럭 서브그래픽처리기(200) 및 디지탈 NTSC엔코더(300)의 수평동기신호 HSYNC, 수직동기신호 VSYNC 및 픽셀클럭 CLK와 동일하다.
한편 정지화면의 해상도를 높이면, 즉 해상도가 다른 두 그래픽을 오버레이하면 메인그래픽처리기(100)에서 요구되는 수평동기신호, 수직동기신호 및 픽셀클럭의 동기가 서브그래픽처리기(200)에서 요구되는 수평동기신호, 수직동기신호 및 픽셀클럭의 동기와 서로 일치하지 않음으로 인해 디지털 NTSC엔코더(300)에 의해 오버레이된 후 출력되는 NTSC신호가 정상적이지 못한 문제점이 있었다.
이러한 문제점을 해결하기 위한 종래기술에 따른 오버레이장치가 제2도에 도시되어 있다. 상기 제2도에 도시된 오버레이장치는 어댑티브마이크로웨어(Adaptive Microware)사에서 제조된 후 판매되고 있는 세트탑박스(Set Top Box)인 모델명 스텔라(Stellar) 1000에 내장되어 있다.
제2도를 참조하면 메인그래픽처리기(100) 및 서브그래픽처리기(200)는 해상도가 다른 두 정지화면 및 동화상을 각각 처리한다. 클럭발진기1(501)과 클럭발진기2(502)는 각각 서로 다른 주파수의 클럭을 발진하는데, 상기 클럭발진기2(502)에서 발진되는 클럭은 서브그래픽처리기(200)와 디지털 NTSC엔코더(300)의 클럭으로 제공된다. 그러나 클럭발진기1(501)에서 발진되는 클럭은 메인그래픽처리기(100)의 클럭으로 직접 제공되지 않고 클럭조정부(600)로 제공된다. 왜냐하면 클럭조정부(600)는 메인그래픽처리기(100)에서 처리되는 비디오신호와 서브그래픽처리기(200)에서 처리되는 비디오신호의 해상도가 다름에 따라 일치하지 않는 수평동기와 수직동기를 일치시키기 위해 구비된 것이기 때문이다. 즉 클럭조정부(600)는 그래픽처리기들(100, 200)로부터 입력되는 수평동기신호와 수직동기신호를 비교한 후 이들의 수평동기신호 및 수직동기신호가 서로 일치할 때까지 클럭발진기1(501)에서 발진되는 클럭을 조정하게 되며, 서로 일치하는 경우 이때의 클럭을 메인그래픽처리기(100)로 제공한다.
한편 수평동기신호와 수직동기신호의 동기가 일치되었다 하더라도 클럭발진기들(501, 502)에서 발진되는 두 클럭이 단독으로 동작함에 따라 픽셀클럭의 동기는 여전히 일치하지 않는다. 그래픽처리기들(100, 200)의 픽셀클럭을 일치시키기 위한 것이 FIFO(First-In First-Out)메모리들(701~703)이다. 한 수평동기신호 구간동안 화소의 디지털데이타인 R.G.B신호를 그 신호의 소스인 메인그래픽처리기(100)의 클럭에 맞추어 각각 FIFO메모리들(701~703)에 라이트하고, 상기 FIFO메모리들(701~703)에 라이트되어 있는 각각의 R.G.B신호를 디지털 NTSC엔코더(300)는 자신의 기준클럭에 따라 리드한다. 통상의 NTSC엔코더는 기준이 되는 그래픽처리기의 클럭과 동기신호를 이용하기 때문에 디지털 NTSC엔코더(300)는 메모리들(701~703)에 라이트되어 있는 R.G.B신호를 클럭발진기 2(502)에서 발진되는 클럭에 따라 리드하여 서브그래픽처리기(200)에서 출력되는 R.G.B신호와 오버레이하여 출력하게 된다.
상기와 같이 종래기술에 따른 오버레이장치는 두 그래픽처리기에서 처리되는 비디오신호의 수평동기 및 수직동기를 일치시키기 위한 클럭조정부가 요구되며, 또한 두 그래픽처리기에서 처리되는 비디오신호의 픽셀클럭을 일치시키기 위한 FIFO메모리가 요구된다. 그런데 클럭조정부를 구현할 경우 그 구성이 매우 복잡해지는 문제점이 있었으며, 또한 R.G.B신호 각각에 대응하는 고가의 FIFO메모리가 구비되어져야만 하는 단점이 있었다.
따라서 본 발명의 목적은 해상도가 다른 두 비디오신호들의 동기 및 클럭이 일치되어 오버레이되도록 처리하는 장치를 제공함에 있다.
본 발명의 다른 목적은 해상도가 다른 두 비디오신호들의 동기 및 클럭을 단일의 기준클럭을 이용하여 일치시키는 장치를 제공함에 있다.
본 발명의 또다른 목적은 해상도가 다른 두 그래픽처리기로부터의 동기신호인 수평동기, 수직동기 및 클럭을 동기화시켜 정상적인 비디오신호가 출력되도록 하는 그래픽 오버레이장치를 제공함에 있다.
상기와 같은 목적들을 달성하기 위한 본 발명은 해상도가 다른 그래픽처리기의 클럭중 낮은 주파수의 클럭을 요하는 그래픽처리기의 두배의 클럭을 기준클럭으로 한 후 이 클럭의 2분주클럭을 낮은 주파수의 클럭을 요하는 그래픽처리기에 제공하고, 기준클럭과 2분주클럭을 혼합하여 높은 주파수의 클럭을 요하는 그래픽처리기에 제공하는 오버레이장치를 향한 것이다.
본 발명에 따른 그래픽 오버레이장치는:소정의 해상도를 가지는 비디오신호를 제1클럭에 동기시켜 출력하는 메인그래픽처리기와; 메인그래픽처리기로부터 출력되는 비디오신호의 해상도보다 낮은 해상도를 가지는 비디오신호를 제2클럭에 동기시켜 출력하는 서브그래픽처리기와; 소정의 주기를 가지는 클럭을 발진하는 클럭발진기와; 상기 클럭발진기에 의해 발진된 클럭을 2분주하여 제2클럭으로 제공하고 제2클럭과 클럭발진기에 의해 발진된 클럭을 소정의 주파수를 가지는 수평동기신호의 한 주기내에서 혼합하여 제1클럭으로 제공하는 클럭제공부와; 메인그래픽처리기로부터 출력되는 비디오신호와 서브그래픽처리기로부터 출력되는 비디오신호를 제2클럭에 동기시켜 오버레이하여 출력하는 디지털 NTSC엔코더로 구성한다.
상기 클럭제공부는; 클럭발진기에 의해 발진된 클럭을 2분주하여 제2클럭으로 제공하는 2분주기와, 제2클럭을 선택하다가 제2클럭이 8개 출력되는 경우에는 클럭발진기에 의해 발진된 클럭을 선택하는 제1선택부와, 수평동기신호의 한 주기내에서 제1선택부의 출력 또는 제2클럭을 선택한 후 이를 제1클럭으로 출력하는 제2선택부를 포함한다. 또한 상기 클럭제공수단은 제1분주기의 출력을 8분주하여 제1선택부의 선택동작을 제어하는 8분주기와, 8분주기의 출력을 수평동기신호의 주기만큼 카운팅하여 제2선택부의 선택동작을 제어하는 카운터를 더 포함한다.
본 발명에 따르면 서브그래픽처리기는 352×240의 해상도를 가지는 비디오신호를 27MHz의 클럭에 동기하여 처리하며, 메인그래픽처리기는 384×240의 해상도를 가지는 비디오신호를 30.2098MHz의 클럭에 동기하여 처리한다. 그러면 디지털 NTSC엔코더는 해상도가 다른 두 비디오신호를 처리하는 그래픽처리기로부터 출력되는 비디오신호를 27MHz의 클럭에 동기하여 오버레이시켜 NTSC방식의 텔레비젼신호로서 출력한다. 이때 352×240의 해상도를 가지는 비디오신호와 384×240의 해상도를 가지는 비디오신호의 동기신호 및 클럭이 일치되도록 하는 것이 클럭발진기 및 클럭제공부이다.
클럭발진기는 54MHz의 클럭을 발진하며, 클럭제공부의 2분주기는 클럭발진기에서 발진되는 54MHz의 클럭을 2분주한 27MHz의 클럭을 서브그래픽처리기 및 디지털 NTSC엔코더의 클럭으로 제공한다. 클럭제공부의 제1선택부는 8분주기의 출력에 따라 27MHz의 클럭 또는 54MHz의 클럭을 선택적으로 출력한다. 즉 제1선택부는 27MHz의 클럭을 계속 선택하여 출력하다가 8분주기로부터 출력이 있는 경우에는 27MHz의 클럭을 대신하여 54MHz의 클럭을 2개 출력한다. 클럭제공부의 제2선택부는 카운터의 출력에 따라 제1선택부의 출력 또는 54MHz의 클럭을 선택적으로 출력하는데, 이때의 출력이 메인그래픽처리기의 클럭으로 제공된다. 상기 제2선택부의 동작을 제어하는 수평동기신호는 NTSC규격인 15.75MHz의 주파수를 가진다.
그러므로 제2선택부는 수평동기신호의 한 주기내에서 30,2098MHz의 클럭을 메인그래픽처리기의 클럭으로 제공하는데, 이때 수평동기신호의 한 주기내에는 1920개이 클럭이 포함된다. 즉 제2선택부는 수평동기신호의 한주기내에서 27MHz의 클럭을 7개 출력시킨 후 8번째 클럭이 출력될 시점에서는 27MHz의 클럭 대신에 54MHz의 클럭을 두개 출력한다. 이러한 동작을 1836개까지 수행하다가 그 이후에는 84개의 27MHz의 클럭을 출력한다.
이하 본 발명의 바람직한 실시예의 상세한 설명이 첨부된 도면들을 참조하여 설명될 것이다.
하기에서 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 그리고 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명이 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.
우선 본 발명은 정지화면과 동화상을 모두 디코딩하는 제6도에 도시된 바와 같은 멀티미디어 단말장치에 적용될 수 있음을 밝혀두는 바이다. 제6도는 주문형비디오(Video On Demand)의 수신단의 구성을 나타내는 도면으로, 해상도가 다른 두 그래픽처리기, 즉 MPEG(Moving Pictue Experts Group)디코더와 정지화면그래픽처리기가 포함되어 있음을 알 수 있다. 상기 MPEG디코더는 동화상에 압축기법을 이용하는 MPEG1데이타를 처리하는데, 이때 MPEG1데이타의 해상도는 352×240이며 이 데이타를 처리하는 그래픽처리기는 27MHz를 클럭으로 사용한다. 한편 정지화면그래픽처리기는 CD-Ⅰ정지화면을 처리하는데, 이때 CD-Ⅰ정지화면의 해상도는 384×240이며 이 데이타를 처리하는 그래픽처리기는 30.2098MHz를 클럭으로 사용한다.
두 그래픽처리기에서 처리되는 디지탈의 Red. Green. Blue(이하 R.G. B라 칭함)신호는 디지탈 NTSC엔코더로 동시에 입력되어 오버레이된 후 아날로그신호로 변환되어 최종적으로 텔레비젼에 입력가능한 NTSC신호로 엔코딩되어 출력된다. 이 NTSC신호를 정확하게 만들기 위해서는 화면의 수평동기신호 및 수직동기신호가 존재하여야 하며, 또한 각 화소에 해당되는 R. G. B신호를 입력받기 위한 픽셀클럭이 필요하게 된다. 그러므로 디지탈 NTSC엔코더도 이에 해당하는 수평동기신호, 수직동기신호 및 클럭이 요구된다. 다시 말하면 정지화면 및 동화상을 출력해야 하는 단말장치는 정지화면을 처리하는 메인그래픽처리기와 동화상을 처리하는 서브그래픽 처리기 및 이 그래픽처리들로부터의 R. G. B신호를 NTSC신호로 엔코딩하는 디지탈 NTSC엔코더가 필수적으로 구성되어야 하며, 이 동화상에 정지화상을 오버레이하는 경우 비디오신호에 관련된 그래픽동기신호인 수직동기신호, 수평동기신호 및 픽셀클럭이 정확히 동기가 이루어져야만 정상적으로 오버레이된 비디오신호가 디스플레이될 수 있다. 이때 그래픽동기신호는 하나의 그래픽처리기가 마스터가 되어 제공하게 된다.
제3도는 해상도가 다른 두 그래픽을 오버레이하는 본 발명에 따른 장치에 대한 구성을 나타내는 도면이다.
제3도에서 메인그래픽처리기(100)는 제6도의 정지화면 그래픽 처리기에 대응되며 서브그래픽처리기(200)는 제6도의 MPEG 디코더에 대응된다. 이때 정지호상을 처리하는 메인그래픽처리기(100)에서 요구되는 클럭의 주파수는 30.2098MHz이고, 동화상을 처리하는 서브그래픽처리기(200)에서 요구되는 클럭이 주파수는 27MHz이다. 그러나 본 발명에서는 그래픽처리기 각각에 대응하는 클럭발진기를 별도로 구비하는 대신에 단일이 기준클럭을 발진하는 클럭발진기(800)와 상기 클럭발진기(800)에서 발진되는 단일이 기준클럭을 이용하여 각 그래픽처리기(100, 200) 및 디지탈 NTSC엔코더(300)에서 요구되는 클럭을 제공하는 클럭제공부(900) 구비하는 것을 특징으로 한다. 이와 같이 단일의 기준클럭만을 이용함으로써 두 그래픽처리기들이 픽셀클럭의 동기는 항상 일치하게 된다.
상기와 같이 픽셀클럭의 동기는 항상 일치하므로 그래픽처리기들(100, 200)과 디지탈 NTSC엔코더(300)간의 수평동기신호 및 수직동기신호를 정확하게 일치시킬 필요가 있다. 그런데 수직동기신호는 수평동기신호를 일정율로 분주함으로써 얻어질 수 있으므로 수평동기신호의 동기만을 정확하게 일치시키면 수직동기신호의 동기도 자동적으로 일치하게 된다. NTSC규격에 따르면 수평동기신호는 30Hz×525라인에 의해 15.75MHz이며, 그 주기는 63.49μsec이다. 이러한 수평동기신호를 그래픽처리기들(100, 200)은 자신의 클럭을 이용하여 생성하여 출력하며, 디지탈 NTSC엔코더(300)는 자신의 클럭을 이용하여 입력받는다. 즉 메인그래픽처리기(100)는, 30.2098 MHz의 클럭을 이용하여 입력받는다. 즉 메인그래픽처리기(100)는 30.2098MHz의 클럭을 1920분주하여 수평동기신호를 생성하고, 서브그래픽처리기(200)는 27MHz의 클럭을 1716분주하여 수펴동기신호를 생성한다. 이때 그래픽처리기들(100, 200)에서 발생되는 수평동기신호의 발생율이 정확하게 일치하여야만 동화상과 정지화상이 오버레이되더라도 정상적으로 디스플레이될 수 있다.
이와 같이 수평동기신호의 발생율이 정확하게 일치되도록 하는 기능은 클럭제공부(900)에 의해 수행된다. 클럭제공부(900)는 서브그래픽처리기(200) 및 디지탈 NTSC엔코더(300)에 수평동기신호를 만들기 위한 클럭을 제공하는 동안에 메인그래픽처리기(100)에는 주기적으로 2배의 클럭을 공급하여 수평동기신호의 한 주기동안에 정확한 수의 클럭을 공급한다. 즉 클럭제공부(900)는 서브그래픽처리기(200)에 1716개이 클럭을 공급하는 동안에 메인그래픽처리기(100)에는 1716개의 클럭보다 204개 더 많은 1920개의 클럭을 공급한다. 이러한 동작은 서브그래픽처리기(200)에 8개의 클럭이 공급되는 동안에 메인그래픽처리기(100)에는 9개의 클럭을 공급하는 방법을 이용하여, 수평 동기신호의 한주기동안 각 그래픽 처리기가 요하는 정확한 클럭을 공급함으로써 가능하다.
제4도는 클럭제공부(900)의 구성을 상세하게 나타내는 도면으로, 2분주기(901)와, 8분주기(902)와, 제1선택부(905)와, 제2선택부(910)와, 인버터(904, 909)를 포함한다. 상기 제1선택부(905)는 두개의 앤드게이트(906, 807)와 오어게이트(908)로 구성되며, 제2선택부(910)는 두개의 앤드게이트(911, 912)와 오어게이트(913)로 구성된다.
제4도를 참조하면, 2분주기(901)는 클럭발진기(800)에는 발진되는 54MHz를 2분주하여 이 2분주된 27MHz의 클럭을 서브그래픽처리기(200)의 클럭으로 제공한다. 또한 2분주기(901)는 제1선택부의 앤드게이트(906)의 한 입력단자로 인가한다. 8분주기(902)는 2분주기(901)에서 출력되는 27MHz의 클럭을 8분주하여 인버터(904), 제1선택부의 앤드게이트(907)의 한 입력단자 및 카운터(903)로 입력한다. 이때 앤드게이트(906)의 다른 한 입력단자로는 인버터(904)를 통한 8분주기(902)이 출력이 인가되며, 앤드게이트(607)의 다른 한 입력단자로는 클럭발진기(800)에 의해 발진되는 54MHz의 클럭이 인가된다. 제1선택부의 오어게이트(908)이 한 입력단자로는 앤드게이트(906)이 출력이 인가되며, 다른 한 입력단자로는 앤드게이트(907)이 출력이 인가된다.
그러면 제1선택부(905)는 27MHz의 클럭을 선택하여 출력하다가 상기 27MHz의 클럭이 8개 출력되는 시점에서 클럭발진기(800)에 의해 발진된 2개의 54MHz의 클럭을 선택하여 출력한다. 27MHz의 클럭이 8개 출력되는 시점에서 제1선택부(905)가 54MHz의 클럭을 선택하는 동작은 8분주기(902)가 신호를 출력하느냐에 이해 제어된다. 즉 8분주기(902)는 27MHz의 클럭이 8개 출력되는 시점에서 하이레벨의 신호를 출력하고 이 신호는 인버터(904)를 통해 앤드게이트(906)의 한 입력단자로 로우레벨의 신호로서 인가되므로 앤드게이트(906)의 동작은 차단된다.
상기 제1선택부(905)의 출력은 제2선택부의 앤드게이트(911)의 한 입력단자로 인가되며, 앤드게이트(911)의 다른 한 입력단자로는 인버터(909)를 통한 카운터(903)의 출력이 인가된다. 제2선택부의 앤드게이트(912)이 한 입력단자로는 2분주기(901)이 출력이 인가되며, 다른 한 입력단자로는 카운터(903)의 출력이 인가된다. 그리고 제1선택부의 오어게이트(908)의 한 입력단자로는 앤드게이트(906)이 출력이 인가되며, 다른 한 입력단자로는 앤드게이트(907)의 출력이 인가된다. 이때 카운터(903)는 15.75MHz의 수평동기신호에 이해 카운팅동작을 수행하다가 수평동기신호의 한 주기가 종료되면 클리어 된다. 그러면 결과적으로 제2선택부(910)는 수평동기신호의 한 주기내에서 제1선택부(905)의 출력 또는 2분주기(901)의 출력인 27MHz를 선택하여 출력한다. 다시 말하면 제2선택부(910)는 카운터(903)에 의해 1에서부터 204까지 카운팅되는 동안에는 제1선택부(905)의 출력이 출력되도록 하고, 205가 카운팅되는 시점인 카운터(903)이 클리어되는 시점에서는 27MHz를 선택하여 출력한다.
제5도는 이러한 클럭제공부(900)에 의해 출력되어 메인그래픽처리기(100)로 인가되는 클럭을 나타내는 도면이다. 제5도를 참조하면 클럭제공부(900)는 수평동기신호의 한 주기내에서 1920개의 클럭을 출력을 출력한다. 이러한 1920개의 클럭이 NTSC규격에 따른 수평동기신호의 주기, 즉 63.49μsec(15.75MHz)라는 사실은 하기의 계산식으로 증명될 것이다.
(1/27MHz)×(7개×20개+84개)+(1/54MHz)×(2개×204)=(1/27MHz)×1512+(1/5MHz)×408=56+7.56≒6.50μsec
그리고 메인그래픽처리기(100)로 인가되는 클럭이 주파수가 요구되는 30.2MHz(≒15.75MHz×1920)임을 알 수 있다.
요약하면 본 발명에 따른 오버레이장치는 단일이 클럭발진기(800)만을 이용함으로 그래픽처리기(100, 200)간이 동기는 항상 일치하게 된다. 그리고 클럭제공부(900)는 수평동기신호이 한 주기내에서 27MHz의 클럭을 1716개 서브그래픽처리기(200) 및 디지탈 NTSC엔코더(300)로 출력하고, 이와 동시에 수평동기신호의 한 주기내에서 제5도와 같은 형태로 1920개의 클럭을 메인그래픽처리기(100)로 출력하므로 그래픽처리기들(100, 200)과 디지탈 NTSC엔코더(300)간의 동기신호도 동기가 일치되게 된다.
상술한 바와 같이 단일이 클럭발진기와, 분주기, 카운터 및 논리게이트들로 구성되는 클럭제공부를 구현함으로써 오버레이장치의 구성을 간단화 할 수 있으며, 또한 고가의 FIFO메모리를 이용하지 않아도 되는 잇점이 있다.
한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도내에서 여러가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 않되며 후술하는 특허청구의 범위뿐 만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (15)

  1. 그래픽 오버레이장치에 있어서, 소정의 해상도를 가지는 비디오신호를 제1클럭에 동기시켜 출력하는 제1그래픽처리수단과, 상기 제1그래픽처리수단으로부터 출력되는 비디오신호의 해상도보다 낮은 해상도를 가지는 비디오신호를 제2클럭에 동기시켜 출력하는 제2그래픽처리수단과, 소정의 주기를 가지는 클럭을 발진하는 발진수단과, 상기 발진수단에 의해 발진된 클럭을 2분주하여 상기 제2클럭으로 제공하고 상기 제2클럭과 상기 발진수단에 의해 발진된 클럭을 소정의 주파수를 가지는 수평동기신호이 한 주기내에서 혼합하여 상기 제1클럭으로 제공하는 클럭제공수단과, 상기 제1그래픽처리수단으로부터 출력되는 비디오신호와 상기 제2그래픽처리수단으로부터 출력되는 비디오신호를 상기 제2클럭에 동기시켜 오버레이하여 출력하는 오버레이수단으로 구성함을 특징으로 하는 장치.
  2. 제1항에 있어서, 상기 클럭제공수단은, 상기 발진수단에 의해 발진된 클럭을 2분주하여 상기 제2클럭으로 제공하는 분주수단과, 상기 제2클럭을 선택하다가 상기 제2클럭이 8개 출력되는 경우에는 상기 발진수단에 의해 발진된 클럭을 선택하는 제1선택수단과, 상기 수평동기신호의 한 주기내에서 상기 제1선택수단의 출력 또는 상기 제2클럭을 선택한 후 이를 상기 제1클럭을 출력하는 제2선택수단으로 구성함을 특징으로 하는 장치.
  3. 제1항에 있어서, 상기 클럭제공수단은, 상기 발진수단에 의해 발진된 클럭을 2분주하여 상기 제2클럭으로 제공하는 제1분주수단과, 상기 제1분주수단의 출력을 8분주하는 제2분주수단과, 상기 제2클럭을 선택하여 출력하다가 상기 제2분주수단의 출력이 있는 경우에는 상기 발진수단에 의해 발진된 클럭을 선택하여 출력하는 제1선택수단과, 상기 수평동기신호의 한 주기내에서 상기 제1선택수단의 출력 또는 상기 제2클럭을 선택한 후 이를 상기 제1클럭으로 출력하는 제2선택수단으로 구성함을 특징으로 하는 장치.
  4. 제3항에 있어서, 상기 클럭제공수단은 상기 제2분주수단이 출력을 상기 수평동기신호의 주기만큼 카운팅하는 카운팅수단을 더 포함함을 특징으로 하는 장치.
  5. 제4항에 있어서, 상기 제2선택수단은 상기 제1선택수단의 출력을 선택하여 출력하다가 상기 카운팅수단에 의해 상기 수평동기신호의 한 주기가 카운팅되는 경우에는 상기 제2클럭을 선택하여 출력하는 것을 특징으로 하는 장치.
  6. 제1항 내지 제5항중의 어느 한 항에 있어서, 상기 발진수단은 54메가 헤르쯔의 주파수를 가지는 클럭을 발진하는 것을 특징으로 하는 장지.
  7. 제6항에 있어서, 상기 제1그래픽처리수단은 상기 제2클럭을 1920분주하여 상기 수평동기신호로서 더 발생하는 것을 특징으로 하는 장치.
  8. 제7항에 있어서, 상기 수평동기신호의 주기는 63.49마이크로초임을 특징으로 하는 장치.
  9. 제1항에 있어서, 상기 오버레이수단은 상기 제1그래픽처리수단으로 부터 출력되는 비디오신호와 상기 제2그래픽처리수단으로부터 출력되는 비디오신호를 상기 제2클럭에 동기시켜 오버레이하여 엔티에스씨방식의 텔레비젼신호로서 출력하는 엔티에스씨엔코더임을 특징으로 하는 장치.
  10. 그래픽 오버레이장치에 있어서, 미리 설정된 주파수를 가지는 제1클럭을 발진하는 발진수단과, 상기 발진수단에 의해 발진된 클럭을 2분주하여 제2클럭으로 출력하는 2분주수단과, 상기 제1클럭 또는 상기 제2클럭을 선택적으로 출력하는 제1선택수단과, 상기 제1선택수단이 출력 또는 상기 제2클럭을 선택적으로 출력하는 제2선택수단과, 디지탈의 제1알지비신호를 상기 제2선택수단이 출력에 동기시켜 출력하는 제1그래픽처리수단과, 상기 제1알지비신호의 해상도보다 낮은 해상도를 가지는 디지탈의 제2알지비신호를 상기 제2클럭에 동기시켜 출력하는 제2그래픽처리수단과, 상기 제1그래픽처리수단으로부터 출력되는 제1비디오신호와 상기 제2그래픽처리수단으로부터 출력되는 제2비디오신호를 상기 제2클럭에 동기시켜 오버레이하여 엔티에스씨방식의 텔레비젼신호로서 출력하는 오버레이수단으로 구성함을 특징으로 하는 장치.
  11. 제10항에 있어서, 상기 제ㅔ1그래픽처리수단은 상기 제2선택수단의 출력을 1920분주하여 소정의 주파수를 가지는 수평동기신호를 더 발생하는 것을 특징으로 하는 장치.
  12. 제11항에 있어서, 상기 제1선택수단은 상기 제2클럭을 선택하여 출력하다가 상기 제1클럭이 8개 출력되는 시점에서는 상기 제1클럭을 선택하여 출력하는 것을 특징으로 하는 장치.
  13. 제12항에 있어서, 상기 제2선택수단은 상기 제선택수단이 출력을 선택하여 출력하다가 상기 수평동기신호가 발생되는 경우에는 상기 제2클럭을 선택하여 출력하는 것을 특징으로 하는 장치.
  14. 제13항에 있어서, 상기 발진수단은 54메가헤르쯔의 주파수를 가지는 클럭을 발진하는 것을 특징으로 하는 장치.
  15. 제14항에 있어서, 상기 제2선택수단으로부터 출력되는 클럭이 주파수는 30.2098메가헤르쯔임을 특징으로 하는 장치.
KR1019960003414A 1996-02-13 1996-02-13 해상도가 다른 두 그래픽을 오버레이하기 위한 장치 KR0165965B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960003414A KR0165965B1 (ko) 1996-02-13 1996-02-13 해상도가 다른 두 그래픽을 오버레이하기 위한 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960003414A KR0165965B1 (ko) 1996-02-13 1996-02-13 해상도가 다른 두 그래픽을 오버레이하기 위한 장치

Publications (2)

Publication Number Publication Date
KR970062879A KR970062879A (ko) 1997-09-12
KR0165965B1 true KR0165965B1 (ko) 1999-01-15

Family

ID=19451147

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960003414A KR0165965B1 (ko) 1996-02-13 1996-02-13 해상도가 다른 두 그래픽을 오버레이하기 위한 장치

Country Status (1)

Country Link
KR (1) KR0165965B1 (ko)

Also Published As

Publication number Publication date
KR970062879A (ko) 1997-09-12

Similar Documents

Publication Publication Date Title
US5940061A (en) Liquid-crystal display
US6107984A (en) Processor of video signal and display unit using the same
KR100312710B1 (ko) 디지탈 영상기기를 위한 클럭공급장치
KR100662219B1 (ko) 클록 생성 회로, 화상 표시 장치 및 방법
US7365797B2 (en) Display synchronization signal generation apparatus in digital broadcast receiver and decoder
KR0165965B1 (ko) 해상도가 다른 두 그래픽을 오버레이하기 위한 장치
KR20020002196A (ko) 신호 처리장치 및 방법
US7071991B2 (en) Image decoding apparatus, semiconductor device, and image decoding method
JPH09327030A (ja) クロックジェネレータ
US5689436A (en) Apparatus for compressing and decompressing video signal
JPS6153880A (ja) 文字画像表示制御装置
KR100266164B1 (ko) 분할된 화면 동기 구현 방법 및 장치(Method for Emboding Sync of Divided Picture and Apparatus thereof)
KR890001308B1 (ko) 인공시각 시스템의 crt 모니터 화면 크기 조정회로
KR100196845B1 (ko) 컴퓨터와텔레비젼의영상신호인터페이스장치
KR0129253B1 (ko) 모니터겸용티브이수상장치
JP3108326B2 (ja) 映像データ取り込み回路
JP3217820B2 (ja) 映像合成方法および外部同期表示装置
JP2911133B2 (ja) ハイビジョン受信機の時間圧縮装置
JP2644045B2 (ja) ハイビジョン受信機の時間圧縮装置
JP2539919B2 (ja) ハイビジョン受信機の時間軸圧縮装置
JP2658118B2 (ja) 静止画像表示装置
KR100234738B1 (ko) 액정 프로젝터의 동기 처리 장치
KR19980052802A (ko) 텔레비전 모니터 시스템의 디스플레이회로
JP2004187110A (ja) 映像表示制御方法および映像表示装置
KR19980083450A (ko) 액정표시장치 출력신호의 주사선수 변환장치 및 그 변환방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050830

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee