KR970062879A - 해상도가 다른 두 그래픽을 오버레이하기 위한 장치 - Google Patents

해상도가 다른 두 그래픽을 오버레이하기 위한 장치 Download PDF

Info

Publication number
KR970062879A
KR970062879A KR1019960003414A KR19960003414A KR970062879A KR 970062879 A KR970062879 A KR 970062879A KR 1019960003414 A KR1019960003414 A KR 1019960003414A KR 19960003414 A KR19960003414 A KR 19960003414A KR 970062879 A KR970062879 A KR 970062879A
Authority
KR
South Korea
Prior art keywords
clock
signal
output
selecting
dividing
Prior art date
Application number
KR1019960003414A
Other languages
English (en)
Other versions
KR0165965B1 (ko
Inventor
이영준
방문수
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960003414A priority Critical patent/KR0165965B1/ko
Publication of KR970062879A publication Critical patent/KR970062879A/ko
Application granted granted Critical
Publication of KR0165965B1 publication Critical patent/KR0165965B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/391—Resolution modifying circuits, e.g. variable screen formats
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Graphics (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술 분야
해상도가 다른 두 그래픽을 오버레이하기 위한 장치에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
해상도가 다른 두 그래픽을 단일의 기준클럭을 이용하여 오버레이시킬 수 있는 장치를 구현한다.
3. 발명의 해결방법의 요지
본 발명에 따른 오버레이장치는 해상도가 다른 그래픽처리기의 클럭중 낮은 주파수의 클럭을 요하는 그래픽처리기의 두배의 클럭을 기준클럭으로 한 후 이 클럭의 2분주클럭을 낮은 주파수의 클럭을 요하는 그래픽처리기에 제공하고, 기준클럭과 2분주클럭을 혼합하여 높은 주파수의 클럭을 요하는 그래픽처리기에 제공하는 것을 특징으로 한다.
4. 발명의 중요한 용도
주문형 비디오의 수신단.

Description

해상도가 다른 두 그래픽을 오버레이하기 위한 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 해상도가 다른 두 그래픽을 오버레이하는 본 발명에 따른 장치에 대한 구성도.
제4도는 제3도의 구성 중 클럭변형부의 구성을 상세하게 나타내는 도면.

Claims (15)

  1. 그래픽 오버레이장치에 있어서, 소정의 해상도를 가지는 비디오신호를 제1클럭에 동기시켜 출력하는 제1그랙픽처리수단과, 상기 제1그래픽처리수단으로부터 출력되는 비디오신호의 해상도보다 낮은 해상도를 가지는 비디오신호를 제2클럭에 동기시켜 출력하는 제2그래픽처리수단과, 소정의 주기를 가지는 클럭을 발진하는 발진수단과, 상기 발진수단에 의해 발진된 클럭을 2분주하여 상기 제2클럭으로 제공하고 상기 제2클럭과 상기발진수단에 의해 발진된 클럭을 소정의 주파수를 가지는 수평동기신호의 한 주기내에서 혼합하여 상기 제1클럭으로 제공하는 클럭제공수단과, 상기 제1그래픽처리수단으로부터 출력되는 비디오신호와 상기 제2그래픽처리수단으로부터 출력되는 비디오신호를 상기 제2클럭에 동기시켜 오버레이하여 출력하는 오버레이수단으로 구성함을 특징으로 하는 장치.
  2. 제1항에 있어서, 상기 클럭제공수단은, 상기 발진수단에 의해 발진된 클럭을 2분주하여 상기 제2클럭으로 제공하는 분주수단과, 상기 제2클럭을 선택하다가 상기 제2클럭이 8개 출력되는 경우에는 상기 발진수단에 의해 발진된 클럭을 선택하는 제1선택수단과, 상기 수평동기신호의 한 주기내에서 상기 제1선택수단의 출력 또는 상기 제2클럭을 선택한 후 이를 상기 제1클럭으로 출력하는 제2선택수단으로 구성함을 특징으로 하는 장치.
  3. 제1항에 있어서, 상기 클럭제공수단은, 상기 발진수단에 의해 발진된 클럭을 2분주하여 상기 제2클럭으로 제공하는 제1분주수단과, 상기 제1분주수단의 출력을 8분주하는 제2분주수단과, 상기 제2클럭을 선택하여 출력하다가 상기 제2분주수단의 출력이 있는 경우에는 상기 발진수단에 의해 발진된 클럭을 선택하여 출력하는 제1선택수단과, 상기 수평동기신호의 한 주기내에서 상기 제1선택수단의 출력 또는 상기 제2클럭을 선택한 후 이를 상기 제1클럭으로 출력하는 제2선택수단으로 구성함을 특징으로 하는 장치.
  4. 제3항에 있어서, 상기 클럭제공수단은 상기 제2분주수단의 출력을 상기 수평동기신호의 주기만큼 카운팅하는 카운팅수단을 더 포함함을 특징으로 하는 장치.
  5. 제4항에 있어서, 상기 제2선택수단은 상기 제1선택수단의 출력을 선택하여 출력하다가 상기 카운팅수단에 의해 상기 수평동기신호의 한 주기가 카운팅되는 경우에는 상기 제2클럭을 선택하여 출력하는 것을 특징으로 하는 장치.
  6. 제1항 내지 제5항 중의 어느 한 항에 있어서, 상기 발진수단은 54메가헤르쯔의 주파수를 가지는 클럭을 발진하는 것을 특징으로 하는 장치.
  7. 제6항에 있어서, 상기 제1그래픽처리수단은 상기 제2클럭을 1920분주하여 상기 수평동기신호로서 더 발생하는 것을 특징으로 하는 장치.
  8. 제7항에 있어서, 상기 수평동기신호의 주기는 63.49마이크로초임을 특징으로 하는 장치.
  9. 제1항에 있어서, 상기 오버레이수단은 상기 제1그래픽처리수단으로부터 출력되는 비디오신호와 상기 제2그래픽처리수단으로부터 출력되는 비디오신호를 상기 제2클럭에 동기시켜 오버레이하여 엔티에스씨방식의 텔레비젼신호로서 출력하는 엔티에스씨엔코더임을 특징으로 하는 장치.
  10. 그래픽 오버레이장치에 있어서, 미리 설정된 주파수를 가지는 제1클럭을 발진하는 발진수단과, 상기 발진수단에 의해 발진된 클럭을 2분주하여 제2클럭으로 출력하는 2분주수단과, 상기 제1클럭 또는 상기 제2클럭을 선택적으로 출력하는 제1선택수단과, 상기 제1선택수단의 출력 또는 상기 제2클럭을 선택적으로 출력하는 제2선택수단과, 디지탈의 제1알지비신호를 상기 제2선택수단의 출력에 동기시켜 출력하는 제1그래픽처리수단과, 상기 제1알지비신호의 해상도보다 낮은 해상도를 가지는 디지탈의 제2알지비신호를 상기 제2클럭에 동기시켜 출력하는 제2그래픽처리수단과, 상기 제1그래픽처리수단으로부터 출력되는 제1비디오신호와 상기 제2그래픽처리수단으로부터 출력되는 제2비디오신호를 상기 제2클럭에 동기시켜 오버레이하여 엔티에스씨방식의 텔레비젼신호로서 출력하는 오버레이수단으로 구성함을 특징으로 하는 장치.
  11. 제10항에 있어서, 상기 제1그래픽처리수단은 상기 제2선택수단의 출력을 1920분주하여 소정의 주파수를 가지는 수평동기신호를 더 발생하는 것을 특징으로 하는 장치.
  12. 제11항에 있어서, 상기 제1선택수단은 상기 제2클럭을 선택하여 출력하다가 상기 제1클럭이 8개 출력되는 시점에서는 상기 제1클럭을 선택하여 출력하는 것을 특징으로 하는 장치.
  13. 제12항에 있어서, 상기 제2선택수단은 상기 제1선택수단은 출력을 선택하여 출력하다가 상기 수평동기신호가 발생하는 경우에는 상기 제2클럭을 선택하여 출력하는 것을 특징으로 하는 장치.
  14. 제13항에 있어서, 상기 발전수단은 54메가헤르쯔의 주파수를 가지는 클럭을 발진하는 것을 특징으로 하는 장치.
  15. 제14항에 있어서, 상기 제2선택수단으로부터 출력되는 클럭의 주파수는 30.2098메가헤르쯔임을 특징으로 하는 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960003414A 1996-02-13 1996-02-13 해상도가 다른 두 그래픽을 오버레이하기 위한 장치 KR0165965B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960003414A KR0165965B1 (ko) 1996-02-13 1996-02-13 해상도가 다른 두 그래픽을 오버레이하기 위한 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960003414A KR0165965B1 (ko) 1996-02-13 1996-02-13 해상도가 다른 두 그래픽을 오버레이하기 위한 장치

Publications (2)

Publication Number Publication Date
KR970062879A true KR970062879A (ko) 1997-09-12
KR0165965B1 KR0165965B1 (ko) 1999-01-15

Family

ID=19451147

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960003414A KR0165965B1 (ko) 1996-02-13 1996-02-13 해상도가 다른 두 그래픽을 오버레이하기 위한 장치

Country Status (1)

Country Link
KR (1) KR0165965B1 (ko)

Also Published As

Publication number Publication date
KR0165965B1 (ko) 1999-01-15

Similar Documents

Publication Publication Date Title
KR970078508A (ko) 영상 신호 처리 장치
KR890004560A (ko) 텔레비젼 신호처리 시스템
KR970062879A (ko) 해상도가 다른 두 그래픽을 오버레이하기 위한 장치
JPS61139174A (ja) 倍速変換装置
US20080231749A1 (en) Image data processing apparatus
KR950010615A (ko) 광폭 텔레비젼 수상기의 화면생성 장치
KR950002666B1 (ko) 문자 표시 장치
KR910006338Y1 (ko) 문자발생기에 의한 확대문자표시회로
JP2701273B2 (ja) 発振出力制御回路
JPS61228726A (ja) 発振出力制御回路
KR970072961A (ko) 주사선 변환장치
KR970031912A (ko) 온스크린 디스플레이용 동기신호 생성장치
JPS54122033A (en) Television screen display unit
JP2551997B2 (ja) 固体撮像装置用同期信号発生回路
JPH03141393A (ja) 水平同期パルス計測回路
JPS585626B2 (ja) 映像信号の合成方法
KR0176207B1 (ko) 단순한 이벤트 전시를 위한 문자 발생장치
JPS5451422A (en) Character display unit
KR940017870A (ko) 윈도우 신호 발생장치
JP2658118B2 (ja) 静止画像表示装置
JPH03263090A (ja) 画面表示装置
JP2722808B2 (ja) サンプリングクロック発生回路
JPH1185109A (ja) 液晶表示装置
KR970024897A (ko) 동기 신호 발생 장치
JPS62265865A (ja) 固体撮像素子駆動パルス発生回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050830

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee