JP2701273B2 - 発振出力制御回路 - Google Patents
発振出力制御回路Info
- Publication number
- JP2701273B2 JP2701273B2 JP62286108A JP28610887A JP2701273B2 JP 2701273 B2 JP2701273 B2 JP 2701273B2 JP 62286108 A JP62286108 A JP 62286108A JP 28610887 A JP28610887 A JP 28610887A JP 2701273 B2 JP2701273 B2 JP 2701273B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- delay
- control circuit
- output control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Studio Circuits (AREA)
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Synchronizing For Television (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は発振出力制御回路に関し、特にテレビジョン
受信機のような走査型表示装置の表示面に放送画面とは
異なる画像を放送画像と共に表示させる制御回路に用い
られる発振出力制御回路に関する。 〔従来の技術〕 従来、テレビジョン受信機のような走査形表示装置の
表示面に放送画像とは異なる画像（以下、異種画像とい
う）を放送画像と共に表示させる場合、異種画像を表示
装置の画面の定まった位置に表示するためには、画面に
おける異種画像の水平位置を決めなければならない。こ
のため、放送画像の水平同期信号に異種画像の水平同期
信号を同期させる必要がある。 第３図はかかる従来の一例を説明するための発振出力
制御回路図である。 第３図に示すように、かかる発振出力制御回路は発振
回路25から出力された基本クロック26に基づき遅延回路
27において位相をそれぞれ異ならせた遅延信号群28を作
成し、水平同期信号31に基づきトリガ発生回路32におい
て発生させたトリガ信号33と発振回路25から遅延回路27
を介して発生させた遅延信号群28の各々との位相を比較
して最っとも位相差の小さい遅延信号を位相比較回路29
にて選び出し、この選択出力30を水平同期信号に同期し
た信号とする。これにより、放送画像の水平同期信号に
同期した異種画像の水平同期信号が得られる。 第４図は第３図における各種信号のタイミング図であ
る。 第４図に示すように、放送画像の水平同期信号31から
トリガ信号33を出力する一方、それぞれ位相差を有する
遅延信号36〜43を作成し、これら遅延信号群の中からト
リガ信号33に最っとも近い遅延信号を選択出力30として
選択する。 〔発明が解決しようとする問題点〕 上述した従来の発振出力制御回路では、トリガ信号と
最っとも位相差の少ない遅延信号を選択する際、遅延信
号群の各々の信号の立上りと１つづつトリガ信号との位
相差を比較しているため、各各の遅延信号毎に比較回路
が必要であり、加えて多くの遅延信号が必要である。従
って、回路を構成する素子が多くなるだけでなく、面積
的にも拡がってしまうという欠点がある。 本発明の目的は、回路構成素子を削減し、面積的にも
小さな発振出力制御回路を提供することにある。 〔問題点を解決するための手段〕 本発明の発振出力制御回路は、クロック信号を受けこ
のクロック信号から各々異なる位相を有する複数の遅延
クロック信号を発生させる遅延回路と、複数の遅延クロ
ック信号を各々反転し複数の反転遅延クロック信号を発
生させる反転回路と、遅延回路から出力された複数の遅
延クロック信号を基準となるトリガ信号でラッチするラ
ッチ回路と、ラッチ回路の出力をデコードするデコーダ
回路と、複数の遅延クロック信号及び複数の反転遅延ク
ロック信号のうちの一つをデコーダ回路の出力に基づい
て選択する信号選択回路とを含んで構成される。 〔実施例〕 次に、本発明の実施例について図面を参照して説明す
る。 第１図は本発明の一実施例を説明するための発振出力
制御回路図である。 第１図に示すように、この発振出力制御回路は発振回
路１の出力信号である基本クロック２が遅延回路３へ入
力されるのは従来と同じであるが、異なるのはその出力
である各々位相の異なったデューティーサイクル50％の
遅延信号群４が位相比較回路５を構成する信号選択回路
9,反転回路８およびラッチ回路６へ入力されることにあ
る。また、このラッチ回路６への遅延信号４の入力は水
平同期信号12からトリガ発生回路10で発生されたトリガ
信号11の立上がりで行なわれ、このラッチ回路６の出力
はデコーダ回路７へ入力される。このデコーダ回路７
は、第１表に示すように、遅延信号入力の各々の状態に
より八種類の選択出力のうち一つを選択し、その選択信
号を信号選択回路９へ入力する。一方、遅延信号群４は
デューティーサイクルが50％としているので反転回路８
を通り反転信号が得られる。また、位相比較回路５にお
ける信号選択回路９は四種類の遅延信号群４と四種類の
前記反転信号の合計八種類の遅延信号の中、デコーダ回
路７で指定された遅延信号を一つ選択し出力13とする。
このように選択された選択出力13が最っともトリガ信号
11との位相差が少ない遅延信号として選択されたことに
なる。 第２図は第１図における各種信号のタイミング図であ
る。 第２図に示すように、このタイミング図における16〜
19が遅延回路３から得られる四種類の遅延信号を表わ
し、20〜23が反転回路８によって得られる四種類の反転
出力をそれぞれ表わす。このタイミング図からもわかる
ように、ここでは水平同期信号12から得られるトリガ信
号11に最っとも近い遅延信号19が選択出力13として得ら
れる。 〔発明の効果〕 以上説明したように、本発明の発振出力制御回路はデ
ューティーサイクル50％の遅延信号群を用い、トリガ信
号発生時の遅延信号群の状態をデコードして水平同期信
号に同期した信号を取り出すことにより、遅延信号の線
数および回路の素子数を大幅に削減することができると
いう効果がある。
受信機のような走査型表示装置の表示面に放送画面とは
異なる画像を放送画像と共に表示させる制御回路に用い
られる発振出力制御回路に関する。 〔従来の技術〕 従来、テレビジョン受信機のような走査形表示装置の
表示面に放送画像とは異なる画像（以下、異種画像とい
う）を放送画像と共に表示させる場合、異種画像を表示
装置の画面の定まった位置に表示するためには、画面に
おける異種画像の水平位置を決めなければならない。こ
のため、放送画像の水平同期信号に異種画像の水平同期
信号を同期させる必要がある。 第３図はかかる従来の一例を説明するための発振出力
制御回路図である。 第３図に示すように、かかる発振出力制御回路は発振
回路25から出力された基本クロック26に基づき遅延回路
27において位相をそれぞれ異ならせた遅延信号群28を作
成し、水平同期信号31に基づきトリガ発生回路32におい
て発生させたトリガ信号33と発振回路25から遅延回路27
を介して発生させた遅延信号群28の各々との位相を比較
して最っとも位相差の小さい遅延信号を位相比較回路29
にて選び出し、この選択出力30を水平同期信号に同期し
た信号とする。これにより、放送画像の水平同期信号に
同期した異種画像の水平同期信号が得られる。 第４図は第３図における各種信号のタイミング図であ
る。 第４図に示すように、放送画像の水平同期信号31から
トリガ信号33を出力する一方、それぞれ位相差を有する
遅延信号36〜43を作成し、これら遅延信号群の中からト
リガ信号33に最っとも近い遅延信号を選択出力30として
選択する。 〔発明が解決しようとする問題点〕 上述した従来の発振出力制御回路では、トリガ信号と
最っとも位相差の少ない遅延信号を選択する際、遅延信
号群の各々の信号の立上りと１つづつトリガ信号との位
相差を比較しているため、各各の遅延信号毎に比較回路
が必要であり、加えて多くの遅延信号が必要である。従
って、回路を構成する素子が多くなるだけでなく、面積
的にも拡がってしまうという欠点がある。 本発明の目的は、回路構成素子を削減し、面積的にも
小さな発振出力制御回路を提供することにある。 〔問題点を解決するための手段〕 本発明の発振出力制御回路は、クロック信号を受けこ
のクロック信号から各々異なる位相を有する複数の遅延
クロック信号を発生させる遅延回路と、複数の遅延クロ
ック信号を各々反転し複数の反転遅延クロック信号を発
生させる反転回路と、遅延回路から出力された複数の遅
延クロック信号を基準となるトリガ信号でラッチするラ
ッチ回路と、ラッチ回路の出力をデコードするデコーダ
回路と、複数の遅延クロック信号及び複数の反転遅延ク
ロック信号のうちの一つをデコーダ回路の出力に基づい
て選択する信号選択回路とを含んで構成される。 〔実施例〕 次に、本発明の実施例について図面を参照して説明す
る。 第１図は本発明の一実施例を説明するための発振出力
制御回路図である。 第１図に示すように、この発振出力制御回路は発振回
路１の出力信号である基本クロック２が遅延回路３へ入
力されるのは従来と同じであるが、異なるのはその出力
である各々位相の異なったデューティーサイクル50％の
遅延信号群４が位相比較回路５を構成する信号選択回路
9,反転回路８およびラッチ回路６へ入力されることにあ
る。また、このラッチ回路６への遅延信号４の入力は水
平同期信号12からトリガ発生回路10で発生されたトリガ
信号11の立上がりで行なわれ、このラッチ回路６の出力
はデコーダ回路７へ入力される。このデコーダ回路７
は、第１表に示すように、遅延信号入力の各々の状態に
より八種類の選択出力のうち一つを選択し、その選択信
号を信号選択回路９へ入力する。一方、遅延信号群４は
デューティーサイクルが50％としているので反転回路８
を通り反転信号が得られる。また、位相比較回路５にお
ける信号選択回路９は四種類の遅延信号群４と四種類の
前記反転信号の合計八種類の遅延信号の中、デコーダ回
路７で指定された遅延信号を一つ選択し出力13とする。
このように選択された選択出力13が最っともトリガ信号
11との位相差が少ない遅延信号として選択されたことに
なる。 第２図は第１図における各種信号のタイミング図であ
る。 第２図に示すように、このタイミング図における16〜
19が遅延回路３から得られる四種類の遅延信号を表わ
し、20〜23が反転回路８によって得られる四種類の反転
出力をそれぞれ表わす。このタイミング図からもわかる
ように、ここでは水平同期信号12から得られるトリガ信
号11に最っとも近い遅延信号19が選択出力13として得ら
れる。 〔発明の効果〕 以上説明したように、本発明の発振出力制御回路はデ
ューティーサイクル50％の遅延信号群を用い、トリガ信
号発生時の遅延信号群の状態をデコードして水平同期信
号に同期した信号を取り出すことにより、遅延信号の線
数および回路の素子数を大幅に削減することができると
いう効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例を説明するための発振出力制
御回路図、第２図は第１図における各種信号のタイミン
グ図、第３図は従来の一例を説明するための発振出力制
御回路図、第４図は第３図における各種信号のタイミン
グ図である。 １……発振回路、２……基本クロック、３……遅延回
路、４……遅延信号群、５……位相比較回路、６……ラ
ッチ回路、７……デコーダ回路、８……反転回路、９…
…信号選択回路、10……トリガ発生回路、11……トリガ
信号、12……水平同期信号、13……選択出力、16〜19…
…遅延信号、20〜23……反転出力。
御回路図、第２図は第１図における各種信号のタイミン
グ図、第３図は従来の一例を説明するための発振出力制
御回路図、第４図は第３図における各種信号のタイミン
グ図である。 １……発振回路、２……基本クロック、３……遅延回
路、４……遅延信号群、５……位相比較回路、６……ラ
ッチ回路、７……デコーダ回路、８……反転回路、９…
…信号選択回路、10……トリガ発生回路、11……トリガ
信号、12……水平同期信号、13……選択出力、16〜19…
…遅延信号、20〜23……反転出力。
Claims (1)
- (57)【特許請求の範囲】 １．クロック信号を受けこのクロック信号から各々異な
る位相を有する複数の遅延クロック信号を発生させる遅
延回路と、前記複数の遅延クロック信号を各々反転し複
数の反転遅延クロック信号を発生させる反転回路と、前
記遅延回路から出力された前記複数の遅延クロック信号
を基準となるトリガ信号でラッチするラッチ回路と、前
記ラッチ回路の出力をデコードするデコーダ回路と、前
記複数の遅延クロック信号及び前記複数の反転遅延クロ
ック信号のうちの一つを前記デコーダ回路の出力に基づ
いて選択する信号選択回路とを特徴とする発振出力制御
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62286108A JP2701273B2 (ja) | 1987-11-11 | 1987-11-11 | 発振出力制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62286108A JP2701273B2 (ja) | 1987-11-11 | 1987-11-11 | 発振出力制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01126012A JPH01126012A (ja) | 1989-05-18 |
| JP2701273B2 true JP2701273B2 (ja) | 1998-01-21 |
Family
ID=17700038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62286108A Expired - Lifetime JP2701273B2 (ja) | 1987-11-11 | 1987-11-11 | 発振出力制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2701273B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04298116A (ja) * | 1991-03-27 | 1992-10-21 | Toshiba Corp | サンプリング信号発生回路 |
| KR100543465B1 (ko) * | 2003-08-04 | 2006-01-20 | 고려대학교 산학협력단 | 지연된 클록 신호를 발생하는 장치 및 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61228726A (ja) * | 1985-04-02 | 1986-10-11 | Nec Corp | 発振出力制御回路 |
| JPH07123218B2 (ja) * | 1986-05-16 | 1995-12-25 | 株式会社トプコン | 走査同期信号発生回路 |
-
1987
- 1987-11-11 JP JP62286108A patent/JP2701273B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01126012A (ja) | 1989-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS581785B2 (ja) | 陰極線管の表示装置 | |
| JP2701273B2 (ja) | 発振出力制御回路 | |
| JPH01181389A (ja) | 画像処理装置 | |
| JP4173998B2 (ja) | ジッタ・キャンセルの方法および装置 | |
| JPS63224480A (ja) | 同期信号発生装置 | |
| JPS6153880A (ja) | 文字画像表示制御装置 | |
| KR0160725B1 (ko) | 수평동기신호 동기장치 | |
| KR100266164B1 (ko) | 분할된 화면 동기 구현 방법 및 장치(Method for Emboding Sync of Divided Picture and Apparatus thereof) | |
| JP2002190985A (ja) | 多画面映像信号処理装置 | |
| JPS61228726A (ja) | 発振出力制御回路 | |
| JP3008382B2 (ja) | Ｐａｌ用信号変換回路およびそれを用いたｐａｌ用ビデオ信号生成方法 | |
| SU1242927A1 (ru) | Устройство дл отображени информации на экране телевизионного индикатора | |
| KR100290845B1 (ko) | 평판디스플레이시스템의동기신호처리장치 | |
| JP2925669B2 (ja) | 同期信号発生装置 | |
| JPH0738806A (ja) | 信号切換装置 | |
| JPH03222584A (ja) | ビデオカメラの位相同期化装置 | |
| JPS62251787A (ja) | 同期クロツク発生回路 | |
| JPS61194488A (ja) | 映像信号表示装置 | |
| JPS585626B2 (ja) | 映像信号の合成方法 | |
| JPS6322592B2 (ja) | ||
| JPS62107576A (ja) | 画像表示装置 | |
| JPS61281770A (ja) | 外部同期装置 | |
| JPH0782308B2 (ja) | パーソナルコンピュータの同期合わせ回路 | |
| JPH09284679A (ja) | 非同期映像信号処理回路 | |
| JPH03267995A (ja) | サイン表示装置 |