JPS6322592B2 - - Google Patents
Info
- Publication number
- JPS6322592B2 JPS6322592B2 JP57203235A JP20323582A JPS6322592B2 JP S6322592 B2 JPS6322592 B2 JP S6322592B2 JP 57203235 A JP57203235 A JP 57203235A JP 20323582 A JP20323582 A JP 20323582A JP S6322592 B2 JPS6322592 B2 JP S6322592B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- memory
- circuit
- frequency division
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000001680 brushing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、文字多重放送システム、キヤプテン
システム、パーソナルコンピユータ、テレビゲー
ム等の表示装置に関するものである。
システム、パーソナルコンピユータ、テレビゲー
ム等の表示装置に関するものである。
従来例の構成とその問題点
従来の表示装置について第１図を用いて説明す
る。第１図は従来の表示装置における読出回路の
ブロツク図で、１はドツトカウンタ、２はメモリ
制御出力回路、３は水平垂直同期信号及び読出ア
ドレス発生回路、４は表示用メモリ、５はパラレ
ルーシリアル変換回路、６はデイレイドツト可変
シフトレジスタ、７はデイレイドツト数制御回
路、８は表示回路である。このように従来は、表
示用水平同期信号と表示用メモリ読出し周期の位
相は、固定して読出している。このため横スクロ
ール表示を行う為には、メモリを１周期早く読出
し、シフトレジスタで遅らせて表示し横スクロー
ルを行うという方法がとられている。しかしなが
らこのような従来装置では、メモリプレインの数
だけデイレイドツト数を制御できるシフトレジス
タが必要であり、その制御も複雑になるという欠
点があつた。
る。第１図は従来の表示装置における読出回路の
ブロツク図で、１はドツトカウンタ、２はメモリ
制御出力回路、３は水平垂直同期信号及び読出ア
ドレス発生回路、４は表示用メモリ、５はパラレ
ルーシリアル変換回路、６はデイレイドツト可変
シフトレジスタ、７はデイレイドツト数制御回
路、８は表示回路である。このように従来は、表
示用水平同期信号と表示用メモリ読出し周期の位
相は、固定して読出している。このため横スクロ
ール表示を行う為には、メモリを１周期早く読出
し、シフトレジスタで遅らせて表示し横スクロー
ルを行うという方法がとられている。しかしなが
らこのような従来装置では、メモリプレインの数
だけデイレイドツト数を制御できるシフトレジス
タが必要であり、その制御も複雑になるという欠
点があつた。
発明の目的
本発明は上記従来の欠点を解消するもので、メ
モリプレインの数だけ必要であつたデイレイ制御
可能なシフトレジスタを省略でき、回路を簡略に
できる表示装置を得ることを目的とする。
モリプレインの数だけ必要であつたデイレイ制御
可能なシフトレジスタを省略でき、回路を簡略に
できる表示装置を得ることを目的とする。
発明の構成
上記目的を達するため、本発明の表示装置は、
表示ドツト用クロツク信号を分周する分周カウン
タと、この分周カウンタの出力に応じてメモリ制
御出力の状態を決定するメモリ制御出力決定回路
と、前記分周カウンタを水平帰線期間にに停止さ
せ水平帰線期間中の分周カウンタの任意の出力値
の時に任意のドツトクロツク数だけ同じ出力値を
出力するように前記分周カウンタを制御するカウ
ンタ制御回路とを有して、表示用水平同期信号と
表示用メモリ読出周期との位相をドツトクロツク
単位で同期させ、表示画面をドツトクロツク単位
で横にスクロールして表示可能にした表示メモリ
読出回路を備えた構成である。
表示ドツト用クロツク信号を分周する分周カウン
タと、この分周カウンタの出力に応じてメモリ制
御出力の状態を決定するメモリ制御出力決定回路
と、前記分周カウンタを水平帰線期間にに停止さ
せ水平帰線期間中の分周カウンタの任意の出力値
の時に任意のドツトクロツク数だけ同じ出力値を
出力するように前記分周カウンタを制御するカウ
ンタ制御回路とを有して、表示用水平同期信号と
表示用メモリ読出周期との位相をドツトクロツク
単位で同期させ、表示画面をドツトクロツク単位
で横にスクロールして表示可能にした表示メモリ
読出回路を備えた構成である。
実施例の説明
以下、本発明の一実施例について、図面に基づ
いて説明する。
いて説明する。
第２図は本発明の一実施例における読出回路の
ブロツク図、第３図は第２図に示す回路のタイム
チヤートである。第２図及び第３図において、ａ
は表示ドツト用クロツクで、９はこの信号を分周
する分周カウンタであり、ｂは分周状態を示す信
号である。１０は分周状態信号ｂに応じて、表示
メモリ１２で読出す為の信号（CS等）を発生す
るメモリ制御出力決定回路であり、ｃはその出力
であるメモリ制御信号である。１１は表示ドツト
用クロツクａをカウントし、水平垂直同期信号ｄ
を発生する水平垂直同期信号及び読出アドレス発
生回路であり、同期信号を発生すると同時にその
カウントの出力によりメモリ読出アドレスｅを発
生する。ｆは水平同期信号であり、１５は水平帰
線期間中に分周カウンタ９を任意の時に任意のド
ツト数だけ停止させるカウンタ制御回路、ｇはそ
の為のカウンタ制御信号である。メモリ制御信号
ｃ及びメモリ読出アドレスｅにより表示メモリ１
２から読出された表示データｈは、通常パラレル
ーシリアル変換回路１３を通り、表示映像信号ｉ
となつて表示回路１４に入力される。この表示回
路１４は、水平垂直同期信号ｄによつて走査の制
御が行われる。ここで表示用水平同期信号とメモ
リ読出し周期の位相を合せる為には、分周カウン
タ９に、カウンタ制御回路１５から水平帰線期間
HBの間にST信号を送り分周カウンタ９を停止
させ、メモリ制御出力（第３図ではCSで代表）
を引伸せばよい。
ブロツク図、第３図は第２図に示す回路のタイム
チヤートである。第２図及び第３図において、ａ
は表示ドツト用クロツクで、９はこの信号を分周
する分周カウンタであり、ｂは分周状態を示す信
号である。１０は分周状態信号ｂに応じて、表示
メモリ１２で読出す為の信号（CS等）を発生す
るメモリ制御出力決定回路であり、ｃはその出力
であるメモリ制御信号である。１１は表示ドツト
用クロツクａをカウントし、水平垂直同期信号ｄ
を発生する水平垂直同期信号及び読出アドレス発
生回路であり、同期信号を発生すると同時にその
カウントの出力によりメモリ読出アドレスｅを発
生する。ｆは水平同期信号であり、１５は水平帰
線期間中に分周カウンタ９を任意の時に任意のド
ツト数だけ停止させるカウンタ制御回路、ｇはそ
の為のカウンタ制御信号である。メモリ制御信号
ｃ及びメモリ読出アドレスｅにより表示メモリ１
２から読出された表示データｈは、通常パラレル
ーシリアル変換回路１３を通り、表示映像信号ｉ
となつて表示回路１４に入力される。この表示回
路１４は、水平垂直同期信号ｄによつて走査の制
御が行われる。ここで表示用水平同期信号とメモ
リ読出し周期の位相を合せる為には、分周カウン
タ９に、カウンタ制御回路１５から水平帰線期間
HBの間にST信号を送り分周カウンタ９を停止
させ、メモリ制御出力（第３図ではCSで代表）
を引伸せばよい。
第３図において、DOTは表示ドツト用クロツ
ク、は水平同期信号である。このようにすれ
ば、カウンタ停止信号STで指定された時間、メ
モリ読出周期をずらせる事ができ、水平同期信号
HDと表示データの位相関係をドツト単位で決定
する事ができる。
ク、は水平同期信号である。このようにすれ
ば、カウンタ停止信号STで指定された時間、メ
モリ読出周期をずらせる事ができ、水平同期信号
HDと表示データの位相関係をドツト単位で決定
する事ができる。
また、このST信号を１ドツト早く出し、第３
図Ｂのようにすれば、Ａに比べて１ドツト左に
（通常左から右へラスタスキヤンする）データを
表示できる。これをくり返せば、横スクロール表
示が可能である。
図Ｂのようにすれば、Ａに比べて１ドツト左に
（通常左から右へラスタスキヤンする）データを
表示できる。これをくり返せば、横スクロール表
示が可能である。
また、前記表示メモリ１２を中央演算装置
CPUで読書をするシステムで、前記読出し周期
とCPUサイクルとが同期したシステムにおいて
は、メモリ制御出力と同様にCPUのクロツク信
号φ（第２図においてはｊ）を引伸す事により、
簡単に読出し周期とCPUサイクルの同期をとる
事ができる。
CPUで読書をするシステムで、前記読出し周期
とCPUサイクルとが同期したシステムにおいて
は、メモリ制御出力と同様にCPUのクロツク信
号φ（第２図においてはｊ）を引伸す事により、
簡単に読出し周期とCPUサイクルの同期をとる
事ができる。
発明の効果
以上説明したように本発明によれば、従来のよ
うにメモリプレイン数に応じたデイレイ制御可能
なシフトレジスタを必要とせず、クロツクの制御
回路を付け加えるだけで複数のメモリプレインに
対応でき、システムの簡略化及び低価格化が可能
で、しかも状況に応じて表示位置を容易に制御で
き、表示システムとCPUによる制御システムと
の同期がとれた使い易い表示装置を提供し得る。
うにメモリプレイン数に応じたデイレイ制御可能
なシフトレジスタを必要とせず、クロツクの制御
回路を付け加えるだけで複数のメモリプレインに
対応でき、システムの簡略化及び低価格化が可能
で、しかも状況に応じて表示位置を容易に制御で
き、表示システムとCPUによる制御システムと
の同期がとれた使い易い表示装置を提供し得る。
第１図は従来の表示装置における読出回路のブ
ロツク図、第２図は本発明の一実施例における表
示装置に用いる読出回路のブロツク図、第３図は
第２図に示す回路のタイムチヤートである。 ９……分周カウンタ、１０……メモリ制御出力
決定回路、１１……水平垂直同期信号及び読出ア
ドレス発生回路、１２……表示メモリ、１３……
パラレルーシリアル変換回路、１４……表示回
路、１５……カウンタ制御回路、DOT……表示
用ドツトクロツク、DSP……表示区間を示す信
号、……水平ブラシキング信号、……水
平同期信号、ST……カウンタ停止信号、……
メモリ制御信号、φ……CPUクロツク用信号。
ロツク図、第２図は本発明の一実施例における表
示装置に用いる読出回路のブロツク図、第３図は
第２図に示す回路のタイムチヤートである。 ９……分周カウンタ、１０……メモリ制御出力
決定回路、１１……水平垂直同期信号及び読出ア
ドレス発生回路、１２……表示メモリ、１３……
パラレルーシリアル変換回路、１４……表示回
路、１５……カウンタ制御回路、DOT……表示
用ドツトクロツク、DSP……表示区間を示す信
号、……水平ブラシキング信号、……水
平同期信号、ST……カウンタ停止信号、……
メモリ制御信号、φ……CPUクロツク用信号。
Claims (1)
- 【特許請求の範囲】 １ 表示ドツト用クロツク信号を分周する分周カ
ウンタと、この分周カウンタの出力に応じてメモ
リ制御出力の状態を決定するメモリ制御出力決定
回路と、前記分周カウンタを水平帰線期間に停止
させ水平帰線期間中の分周カウンタの任意の出力
値の時に任意のドツトクロツク数だけ同じ出力値
を出力する様に前記分周カウンタを制御するカウ
ンタ制御回路とを有して、表示用水平同期信号と
表示用メモリ読出周期との位相をドツトクロツク
単位で同期させ、表示画面をドツトクロツク単位
で横にスクロールして表示可能にした表示メモリ
読出回路を備えた表示装置。 ２ メモリ制御出力決定回路は、中央演算装置の
制御信号を出力し、表示用水平同期信号と表示用
メモリ読出し周期と中央演算装置の動作周期との
位相をドツトクロツク単位で同期させる構成とし
た特許請求の範囲第１項記載の表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57203235A JPS5993491A (ja) | 1982-11-18 | 1982-11-18 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57203235A JPS5993491A (ja) | 1982-11-18 | 1982-11-18 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5993491A JPS5993491A (ja) | 1984-05-29 |
| JPS6322592B2 true JPS6322592B2 (ja) | 1988-05-12 |
Family
ID=16470679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57203235A Granted JPS5993491A (ja) | 1982-11-18 | 1982-11-18 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5993491A (ja) |
-
1982
- 1982-11-18 JP JP57203235A patent/JPS5993491A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5993491A (ja) | 1984-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5977989A (en) | Method and apparatus for synchronizing video and graphics data in a multimedia display system including a shared frame buffer | |
| JP2710123B2 (ja) | 画像拡大装置 | |
| JP2570344B2 (ja) | 画像表示装置 | |
| JP3154190B2 (ja) | 汎用走査周期変換装置 | |
| JP3423327B2 (ja) | 映像信号入出力装置 | |
| GB2165719A (en) | Split-screen display arrangement | |
| JPS6322592B2 (ja) | ||
| JPS61172484A (ja) | ビデオフイ−ルドデコ−ダ | |
| JPH06178202A (ja) | 画像縮小装置 | |
| JPS6153880A (ja) | 文字画像表示制御装置 | |
| JP2701273B2 (ja) | 発振出力制御回路 | |
| JPS63257785A (ja) | 走査周波数変換方式 | |
| KR0132433Y1 (ko) | 비데오 필드 메모리의 쓰기 제어장치 | |
| EP0522181A4 (en) | Apparatus for processing video image | |
| JPS59135977A (ja) | テレビ画像拡大方法及び装置 | |
| JPH08163399A (ja) | ディジタル信号の位相差吸収装置 | |
| JPH0990920A (ja) | 映像信号変換装置 | |
| KR100208374B1 (ko) | 영상신호처리 시스템에서 유효화면크기 가변회로 | |
| JPH08160939A (ja) | デジタルビデオデータ取込用バッファ回路 | |
| JPS585785A (ja) | 表示制御回路 | |
| KR20000020092A (ko) | 와이드 피디피 티브이의 재생방법 및 회로 | |
| JPH03207177A (ja) | 縮小画面表示装置 | |
| JPH05336489A (ja) | アドバンスド・ブラックバースト信号発生方法と回路 | |
| JP2000134584A (ja) | インターフェース装置及び映像信号処理方法 | |
| KR19980068925A (ko) | 격행주사 모드-순차주사 모드 변환회로 |