JPH09284679A - 非同期映像信号処理回路 - Google Patents
非同期映像信号処理回路Info
- Publication number
- JPH09284679A JPH09284679A JP9794096A JP9794096A JPH09284679A JP H09284679 A JPH09284679 A JP H09284679A JP 9794096 A JP9794096 A JP 9794096A JP 9794096 A JP9794096 A JP 9794096A JP H09284679 A JPH09284679 A JP H09284679A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- video signal
- signal
- display
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 文字信号等の一定周期で発生する映像信号を
非同期のサンプリングクロックでサンプリングして表示
しても輪郭の揺れの目立たない表示を行う。 【解決手段】 マイコン１の制御によりＯＳＤＣ２から
水平同期信号Ｓ５、水平同期信号Ｓ６を基準とし発信回
路３で発生するクロックＳ７を発生クロックとして映像
信号Ｓ１を発生する。映像信号Ｓ１をラッチ回路５に発
生クロックＳ７でラッチして映像信号Ｓ２を得る。また
映像信号Ｓ１をラッチ回路６に発生クロックＳ７を反転
させたクロックでラッチして映像信号Ｓ３を得る。映像
信号Ｓ２とＳ３を切換回路７に入力し、垂直同期信号を
１／２したフィールド毎に反転する信号で切り換える。
切換回路７の出力とテレビ等の映像信号Ｓ８を合成して
Ａ／Ｄ変換回路９に入力し、表示クロックＳ４でディジ
タル映像信号Ｓ９としてＰＤＰ等に出力して表示する。
非同期のサンプリングクロックでサンプリングして表示
しても輪郭の揺れの目立たない表示を行う。 【解決手段】 マイコン１の制御によりＯＳＤＣ２から
水平同期信号Ｓ５、水平同期信号Ｓ６を基準とし発信回
路３で発生するクロックＳ７を発生クロックとして映像
信号Ｓ１を発生する。映像信号Ｓ１をラッチ回路５に発
生クロックＳ７でラッチして映像信号Ｓ２を得る。また
映像信号Ｓ１をラッチ回路６に発生クロックＳ７を反転
させたクロックでラッチして映像信号Ｓ３を得る。映像
信号Ｓ２とＳ３を切換回路７に入力し、垂直同期信号を
１／２したフィールド毎に反転する信号で切り換える。
切換回路７の出力とテレビ等の映像信号Ｓ８を合成して
Ａ／Ｄ変換回路９に入力し、表示クロックＳ４でディジ
タル映像信号Ｓ９としてＰＤＰ等に出力して表示する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＰＤＰやＬＣＤ等
のドットマトリクス型の表示デバイスに文字等の周期的
な映像信号をちらつきが少なく表示する非同期映像信号
処理回路に関する。
のドットマトリクス型の表示デバイスに文字等の周期的
な映像信号をちらつきが少なく表示する非同期映像信号
処理回路に関する。
【０００２】
【従来の技術】ＰＤＰやＬＣＤ等のドットマトリクス型
の表示デバイスにテレビ等の映像信号を表示するとき
は、同映像信号を前記ドットに合わせて一定周期の表示
クロックでサンプリングして表示する必要がある。しか
し、表示する映像信号が文字放送やチャネル番号などの
オンスクリーン表示のように、前記表示クロックとは同
期していない一定周期の発生クロックで前記映像信号を
生成している場合には、映像信号と表示クロックの周期
は同期せず、表示する文字等の輪郭部にサンプリングミ
スを起こし、がたがたになることがある。例えば、オン
スクリーン表示回路の発生クロックが１２ＭＨｚで表示
クロックを１２．５ＭＨｚとすると、これらの間の周期
の最小公倍数は２．０μＳとなり、２５周期に１回の割
合でサンプリング点が映像信号の切り替わり目に掛か
り、フィールド周期で同映像信号がサンプリングできる
場合とできない場合が生じ、輪郭が揺れることとなる。
の表示デバイスにテレビ等の映像信号を表示するとき
は、同映像信号を前記ドットに合わせて一定周期の表示
クロックでサンプリングして表示する必要がある。しか
し、表示する映像信号が文字放送やチャネル番号などの
オンスクリーン表示のように、前記表示クロックとは同
期していない一定周期の発生クロックで前記映像信号を
生成している場合には、映像信号と表示クロックの周期
は同期せず、表示する文字等の輪郭部にサンプリングミ
スを起こし、がたがたになることがある。例えば、オン
スクリーン表示回路の発生クロックが１２ＭＨｚで表示
クロックを１２．５ＭＨｚとすると、これらの間の周期
の最小公倍数は２．０μＳとなり、２５周期に１回の割
合でサンプリング点が映像信号の切り替わり目に掛か
り、フィールド周期で同映像信号がサンプリングできる
場合とできない場合が生じ、輪郭が揺れることとなる。
【０００３】
【発明が解決しようとする課題】本発明は上記問題点に
鑑みなされたもので、文字信号等の周期的に発生する映
像信号を非同期のサンプリングクロックでサンプリング
して表示しても輪郭の揺れの目立たない表示を行う技術
を提供することを目的とする。
鑑みなされたもので、文字信号等の周期的に発生する映
像信号を非同期のサンプリングクロックでサンプリング
して表示しても輪郭の揺れの目立たない表示を行う技術
を提供することを目的とする。
【０００４】
【課題を解決するための手段】表示する映像信号をフィ
ールド毎に同映像信号を発生するクロックに対して半周
期ずらしてサンプリングする、又は、表示する映像信号
をフィールド毎に表示するサンプリングクロックに対し
て半周期ずらしてサンプリングすることにより、表示す
る文字等の輪郭があるフィールドでサンプリングミスで
欠けても、次のフィールドではサンプリングして表示す
るようにし全体として揺れの少ない表示とする。
ールド毎に同映像信号を発生するクロックに対して半周
期ずらしてサンプリングする、又は、表示する映像信号
をフィールド毎に表示するサンプリングクロックに対し
て半周期ずらしてサンプリングすることにより、表示す
る文字等の輪郭があるフィールドでサンプリングミスで
欠けても、次のフィールドではサンプリングして表示す
るようにし全体として揺れの少ない表示とする。
【０００５】
【発明の実施の形態】文字信号等の発生クロックで周期
的に発生する映像信号を同発生クロックと非同期の表示
クロックでサンプリングしてＰＤＰやＬＣＤ等のドット
マトリクス型の表示デバイスに表示する表示装置におい
て、前記映像信号をフィールド毎に前記発生クロックに
対して半周期ずらしてサンプリングする。
的に発生する映像信号を同発生クロックと非同期の表示
クロックでサンプリングしてＰＤＰやＬＣＤ等のドット
マトリクス型の表示デバイスに表示する表示装置におい
て、前記映像信号をフィールド毎に前記発生クロックに
対して半周期ずらしてサンプリングする。
【０００６】発生クロックはディーティ５０％とし、前
記映像信号を同発生クロックの立ち上がりでラッチする
回路と立ち下がりでラッチする回路を設け、同各ラッチ
回路の出力を垂直同期信号をカウントする１／２カウン
タの出力で切り換えて前記映像信号をフィールド毎に前
記発生クロックに対して半周期ずれた映像信号とする。
記映像信号を同発生クロックの立ち上がりでラッチする
回路と立ち下がりでラッチする回路を設け、同各ラッチ
回路の出力を垂直同期信号をカウントする１／２カウン
タの出力で切り換えて前記映像信号をフィールド毎に前
記発生クロックに対して半周期ずれた映像信号とする。
【０００７】文字信号等の発生クロックで周期的に発生
する映像信号を同発生クロックと非同期の表示クロック
でサンプリングしてＰＤＰやＬＣＤ等のドットマトリク
ス型の表示デバイスに表示する表示装置において、前記
映像信号をフィールド毎に前記表示クロックに対して半
周期ずらしてサンプリングする。
する映像信号を同発生クロックと非同期の表示クロック
でサンプリングしてＰＤＰやＬＣＤ等のドットマトリク
ス型の表示デバイスに表示する表示装置において、前記
映像信号をフィールド毎に前記表示クロックに対して半
周期ずらしてサンプリングする。
【０００８】表示クロックの周期をフィールド毎に半周
期ずらすることにより、前記映像信号に対してフィール
ド毎に前記表示クロックを半周期ずらしてサンプリング
する。
期ずらすることにより、前記映像信号に対してフィール
ド毎に前記表示クロックを半周期ずらしてサンプリング
する。
【０００９】表示クロックはディーティ５０％とし、同
表示クロックの反転回路と、表示クロックと反転表示ク
ロックとの切換回路と、垂直同期信号をカウントする１
／２カウンタとを設け、同垂直同期信号を１／２カウン
トした出力で前記表示クロックと反転表示クロックとを
フィールド毎に切り換えて出力することにより、前記映
像信号に対してフィールド毎に半周期ずれたサンプリン
グクロックを得る。
表示クロックの反転回路と、表示クロックと反転表示ク
ロックとの切換回路と、垂直同期信号をカウントする１
／２カウンタとを設け、同垂直同期信号を１／２カウン
トした出力で前記表示クロックと反転表示クロックとを
フィールド毎に切り換えて出力することにより、前記映
像信号に対してフィールド毎に半周期ずれたサンプリン
グクロックを得る。
【００１０】
【実施例】図１は、本発明による非同期映像信号処理回
路の１実施例のブロック図、図２は同主要部の信号波形
のタイミング図である。マイコン１の制御によりオンス
クリーンディスプレイコントローラ（ＯＳＤＣ）２から
水平同期信号Ｓ５、垂直同期信号Ｓ６を基準とし、発振
回路３で発生するクロックＳ７を発生クロックとしてオ
ンスクリーン表示する文字等の映像信号Ｓ１を発生す
る。映像信号Ｓ１をラッチ回路５をもちいて発生クロッ
クＳ７の立ち上がりでラッチして映像信号Ｓ２を得る。
一方、映像信号Ｓ１をラッチ回路６を用いて、デューテ
ィが５０％の発生クロックＳ７をインバータ４で反転さ
せたクロックの立ち上がりでラッチして映像信号Ｓ３を
得る。映像信号Ｓ２とＳ３を切換回路７に入力し、垂直
同期信号Ｓ６を１／２カウンタ１０で１／２としたフィ
ールド毎に反転する信号で切り換える。切換回路７の出
力とテレビ等の映像信号Ｓ８を合成回路８で合成してＡ
／Ｄ変換回路９に入力し、表示クロックＳ４でディジタ
ル映像信号Ｓ９としてＰＤＰ等に出力して表示する。
路の１実施例のブロック図、図２は同主要部の信号波形
のタイミング図である。マイコン１の制御によりオンス
クリーンディスプレイコントローラ（ＯＳＤＣ）２から
水平同期信号Ｓ５、垂直同期信号Ｓ６を基準とし、発振
回路３で発生するクロックＳ７を発生クロックとしてオ
ンスクリーン表示する文字等の映像信号Ｓ１を発生す
る。映像信号Ｓ１をラッチ回路５をもちいて発生クロッ
クＳ７の立ち上がりでラッチして映像信号Ｓ２を得る。
一方、映像信号Ｓ１をラッチ回路６を用いて、デューテ
ィが５０％の発生クロックＳ７をインバータ４で反転さ
せたクロックの立ち上がりでラッチして映像信号Ｓ３を
得る。映像信号Ｓ２とＳ３を切換回路７に入力し、垂直
同期信号Ｓ６を１／２カウンタ１０で１／２としたフィ
ールド毎に反転する信号で切り換える。切換回路７の出
力とテレビ等の映像信号Ｓ８を合成回路８で合成してＡ
／Ｄ変換回路９に入力し、表示クロックＳ４でディジタ
ル映像信号Ｓ９としてＰＤＰ等に出力して表示する。
【００１１】表示クロックＳ４でサンプリングする映像
信号Ｓ８は、上記のようにフィールド毎にＳ２、Ｓ３と
半周期ずれた信号となっている。そのため、あるフィー
ルドの映像信号Ｓ２はあるタイミングｔ１でサンプリン
グすると信号の切り替わり時となっていて、Ａ／Ｄ変換
後のディジタル映像信号Ｓ９は不安定となるが、次のフ
ィールドの映像信号Ｓ３は信号の安定時となり、正しく
サンプリングされた映像信号Ｓ９が得られる。
信号Ｓ８は、上記のようにフィールド毎にＳ２、Ｓ３と
半周期ずれた信号となっている。そのため、あるフィー
ルドの映像信号Ｓ２はあるタイミングｔ１でサンプリン
グすると信号の切り替わり時となっていて、Ａ／Ｄ変換
後のディジタル映像信号Ｓ９は不安定となるが、次のフ
ィールドの映像信号Ｓ３は信号の安定時となり、正しく
サンプリングされた映像信号Ｓ９が得られる。
【００１２】図３は、本発明による非同期映像信号処理
回路の別の実施例のブロック図、図４は、同主要部の信
号波形のタイミング図である。一定周期の発生クロック
Ｓ３１で生成した文字信号等を含む映像信号Ｓ３２をＡ
／Ｄ変換回路３１でディジタル映像信号Ｓ３５としてＰ
ＤＰ等に表示する。Ａ／Ｄ変換クロックとなる表示クロ
ックは、フィールド毎に半周期ずらしたものとする。表
示クロックＳ３３はディーティ５０％として表示クロッ
クＳ３３と表示クロックＳ３３をインバータ３２で反転
させた表示クロックＳ３４を切換回路３３でフィールド
毎に切り替わる切換信号で切り換えて表示クロックとす
る。フィールド毎に切り替わる切換信号は、上記と同様
に垂直同期信号Ｓ３６を１／２カウンタ３４でカウント
して作る。
回路の別の実施例のブロック図、図４は、同主要部の信
号波形のタイミング図である。一定周期の発生クロック
Ｓ３１で生成した文字信号等を含む映像信号Ｓ３２をＡ
／Ｄ変換回路３１でディジタル映像信号Ｓ３５としてＰ
ＤＰ等に表示する。Ａ／Ｄ変換クロックとなる表示クロ
ックは、フィールド毎に半周期ずらしたものとする。表
示クロックＳ３３はディーティ５０％として表示クロッ
クＳ３３と表示クロックＳ３３をインバータ３２で反転
させた表示クロックＳ３４を切換回路３３でフィールド
毎に切り替わる切換信号で切り換えて表示クロックとす
る。フィールド毎に切り替わる切換信号は、上記と同様
に垂直同期信号Ｓ３６を１／２カウンタ３４でカウント
して作る。
【００１３】表示クロックは、フィールド毎にＳ３３、
Ｓ３４と半周期ずれた信号となるので、例えばあるフィ
ールドの表示クロックＳ３３の立ち上がりタイミングｔ
３１では映像信号Ｓ３２は切り替わり時となっているた
めＡ／Ｄ変換された映像信号Ｓ３５は不安定となるが、
次のフィールドの表示クロックＳ３４の立ち上がりタイ
ミングｔ３２では、映像信号Ｓ３２が安定となっている
ため、出力のディジタル映像信号Ｓ３５は安定となる。
Ｓ３４と半周期ずれた信号となるので、例えばあるフィ
ールドの表示クロックＳ３３の立ち上がりタイミングｔ
３１では映像信号Ｓ３２は切り替わり時となっているた
めＡ／Ｄ変換された映像信号Ｓ３５は不安定となるが、
次のフィールドの表示クロックＳ３４の立ち上がりタイ
ミングｔ３２では、映像信号Ｓ３２が安定となっている
ため、出力のディジタル映像信号Ｓ３５は安定となる。
【００１４】
【発明の効果】本発明は、以上説明したような形態で実
施され、以下に記載するような効果を奏する。
施され、以下に記載するような効果を奏する。
【００１５】文字信号等を発生クロックで周期的に発生
する映像信号を同発生クロックと非同期の表示クロック
でサンプリングしてＰＤＰやＬＣＤ等のドットマトリク
ス型の表示デバイスに表示する表示装置において、前記
映像信号をフィールド毎に前記発生クロックに対して半
周期ずらしてサンプリングすることで、あるフィールド
でサンプリングミスを起こしても次のフィールドでは正
常にサンプリングされるため表示全体としてはサンプリ
ングミスの目立たない表示となる。
する映像信号を同発生クロックと非同期の表示クロック
でサンプリングしてＰＤＰやＬＣＤ等のドットマトリク
ス型の表示デバイスに表示する表示装置において、前記
映像信号をフィールド毎に前記発生クロックに対して半
周期ずらしてサンプリングすることで、あるフィールド
でサンプリングミスを起こしても次のフィールドでは正
常にサンプリングされるため表示全体としてはサンプリ
ングミスの目立たない表示となる。
【００１６】発生クロックはディーティ５０％とし、前
記映像信号を同発生クロックの立ち上がりでラッチする
回路と立ち下がりでラッチする回路を設け、同各ラッチ
回路の出力を垂直同期信号をカウントする１／２カウン
タの出力で切り換えて前記映像信号をフィールド毎に前
記発生クロックに対して半周期ずれた映像信号とするこ
とで、容易に上記目的が達成できる。
記映像信号を同発生クロックの立ち上がりでラッチする
回路と立ち下がりでラッチする回路を設け、同各ラッチ
回路の出力を垂直同期信号をカウントする１／２カウン
タの出力で切り換えて前記映像信号をフィールド毎に前
記発生クロックに対して半周期ずれた映像信号とするこ
とで、容易に上記目的が達成できる。
【００１７】文字信号等を発生クロックで周期的に発生
する映像信号を同発生クロックと非同期の表示クロック
でサンプリングしてＰＤＰやＬＣＤ等のドットマトリク
ス型の表示デバイスに表示する表示装置において、前記
映像信号をフィールド毎に前記表示クロックに対して半
周期ずらしてサンプリングすることでも、フィールド毎
のサンプリングミスを無くすことができる。
する映像信号を同発生クロックと非同期の表示クロック
でサンプリングしてＰＤＰやＬＣＤ等のドットマトリク
ス型の表示デバイスに表示する表示装置において、前記
映像信号をフィールド毎に前記表示クロックに対して半
周期ずらしてサンプリングすることでも、フィールド毎
のサンプリングミスを無くすことができる。
【００１８】表示クロックの周期をフィールド毎に半周
期ずらすることにより、前記映像信号に対してフィール
ド毎に前記表示クロックを半周期ずらしてサンプリング
することで、単純な処理でサンプリングミスを目立たな
くできる。
期ずらすることにより、前記映像信号に対してフィール
ド毎に前記表示クロックを半周期ずらしてサンプリング
することで、単純な処理でサンプリングミスを目立たな
くできる。
【００１９】表示クロックはディーティ５０％とし、同
表示クロックの反転回路と、表示クロックと反転表示ク
ロックとの切換回路と、垂直同期信号をカウントする１
／２カウンタとを設け、同垂直同期信号を１／２カウン
トした出力で前記表示クロックと反転表示クロックとを
フィールド毎に切り換えて出力することにより、前記映
像信号に対してフィールド毎に半周期ずれたサンプリン
グクロックを得ることで、簡単な回路で上記目的が達成
できる。
表示クロックの反転回路と、表示クロックと反転表示ク
ロックとの切換回路と、垂直同期信号をカウントする１
／２カウンタとを設け、同垂直同期信号を１／２カウン
トした出力で前記表示クロックと反転表示クロックとを
フィールド毎に切り換えて出力することにより、前記映
像信号に対してフィールド毎に半周期ずれたサンプリン
グクロックを得ることで、簡単な回路で上記目的が達成
できる。
【図１】本発明による非同期映像信号処理回路の１実施
例のブロック図である。
例のブロック図である。
【図２】同主要部の信号波形のタイミング図である。
【図３】本発明による非同期映像信号処理回路の別の実
施例のブロック図である。
施例のブロック図である。
【図４】同主要部の信号波形のタイミング図である。
１ マイコン ２ オンスクリーンディスプレイコントローラ（ＯＳＤ
Ｃ） ３ 発信回路 ４ インバータ ５、６ ラッチ ７ 切換回路 ８ 合成回路 ９ Ａ／Ｄ変換回路 １０ １／２カウンタ Ｓ１、Ｓ２、Ｓ３、Ｓ８ 映像信号 Ｓ９ ディジタル映像信号 Ｓ４ 表示クロック Ｓ５ 水平同期信号 Ｓ６ 垂直同期信号 Ｓ７ 発生クロック ３１ Ａ／Ｄ変換回路 ３２ インバータ ３３ 切換回路 ３４ １／２カウンタ Ｓ３１ 発生クロック Ｓ３２ 映像信号 Ｓ３５ ディジタル映像信号 Ｓ３３、Ｓ３４ 表示クロック Ｓ３６ 垂直同期信号
Ｃ） ３ 発信回路 ４ インバータ ５、６ ラッチ ７ 切換回路 ８ 合成回路 ９ Ａ／Ｄ変換回路 １０ １／２カウンタ Ｓ１、Ｓ２、Ｓ３、Ｓ８ 映像信号 Ｓ９ ディジタル映像信号 Ｓ４ 表示クロック Ｓ５ 水平同期信号 Ｓ６ 垂直同期信号 Ｓ７ 発生クロック ３１ Ａ／Ｄ変換回路 ３２ インバータ ３３ 切換回路 ３４ １／２カウンタ Ｓ３１ 発生クロック Ｓ３２ 映像信号 Ｓ３５ ディジタル映像信号 Ｓ３３、Ｓ３４ 表示クロック Ｓ３６ 垂直同期信号
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０９Ｇ 3/20 4237−5Ｈ Ｇ０９Ｇ 3/20 Ｒ 3/36 3/36
Claims (5)
- 【請求項１】 文字信号等の発生クロックで周期的に発
生する映像信号を同発生クロックと非同期の表示クロッ
クでサンプリングしてＰＤＰやＬＣＤ等のドットマトリ
クス型の表示デバイスに表示する表示装置において、前
記映像信号をフィールド毎に前記発生クロックに対して
半周期ずらしてサンプリングすることを特徴とした非同
期映像信号処理回路。 - 【請求項２】 前記発生クロックはデューティ５０％と
し、前記映像信号を同発生クロックの立ち上がりでラッ
チする回路と立ち下がりでラッチする回路を設け、同各
ラッチ回路の出力を垂直同期信号をカウントする１／２
カウンタの出力で切り換えて前記映像信号をフィールド
毎に前記発生クロックに対して半周期ずれた映像信号と
することを特徴とした請求項１記載の非同期映像信号処
理回路。 - 【請求項３】 文字信号等の発生クロックで周期的に発
生する映像信号を同発生クロックと非同期の表示クロッ
クでサンプリングしてＰＤＰやＬＣＤ等のドットマトリ
クス型の表示デバイスに表示する表示装置において、前
記映像信号をフィールド毎に前記表示クロックに対して
半周期ずらしてサンプリングすることを特徴とした非同
期映像信号処理回路。 - 【請求項４】 表示クロックの周期をフィールド毎に半
周期ずらすることにより、前記映像信号に対してフィー
ルド毎に前記表示クロックを半周期ずらしてサンプリン
グすることを特徴とした請求項３記載の非同期映像信号
処理回路。 - 【請求項５】 前記表示クロックはディーティ５０％と
し、同表示クロックの反転回路と、原表示クロックと反
転表示クロックとの切換回路と、垂直同期信号をカウン
トする１／２カウンタとを設け、同垂直同期信号を１／
２カウントした出力で前記原表示クロックと反転表示ク
ロックとをフィールド毎に切り換えて出力することによ
り、前記映像信号に対してフィールド毎に半周期ずれた
サンプリングクロックを得ることを特徴とした請求項４
記載の非同期映像信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9794096A JPH09284679A (ja) | 1996-04-19 | 1996-04-19 | 非同期映像信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9794096A JPH09284679A (ja) | 1996-04-19 | 1996-04-19 | 非同期映像信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09284679A true JPH09284679A (ja) | 1997-10-31 |
Family
ID=14205673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9794096A Pending JPH09284679A (ja) | 1996-04-19 | 1996-04-19 | 非同期映像信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09284679A (ja) |
-
1996
- 1996-04-19 JP JP9794096A patent/JPH09284679A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS581785B2 (ja) | 陰極線管の表示装置 | |
| JPS61139174A (ja) | 倍速変換装置 | |
| US6130708A (en) | Trigger generator and waveform monitor | |
| JPH09284679A (ja) | 非同期映像信号処理回路 | |
| JPH05292476A (ja) | 汎用走査周期変換装置 | |
| JP2542707B2 (ja) | 水平同期パルス計測回路 | |
| KR0160725B1 (ko) | 수평동기신호 동기장치 | |
| JPH08275025A (ja) | ディジタル映像信号処理用の映像制御信号発生装置 | |
| KR890004851B1 (ko) | 더블스켄 텔레비죤의 문자발생 제어회로 | |
| KR100266164B1 (ko) | 분할된 화면 동기 구현 방법 및 장치(Method for Emboding Sync of Divided Picture and Apparatus thereof) | |
| JPS6153880A (ja) | 文字画像表示制御装置 | |
| JP2701273B2 (ja) | 発振出力制御回路 | |
| KR100721805B1 (ko) | 수평 ａｆｃ 회로 | |
| JP4239475B2 (ja) | 走査線変換装置 | |
| JP2925669B2 (ja) | 同期信号発生装置 | |
| JPH10304221A (ja) | ディジタル化された映像信号を直交した行及び列に配置する方法及び装置 | |
| JP2000338926A (ja) | 画像表示装置 | |
| JP2592264B2 (ja) | ビデオ信号発生装置 | |
| JPS6042990A (ja) | 映像切換装置 | |
| KR100216916B1 (ko) | 의사 수평/수직동기신호 발생회로 | |
| JP2644045B2 (ja) | ハイビジョン受信機の時間圧縮装置 | |
| JPS6212284A (ja) | 信号処理回路 | |
| JPH1013703A (ja) | 垂直位相調整回路 | |
| JPH0683302A (ja) | 画像表示装置 | |
| JPH087546B2 (ja) | 画像処理装置 |