JPS6212284A - 信号処理回路 - Google Patents
信号処理回路Info
- Publication number
- JPS6212284A JPS6212284A JP60151593A JP15159385A JPS6212284A JP S6212284 A JPS6212284 A JP S6212284A JP 60151593 A JP60151593 A JP 60151593A JP 15159385 A JP15159385 A JP 15159385A JP S6212284 A JPS6212284 A JP S6212284A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- width
- bit
- minimum unit
- luminance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、文字放送を受信することのできるテレビジョ
ン受像機等における信号処理回路に関するものである。
ン受像機等における信号処理回路に関するものである。
従来の技術
文字放送に於て、文字９図形情報を受信機に表示する場
合、ＲＦ或いは、複合映像信号に変換し、通常のカラー
テレビ受像機で表示する時、１ビット幅の信号に着色す
る事は信号の帯域の関係で、極めて困難である為、便宜
的に、信号（文字或いは図形の部分即ち、輝度信号のあ
る部分）の幅を約０．５〜１ビット広くして着色し易く
している。
合、ＲＦ或いは、複合映像信号に変換し、通常のカラー
テレビ受像機で表示する時、１ビット幅の信号に着色す
る事は信号の帯域の関係で、極めて困難である為、便宜
的に、信号（文字或いは図形の部分即ち、輝度信号のあ
る部分）の幅を約０．５〜１ビット広くして着色し易く
している。
従来の文字放送受信機の中の関係する部分のみを第４図
に示す。第４図に於て、１は輝度メモリの読出しアドレ
ス発生回路、２は輝度メモリ、３は色符号メモリの読出
しアドレス発生回路、１ｏは着色処理回路、１１Ｙは輝
度信号の０６ビツト拡大回路、１１Ｇは色符号のα６ピ
ツト拡大回路であシ、１２はＮＴＳＣエンコーダである
。以上の構成に於て、着色処理回路１ｏのＲ，Ｇ、Ｂ出
力をモニターＴＶで見る場合、ＣＲＴ上に１ビット幅で
着色されて見えるが、ＮＴＳＣエンコーダ１２の出力ｉ
ＲＦに変換したシ、映像入力端子から入力してＣＲＴ上
に表示する時、文字２図形の輝度及び色符号全０．６ビ
ツト分だけ広げて着色しやすくしていた。
に示す。第４図に於て、１は輝度メモリの読出しアドレ
ス発生回路、２は輝度メモリ、３は色符号メモリの読出
しアドレス発生回路、１ｏは着色処理回路、１１Ｙは輝
度信号の０６ビツト拡大回路、１１Ｇは色符号のα６ピ
ツト拡大回路であシ、１２はＮＴＳＣエンコーダである
。以上の構成に於て、着色処理回路１ｏのＲ，Ｇ、Ｂ出
力をモニターＴＶで見る場合、ＣＲＴ上に１ビット幅で
着色されて見えるが、ＮＴＳＣエンコーダ１２の出力ｉ
ＲＦに変換したシ、映像入力端子から入力してＣＲＴ上
に表示する時、文字２図形の輝度及び色符号全０．６ビ
ツト分だけ広げて着色しやすくしていた。
発明が解決しようとする問題点
しかしながら、上記構成では、１ビツト幅に限らず、２
ビツト以上でもすべて０．６ビツト広げてしまうので、
色符号（バックカラー）の信号分が、必ずＯ，Ｓビット
削られるという欠点がある。（′２２ビツト以上であれ
ば、広げなくても着色は行なえる。） 本発明は上記問題点に鑑み、１ビツト幅の信号のみ、０
．５ビツト分だけ幅を広げようとするものである。
ビツト以上でもすべて０．６ビツト広げてしまうので、
色符号（バックカラー）の信号分が、必ずＯ，Ｓビット
削られるという欠点がある。（′２２ビツト以上であれ
ば、広げなくても着色は行なえる。） 本発明は上記問題点に鑑み、１ビツト幅の信号のみ、０
．５ビツト分だけ幅を広げようとするものである。
問題点を解決するための手段
上記問題点を解決するため本発明の信号処理回路は、１
ビツト幅の輝度信号のみを検出し、その部分のみ０．５
ビツトだけ幅を広げるという回路を備えたものである。
ビツト幅の輝度信号のみを検出し、その部分のみ０．５
ビツトだけ幅を広げるという回路を備えたものである。
作用
本発明は上記構成によって、１ビツト幅の輝度信号及び
、それに対応する色符号信号’Ｑ０．５ビットだけ広げ
て、ＮＴＳＣエンコーダへ供給し、１．６ビツト幅の着
色文字又は図形信号を形成し、カラーテレビ受信機へ供
給する。
、それに対応する色符号信号’Ｑ０．５ビットだけ広げ
て、ＮＴＳＣエンコーダへ供給し、１．６ビツト幅の着
色文字又は図形信号を形成し、カラーテレビ受信機へ供
給する。
実施例
以下本発明の実施例について、図面を参照しながら説明
する。第１図は、本発明の一実施例の信号処理回路の主
要部を示すものである。
する。第１図は、本発明の一実施例の信号処理回路の主
要部を示すものである。
第１図において、１は輝度メモリ２の読出しアドレス発
生回路、２は輝度メモリで、例えば横２４８×縦２０４
ビツト（＝＝５０６９２ビット）の容量を有する。３は
色符号メモリ４の読出しアドレス発生回路、４は色符号
メモリで、現在放送中のパター、ン方式なら、横３１ブ
ロック×縦１７列で１ブロック当り８ビツトの計４，２
１６ビツトの容量を有している。５は３ピツトの直列入
力。
生回路、２は輝度メモリで、例えば横２４８×縦２０４
ビツト（＝＝５０６９２ビット）の容量を有する。３は
色符号メモリ４の読出しアドレス発生回路、４は色符号
メモリで、現在放送中のパター、ン方式なら、横３１ブ
ロック×縦１７列で１ブロック当り８ビツトの計４，２
１６ビツトの容量を有している。５は３ピツトの直列入
力。
並列出力のシフトレジスタで、６，７は反転器、８は３
人力ＡＮＤゲート、９は１ビツトの遅延回路、１０は着
色処理回路、１１Ｙは輝度信号の０．５ビツト拡大回路
、１１Ｇは色符号のＯ，Ｓビット拡大回路、１２はＮＴ
ＳＣエンコーダである。
人力ＡＮＤゲート、９は１ビツトの遅延回路、１０は着
色処理回路、１１Ｙは輝度信号の０．５ビツト拡大回路
、１１Ｇは色符号のＯ，Ｓビット拡大回路、１２はＮＴ
ＳＣエンコーダである。
以上の如く構成された信号処理回路について、以下第１
図、第２図、第３図を用いて説明する。先ず第１図は、
主要部の構成を示すもので、第１図の読出しアドレス発
生回路１及び、３は、（図示していない）表示クロック
発生回路に同期して変化し、読出しアドレス発生回路１
は、水平走査期間内に２４８クロック分変化し、かつ１
水平走査線毎に変化する。パターン方式の文字放送の場
合、読出しアドレス発生回路３は、−水平走査線内では
、８クロツク毎に変化し、１２水平走査線毎に変化する
。読出しアドレス発生回路１及び３からのアドレスによ
り、メモリ２及び、４の内容が両者同期して読み出され
るが、輝度メモリ２の出力は、シフトレジスタ６へ入力
されて、第３図のＣＬＫ（φ１）でクロックされる。輝
度メモリ２の出力は第３図のＤａｔａ、（Ｄｑ） で
あシ、アドレスはＡ。
図、第２図、第３図を用いて説明する。先ず第１図は、
主要部の構成を示すもので、第１図の読出しアドレス発
生回路１及び、３は、（図示していない）表示クロック
発生回路に同期して変化し、読出しアドレス発生回路１
は、水平走査期間内に２４８クロック分変化し、かつ１
水平走査線毎に変化する。パターン方式の文字放送の場
合、読出しアドレス発生回路３は、−水平走査線内では
、８クロツク毎に変化し、１２水平走査線毎に変化する
。読出しアドレス発生回路１及び３からのアドレスによ
り、メモリ２及び、４の内容が両者同期して読み出され
るが、輝度メモリ２の出力は、シフトレジスタ６へ入力
されて、第３図のＣＬＫ（φ１）でクロックされる。輝
度メモリ２の出力は第３図のＤａｔａ、（Ｄｑ） で
あシ、アドレスはＡ。
であるとし、φ０ ＋ ＡＯ＋ ＤＯの間の時間関係は
、遅延時間を無視してあシ、φ１は、シフトレジスタ６
をクロックする場合Ｄｏよシ若干遅れるものとして考え
ておく。実際の回路では細かいタイミング調整も必要で
あるが本実施例の動作説明には影響が無いので省く。時
刻ｔｏ〜ｔ１で、シフトレジスタ６のｂ１端子にＤＯの
如く、１ビツト幅の「月の信号が現われる時、ｂｏ及び
ｂ２端子は「０」故、反転器６及び７で反転し、端子ｂ
１と共に３人力ＡＮＤゲート８へ加えると、３ＡＮＤゲ
ート８の出力は１ｏ＃１１のみ高レベルとなシ、この時
、ｔｌから０．６ビツト幅だけ「１」の信号を追加する
。この動作は後述する。
、遅延時間を無視してあシ、φ１は、シフトレジスタ６
をクロックする場合Ｄｏよシ若干遅れるものとして考え
ておく。実際の回路では細かいタイミング調整も必要で
あるが本実施例の動作説明には影響が無いので省く。時
刻ｔｏ〜ｔ１で、シフトレジスタ６のｂ１端子にＤＯの
如く、１ビツト幅の「月の信号が現われる時、ｂｏ及び
ｂ２端子は「０」故、反転器６及び７で反転し、端子ｂ
１と共に３人力ＡＮＤゲート８へ加えると、３ＡＮＤゲ
ート８の出力は１ｏ＃１１のみ高レベルとなシ、この時
、ｔｌから０．６ビツト幅だけ「１」の信号を追加する
。この動作は後述する。
一方、色符号は８ビット単位で変化するので、ｔ。
〜ｔ１が８ビツト目の時だけＯ，Ｓビット広げる必要が
あり、これは０．６ビツト拡大回路１１Ｇで実現される
。９は色符号メモリ４の出力位相と輝度信号のシフトレ
ジスタ５の端子ｂ１出力との位相を合わせる為の遅延回
路である。１ｏの着色処理回路は、Ｒ，Ｇ、Ｂ信号と、
輝度信号の論理積を形成してお仄公知である。
あり、これは０．６ビツト拡大回路１１Ｇで実現される
。９は色符号メモリ４の出力位相と輝度信号のシフトレ
ジスタ５の端子ｂ１出力との位相を合わせる為の遅延回
路である。１ｏの着色処理回路は、Ｒ，Ｇ、Ｂ信号と、
輝度信号の論理積を形成してお仄公知である。
次に第２図により、０．６ビツト拡大回路１１Ｙと１１
Ｃについて説明する。１３は表示クロック周波数ｆｃ（
一般に５．７〜６．０Ｍ七程度）の２倍のクロックを形
成する２ｆ０クロック形成回路で、２ｆｏは、水平偏向
の電流位相と同期している。
Ｃについて説明する。１３は表示クロック周波数ｆｃ（
一般に５．７〜６．０Ｍ七程度）の２倍のクロックを形
成する２ｆ０クロック形成回路で、２ｆｏは、水平偏向
の電流位相と同期している。
２ｆｃクロック形成回路１３の出力が第３図φ０で、に
分周回路１４の出力がφ１で、φ１により、読出しアド
レス発生回路１で、アドレス人ＯＩ Ａ１・・・が形成
される。（第３図はＡｏのみ示す）一方、第３図φ１を
、第２図の反転器１６で反転し義１とφ０の論理積の反
転ＩＮＡＮＤゲート１６で形成するとその出力に、第３
図φ２が得られる。φ２で、フリップフロップ１７を常
にリセットしておくと、そのＱ出力は、第１図ブロック
２８のＡＮＤゲート８の出力がｒＪレベルの時以外ｒＪ
（ｒｏ」）レベルである。
分周回路１４の出力がφ１で、φ１により、読出しアド
レス発生回路１で、アドレス人ＯＩ Ａ１・・・が形成
される。（第３図はＡｏのみ示す）一方、第３図φ１を
、第２図の反転器１６で反転し義１とφ０の論理積の反
転ＩＮＡＮＤゲート１６で形成するとその出力に、第３
図φ２が得られる。φ２で、フリップフロップ１７を常
にリセットしておくと、そのＱ出力は、第１図ブロック
２８のＡＮＤゲート８の出力がｒＪレベルの時以外ｒＪ
（ｒｏ」）レベルである。
第３図のｔｏ〜ｔ２ヲ考えると、ｔｏ％ｔ１で、ＡＮＤ
ゲート８の出力が高レベルとなり、ｔｌで、ｒＨＪレベ
ルからｒＬＪレベルへと変化し、この時、フリップフロ
ップ１７がセットされ、そのＱ出力は高レベルになる。
ゲート８の出力が高レベルとなり、ｔｌで、ｒＨＪレベ
ルからｒＬＪレベルへと変化し、この時、フリップフロ
ップ１７がセットされ、そのＱ出力は高レベルになる。
従ってＯＲゲート１８の出力は、第３図（Ｄｏ’）とな
る。ｔｌの時点で狭い幅の負パルスが出るので、抵抗１
９と容量２ｏで積分して除去し、バッフ１アンプ２１を
介し、ＮＴＳＣエンコーダー１２へ、第３図（Ｄｏ’）
を供給する。一方、ＯＲゲート２２，２３．２４へもフ
リップフロップ１７のＱ出力が伝えられるので、それら
の出力は第３図（Ｄｏ’）の如く、０．５ビット広くな
る。但し、遅延回路９のＲ，Ｇ、Ｈの出力信号は横方向
８ビツトであるから、実際には、８ビツト目がｔｏ％ｔ
、になった時のみ、ＯＲゲート２２，２３．２４の出力
が０．５ビット広くなる。この時、それぞれのＯＲゲー
ト出力にｔｌの点で幅の狭い負パルスが現われるので、
積分回路２５，２６．２７で除去する。積分回路２５，
２６．２７の構成は、抵抗と、容量であシ、抵抗１９と
コンデンサ２ｏと同じもので構成されている。以上の如
く構成すれば、輝度信号及び色符号信号’ｉｏ、５ビッ
ト分広げる事により、複合映像信号の形の信号に於ても
、１ビツト幅の信号に着色できる。
る。ｔｌの時点で狭い幅の負パルスが出るので、抵抗１
９と容量２ｏで積分して除去し、バッフ１アンプ２１を
介し、ＮＴＳＣエンコーダー１２へ、第３図（Ｄｏ’）
を供給する。一方、ＯＲゲート２２，２３．２４へもフ
リップフロップ１７のＱ出力が伝えられるので、それら
の出力は第３図（Ｄｏ’）の如く、０．５ビット広くな
る。但し、遅延回路９のＲ，Ｇ、Ｈの出力信号は横方向
８ビツトであるから、実際には、８ビツト目がｔｏ％ｔ
、になった時のみ、ＯＲゲート２２，２３．２４の出力
が０．５ビット広くなる。この時、それぞれのＯＲゲー
ト出力にｔｌの点で幅の狭い負パルスが現われるので、
積分回路２５，２６．２７で除去する。積分回路２５，
２６．２７の構成は、抵抗と、容量であシ、抵抗１９と
コンデンサ２ｏと同じもので構成されている。以上の如
く構成すれば、輝度信号及び色符号信号’ｉｏ、５ビッ
ト分広げる事により、複合映像信号の形の信号に於ても
、１ビツト幅の信号に着色できる。
以上の説明はパターン方式について述べたが、ハイブリ
ット方式（コード方式）でも、色符号が４ビツト幅に変
わるだけであり、全く同じ効果が得られる。
ット方式（コード方式）でも、色符号が４ビツト幅に変
わるだけであり、全く同じ効果が得られる。
発明の効果
以上のように本発明は、輝度信号の幅が１ビツトの部分
を検出し、その部分のみ０．５ビツトだけ幅を広げる回
路を設ける事により、１ビツト幅の信号も映像信号の形
で十分着色できる。
を検出し、その部分のみ０．５ビツトだけ幅を広げる回
路を設ける事により、１ビツト幅の信号も映像信号の形
で十分着色できる。
第１図は本発明の一実施例における信号処理回路の構成
を示すブロック図、第２図は第１図の詳細な構成を示す
ブロック図、第３図は第１図、第２図の動作説明のため
のタイムチャート、第４図は従来例の構成を示すブロッ
ク図である。 １．３・・・・・・読み出しアドレス発生回路、２・・
・・・・輝度メモリ、４・・・・・・色符号メモリ、５
・・・・・・シフトレジスタ、６，７・・・・・・反転
器、８・・・・・・３人力ＡＮＤゲート、９・・・・・
・１ビツト遅延回路、１０・・・・・・着色処理回路、
１１０．１１Ｙ・・・・・・０．５ビット拡大回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名１１
！ｋ１図 替
を示すブロック図、第２図は第１図の詳細な構成を示す
ブロック図、第３図は第１図、第２図の動作説明のため
のタイムチャート、第４図は従来例の構成を示すブロッ
ク図である。 １．３・・・・・・読み出しアドレス発生回路、２・・
・・・・輝度メモリ、４・・・・・・色符号メモリ、５
・・・・・・シフトレジスタ、６，７・・・・・・反転
器、８・・・・・・３人力ＡＮＤゲート、９・・・・・
・１ビツト遅延回路、１０・・・・・・着色処理回路、
１１０．１１Ｙ・・・・・・０．５ビット拡大回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名１１
！ｋ１図 替
Claims (2)
- （１）メモリからテレビ画面の垂直、水平の走査に同期
したクロックにより信号を読み出し、表示装置上に文字
図形信号を映出する装置に於ける基底周波数帯域の輝度
信号の最小単位幅と、前記輝度信号に少なくとも複合同
期信号を付加してＮＴＳＣ映像信号を形成する時の輝度
信号の最小単位幅を変える事を特徴とする信号処理回路
。 - （２）ＮＴＳＣ映像信号の輝度信号の最小単位の幅を表
示装置へ供給する輝度信号の最小単位の幅の約１．５倍
程度に広く設定し、最小単位の２倍以上の幅の輝度信号
に対しては、その幅を広げない事を特徴とする特許請求
の範囲第１項記載の信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60151593A JPH0740735B2 (ja) | 1985-07-10 | 1985-07-10 | 信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60151593A JPH0740735B2 (ja) | 1985-07-10 | 1985-07-10 | 信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6212284A true JPS6212284A (ja) | 1987-01-21 |
| JPH0740735B2 JPH0740735B2 (ja) | 1995-05-01 |
Family
ID=15521909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60151593A Expired - Lifetime JPH0740735B2 (ja) | 1985-07-10 | 1985-07-10 | 信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0740735B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04103712A (ja) * | 1990-08-22 | 1992-04-06 | Nkk Corp | 真空脱ガス装置のスノーケルの付着物除去方法 |
-
1985
- 1985-07-10 JP JP60151593A patent/JPH0740735B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04103712A (ja) * | 1990-08-22 | 1992-04-06 | Nkk Corp | 真空脱ガス装置のスノーケルの付着物除去方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0740735B2 (ja) | 1995-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4500908A (en) | Method and apparatus for standardizing nonstandard video signals | |
| JPS6061796A (ja) | 表示装置 | |
| JP2570344B2 (ja) | 画像表示装置 | |
| KR950009698B1 (ko) | 엔티에스씨/에치디티브이(ntsc/hdtvm) 듀얼 리시버의 라인 트리플러 | |
| JP3154190B2 (ja) | 汎用走査周期変換装置 | |
| JPS6212284A (ja) | 信号処理回路 | |
| JPS61172484A (ja) | ビデオフイ−ルドデコ−ダ | |
| JPH0683298A (ja) | 電波盗視防止方式 | |
| JPS6153880A (ja) | 文字画像表示制御装置 | |
| KR100405275B1 (ko) | 문자표시장치 | |
| JP3083031B2 (ja) | 文字放送装置 | |
| JPH09247574A (ja) | 走査線変換装置 | |
| KR100266164B1 (ko) | 분할된 화면 동기 구현 방법 및 장치(Method for Emboding Sync of Divided Picture and Apparatus thereof) | |
| JPS59214085A (ja) | 信号変換装置 | |
| KR860002145B1 (ko) | 화면표시장치의 화소 어긋내기회로 | |
| RU1795445C (ru) | Устройство дл отображени информации на экране электронно-лучевого индикатора | |
| JP2811195B2 (ja) | 表示装置 | |
| JPS61208981A (ja) | ２画面表示機能付高画質テレビジヨン受信機 | |
| JP2658118B2 (ja) | 静止画像表示装置 | |
| KR930005808B1 (ko) | 화상 시스템 | |
| JPS62198287A (ja) | 映像信号の変換回路 | |
| JPH0535248A (ja) | ビデオ表示装置 | |
| JPH0693762B2 (ja) | 走査周波数変換装置 | |
| JPH113066A (ja) | 液晶表示装置 | |
| JPS62269197A (ja) | 液晶表示装置 |