JPS62198287A - 映像信号の変換回路 - Google Patents
映像信号の変換回路Info
- Publication number
- JPS62198287A JPS62198287A JP61040631A JP4063186A JPS62198287A JP S62198287 A JPS62198287 A JP S62198287A JP 61040631 A JP61040631 A JP 61040631A JP 4063186 A JP4063186 A JP 4063186A JP S62198287 A JPS62198287 A JP S62198287A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- video signal
- written
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 22
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 230000006870 function Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、ラスター本数の異なる2つのディスプレイ装
置間に接続される変換回路に関する。
置間に接続される変換回路に関する。
(従来の技術)
従来、例えばラスター本数が200本である200ライ
ン映像信号を直接人力するディスプレイ装置が存在して
いる。
ン映像信号を直接人力するディスプレイ装置が存在して
いる。
(発明が解決しようとする問題点)
しかるに、このようなラスター本数の少ない映像信号を
ディスプレイ装置で表示した場合、画像が荒く見にくい
という問題点があった。
ディスプレイ装置で表示した場合、画像が荒く見にくい
という問題点があった。
(問題点を解決するための手段)
本発明は、ラスター本数の異なるディスプレイ装置間に
設けられる変換回路であって、入力水平同期信号が整数
倍の周波数の水平同期信号に変換出力され、該入力水平
同期信号に同期してビデオ信号が相互に切換入力される
第一メモリと第二メモリとを備え、入力中でないメモリ
のデータが前記整数回読出されるものである。
設けられる変換回路であって、入力水平同期信号が整数
倍の周波数の水平同期信号に変換出力され、該入力水平
同期信号に同期してビデオ信号が相互に切換入力される
第一メモリと第二メモリとを備え、入力中でないメモリ
のデータが前記整数回読出されるものである。
(作用)
例えば、入力される200ライン映像信号を400ライ
ン映像信号に変換する作用について述べると、200ラ
イン映像信号に含まれる水平同期信号を2倍の周波数に
変換出力する一方で、入力されるビデオ信号は、水平同
期信号によって2つのメモリに相互に切換入力され、入
力中でない他方のメモリからは2回同じデータを出力し
て200ライン時の走査線の間にもう1本走査線を書か
せる。
ン映像信号に変換する作用について述べると、200ラ
イン映像信号に含まれる水平同期信号を2倍の周波数に
変換出力する一方で、入力されるビデオ信号は、水平同
期信号によって2つのメモリに相互に切換入力され、入
力中でない他方のメモリからは2回同じデータを出力し
て200ライン時の走査線の間にもう1本走査線を書か
せる。
(実施例)
以下、本発明の実施例について図面を参照して説明する
。
。
図面は、セパレート方式の200ラインTTI。
レベル映像信号をパソコン(図示省略)から入力し、4
00ライン映像信号に変換する変換回路を示している。
00ライン映像信号に変換する変換回路を示している。
パソコンから入力される水平同期信号r、lはPLL回
路1に入力され、1/2N(Nは1水平周期におけるク
ロック〕のクロック信号に変換され、映像処理回路2の
第二クロック(CKg )として入力される。この第二
クロック (CKlL)は172分周器3を介して2倍
の周波数に変換され、第一クロック(CK、)として前
記映像処理回路2に入力されている。前記PLL回路1
は周知の回路構成からなる位相比較検出器1a、ループ
フィルタ1b、電圧制御発振器1c、及び1/2N分周
器1dによって帰還ループが形成された回路である。前
記映像処理回路2は、赤色(R)、緑色(G)、青色(
B)からなるビデオ信号が入力され、第一メモリ4及び
第二メモリ5からなる2つのメモリに交互に切換入力さ
れている。この入力されたビデオ信号は、前記第一クロ
ック(CK+)のタイミングに同期して書込まれ、前記
第二クロック(cKz)のタイミングによって読出され
るようになされており、これら切換動作は切換回路6に
よって制御されている。また、前記PLL回路1から出
力される第二クロック(CKz)は1/N分周器7を介
して400ライン映像信号用の水平同期信号として出力
される。この水平同期信号の周波数は入力された水平同
期信号の周波数の2倍となる。垂直同期信号fvはその
まま出力される。
路1に入力され、1/2N(Nは1水平周期におけるク
ロック〕のクロック信号に変換され、映像処理回路2の
第二クロック(CKg )として入力される。この第二
クロック (CKlL)は172分周器3を介して2倍
の周波数に変換され、第一クロック(CK、)として前
記映像処理回路2に入力されている。前記PLL回路1
は周知の回路構成からなる位相比較検出器1a、ループ
フィルタ1b、電圧制御発振器1c、及び1/2N分周
器1dによって帰還ループが形成された回路である。前
記映像処理回路2は、赤色(R)、緑色(G)、青色(
B)からなるビデオ信号が入力され、第一メモリ4及び
第二メモリ5からなる2つのメモリに交互に切換入力さ
れている。この入力されたビデオ信号は、前記第一クロ
ック(CK+)のタイミングに同期して書込まれ、前記
第二クロック(cKz)のタイミングによって読出され
るようになされており、これら切換動作は切換回路6に
よって制御されている。また、前記PLL回路1から出
力される第二クロック(CKz)は1/N分周器7を介
して400ライン映像信号用の水平同期信号として出力
される。この水平同期信号の周波数は入力された水平同
期信号の周波数の2倍となる。垂直同期信号fvはその
まま出力される。
上記構成からなる変換回路において、まず1水平周期分
のデータを第一メモリ4に書込む。次に、前記切換回路
6の切換動作によって次の1周期分第二メモリ5に書込
む間、第一メモリ4に既に読込んでいたデータを書込み
速度の2倍の早さで読出す、このため、1水平周期にお
いていずれかのメモリに書込ませる間に他方のメモリか
ら同じデータが2回読出され、200ライン時の走査線
の間に各々同じ信号でもう1本走査線を書かせる信号形
態に変換され出力される。なお、上述した実施例ではラ
スター本数を2倍の映像信号に変換する場合を構成した
が、これに限らずクロックの分周を変えれば種々のラス
ター本数を有する映像信号を扱うディスプレイ装置へ変
換出力することもできる。
のデータを第一メモリ4に書込む。次に、前記切換回路
6の切換動作によって次の1周期分第二メモリ5に書込
む間、第一メモリ4に既に読込んでいたデータを書込み
速度の2倍の早さで読出す、このため、1水平周期にお
いていずれかのメモリに書込ませる間に他方のメモリか
ら同じデータが2回読出され、200ライン時の走査線
の間に各々同じ信号でもう1本走査線を書かせる信号形
態に変換され出力される。なお、上述した実施例ではラ
スター本数を2倍の映像信号に変換する場合を構成した
が、これに限らずクロックの分周を変えれば種々のラス
ター本数を有する映像信号を扱うディスプレイ装置へ変
換出力することもできる。
(発明の効果)
以上述べたように、本発明によれば、゛ラスター本数の
少ない映像信号を変換出力するので細かく明瞭な画像を
視認することができる。
少ない映像信号を変換出力するので細かく明瞭な画像を
視認することができる。
図面は本発明に係る映像信号の変換回路の実施例を示す
ブロック図である。
ブロック図である。
Claims (1)
- 1)ラスター本数の異なるディスプレイ装置間に設けら
れる変換回路であって、入力水平同期信号が整数倍の周
波数の水平同期信号に変換出力され、該入力水平同期信
号に同期してビデオ信号が相互に切換入力される第一メ
モリと第二メモリとを備え、入力中でないメモリのデー
タが前記整数回読出されることを特徴とする映像信号の
変換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61040631A JPS62198287A (ja) | 1986-02-26 | 1986-02-26 | 映像信号の変換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61040631A JPS62198287A (ja) | 1986-02-26 | 1986-02-26 | 映像信号の変換回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62198287A true JPS62198287A (ja) | 1987-09-01 |
Family
ID=12585894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61040631A Pending JPS62198287A (ja) | 1986-02-26 | 1986-02-26 | 映像信号の変換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62198287A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02237281A (ja) * | 1989-03-10 | 1990-09-19 | Hitachi Ltd | テレビジョン受像機 |
JPH03171087A (ja) * | 1989-11-30 | 1991-07-24 | Matsushita Electric Ind Co Ltd | 画像処理装置 |
-
1986
- 1986-02-26 JP JP61040631A patent/JPS62198287A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02237281A (ja) * | 1989-03-10 | 1990-09-19 | Hitachi Ltd | テレビジョン受像機 |
JPH03171087A (ja) * | 1989-11-30 | 1991-07-24 | Matsushita Electric Ind Co Ltd | 画像処理装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05207326A (ja) | 水平圧縮pll回路 | |
JP3154190B2 (ja) | 汎用走査周期変換装置 | |
JPS61139174A (ja) | 倍速変換装置 | |
JPS62198287A (ja) | 映像信号の変換回路 | |
US4970596A (en) | Pseudo line locked write clock for picture-in-picture video applications | |
KR100227425B1 (ko) | 1픽셀 오차를 제거한 이중화면 표시장치 | |
JPH09247574A (ja) | 走査線変換装置 | |
JP2765684B2 (ja) | Ccd駆動用集積回路 | |
KR100266164B1 (ko) | 분할된 화면 동기 구현 방법 및 장치(Method for Emboding Sync of Divided Picture and Apparatus thereof) | |
KR940001381Y1 (ko) | 모니터의 주사선수 변환장치 | |
JPH0693762B2 (ja) | 走査周波数変換装置 | |
JPH0682263B2 (ja) | マトリクス表示装置のデ−タドライバ | |
JP2525599B2 (ja) | A/d変換回路 | |
JP2621260B2 (ja) | 画像の拡大縮小装置 | |
JPS60205581A (ja) | 表示装置 | |
JPH0628443B2 (ja) | 映像信号変換回路 | |
JPS59218494A (ja) | カラ−crtデイスプレイ装置 | |
JPH0738806A (ja) | 信号切換装置 | |
JPH0435284A (ja) | 液晶表示装置 | |
JPH0379165A (ja) | 同期信号発生回路 | |
JPH0580736A (ja) | キヤラクタジエネレータ | |
JPS6212284A (ja) | 信号処理回路 | |
JPH05111053A (ja) | 画像メモリリセツト信号生成装置 | |
JPH06334917A (ja) | テレビジョン信号方式別切換回路 | |
JPH08115065A (ja) | 映像データ生成装置およびこれを有する映像表示装置 |