JP2765684B2 - Ｃｃｄ駆動用集積回路 - Google Patents
Ｃｃｄ駆動用集積回路Info
- Publication number
- JP2765684B2 JP2765684B2 JP3316771A JP31677191A JP2765684B2 JP 2765684 B2 JP2765684 B2 JP 2765684B2 JP 3316771 A JP3316771 A JP 3316771A JP 31677191 A JP31677191 A JP 31677191A JP 2765684 B2 JP2765684 B2 JP 2765684B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- counter
- signal
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 18
- 230000000630 rising effect Effects 0.000 claims description 2
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/30—Transforming light or analogous information into electric information
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＣＣＤイメージセンサ
等を駆動するためのタイミング信号を発生するタイミン
グ信号作成回路と、テレビ基準信号を発生する同期信号
作成回路とを同一チップ上に形成したＣＣＤ駆動用集積
回路に関する。
等を駆動するためのタイミング信号を発生するタイミン
グ信号作成回路と、テレビ基準信号を発生する同期信号
作成回路とを同一チップ上に形成したＣＣＤ駆動用集積
回路に関する。
【０００２】
【従来の技術】ビデオカメラ等では、ＣＣＤイメージセ
ンサを駆動するためのタイミング信号を発生するタイミ
ング信号作成回路と、映像信号におけるテレビ基準信号
を発生する同期信号作成回路が必要となる。そして、こ
れらの回路は、クロック信号をそれぞれ適宜分周するこ
とによりタイミング信号やテレビ基準信号を作成するも
のなので、従来から機器の小型化や低価格化のために、
ＣＣＤ駆動用集積回路として同一チップ上に形成され１
チップ化が図られている。
ンサを駆動するためのタイミング信号を発生するタイミ
ング信号作成回路と、映像信号におけるテレビ基準信号
を発生する同期信号作成回路が必要となる。そして、こ
れらの回路は、クロック信号をそれぞれ適宜分周するこ
とによりタイミング信号やテレビ基準信号を作成するも
のなので、従来から機器の小型化や低価格化のために、
ＣＣＤ駆動用集積回路として同一チップ上に形成され１
チップ化が図られている。
【０００３】ところで、上記従来の同期信号作成回路
は、図３に示すように、複数段（図では８段）に配置さ
れたＤ型フリップフロップ回路３１〜３８からなるカウ
ンタを備えている。各段のＤ型フリップフロップ回路３
１〜３８は、自身のＱバー出力をＤ（データ）入力に接
続することによりそれぞれ分周回路を構成している。ま
た、初段のＤ型フリップフロップ回路３１では、ＣＫ
（クロック）入力にクロック信号を入力し、２段目以降
のＤ型フリップフロップ回路３２〜３８では、ＣＫバー
入力に前段のＤ型フリップフロップ回路３１〜３７のＱ
出力を入力するようになっている。従って、各段のＤ型
フリップフロップ回路３１〜３８のＱ出力を取り出した
カウンタ出力Ｑ1〜Ｑ8は、図４に示すように、クロック
信号を順次２分の１分周したパルスとなり、これらを適
宜組み合わせることにより必要なテレビ基準信号を発生
することができる。
は、図３に示すように、複数段（図では８段）に配置さ
れたＤ型フリップフロップ回路３１〜３８からなるカウ
ンタを備えている。各段のＤ型フリップフロップ回路３
１〜３８は、自身のＱバー出力をＤ（データ）入力に接
続することによりそれぞれ分周回路を構成している。ま
た、初段のＤ型フリップフロップ回路３１では、ＣＫ
（クロック）入力にクロック信号を入力し、２段目以降
のＤ型フリップフロップ回路３２〜３８では、ＣＫバー
入力に前段のＤ型フリップフロップ回路３１〜３７のＱ
出力を入力するようになっている。従って、各段のＤ型
フリップフロップ回路３１〜３８のＱ出力を取り出した
カウンタ出力Ｑ1〜Ｑ8は、図４に示すように、クロック
信号を順次２分の１分周したパルスとなり、これらを適
宜組み合わせることにより必要なテレビ基準信号を発生
することができる。
【０００４】また、タイミング信号作成回路も、同様の
分周回路からなるカウンタを備え、各分周回路の出力を
組み合わせることにより必要なタイミング信号を発生す
るようになっている。
分周回路からなるカウンタを備え、各分周回路の出力を
組み合わせることにより必要なタイミング信号を発生す
るようになっている。
【０００５】
【発明が解決しようとする課題】ただし、タイミング信
号作成回路では、ＣＣＤイメージセンサの映像期間内に
はカウンタを動作させず、映像期間外のブランキング期
間にのみカウンタを動作させることにより、このカウン
タ動作時のカウンタノイズが映像信号に影響を与えるこ
とがないようにしている。
号作成回路では、ＣＣＤイメージセンサの映像期間内に
はカウンタを動作させず、映像期間外のブランキング期
間にのみカウンタを動作させることにより、このカウン
タ動作時のカウンタノイズが映像信号に影響を与えるこ
とがないようにしている。
【０００６】ところが、同期信号作成回路は、テレビ基
準信号を発生するために映像期間中にもカウンタを動作
させなければならず、このカウンタの動作により各Ｄ型
フリップフロップ回路３１〜３８の出力レベルが切り換
わると、パルス電流によるカウンタノイズが発生するよ
うになる。しかも、このカウンタノイズは、図４に示す
ように、ある段のカウンタ出力Ｑ1〜Ｑ8の出力レベルが
切り換わる場合には、それよりも下位段の全てのカウン
タ出力Ｑ1〜Ｑ7も同時に出力レベルが切り換わるため、
パルス電流の重畳数が随時変化し、クロック信号からカ
ウンタ出力Ｑ8までの各分周周波数の成分を含むものと
なる。従って、たとえクロック信号が映像帯域外であっ
たとしても、これよりも低い周波数成分のカウンタノイ
ズが映像期間中に同一チップ上に形成されたタイミング
信号作成回路を介してＣＣＤイメージセンサの映像信号
に混入し、画像に縦縞の固定パターンを発生させて画質
を劣化させる原因となる。
準信号を発生するために映像期間中にもカウンタを動作
させなければならず、このカウンタの動作により各Ｄ型
フリップフロップ回路３１〜３８の出力レベルが切り換
わると、パルス電流によるカウンタノイズが発生するよ
うになる。しかも、このカウンタノイズは、図４に示す
ように、ある段のカウンタ出力Ｑ1〜Ｑ8の出力レベルが
切り換わる場合には、それよりも下位段の全てのカウン
タ出力Ｑ1〜Ｑ7も同時に出力レベルが切り換わるため、
パルス電流の重畳数が随時変化し、クロック信号からカ
ウンタ出力Ｑ8までの各分周周波数の成分を含むものと
なる。従って、たとえクロック信号が映像帯域外であっ
たとしても、これよりも低い周波数成分のカウンタノイ
ズが映像期間中に同一チップ上に形成されたタイミング
信号作成回路を介してＣＣＤイメージセンサの映像信号
に混入し、画像に縦縞の固定パターンを発生させて画質
を劣化させる原因となる。
【０００７】このため、従来のＣＣＤ駆動用集積回路
は、上記同期信号作成回路で発生するカウンタノイズの
影響をできるだけ抑制するために、この同期信号作成回
路とタイミング信号作成回路とをブロック化し、電源ラ
インやＧＮＤライン等により分離して形成しなければな
らず、集積回路の設計上に極めて大きな制約が課せられ
るという問題があった。
は、上記同期信号作成回路で発生するカウンタノイズの
影響をできるだけ抑制するために、この同期信号作成回
路とタイミング信号作成回路とをブロック化し、電源ラ
インやＧＮＤライン等により分離して形成しなければな
らず、集積回路の設計上に極めて大きな制約が課せられ
るという問題があった。
【０００８】本発明は、上記事情に鑑み、同期信号作成
回路のカウンタにおいて、同時に出力レベルを切り換え
る分周回路の数を一定として、カウンタノイズに低周波
の周波数成分が生じないようにすることにより、この同
期信号作成回路をタイミング信号作成回路と同一チップ
上に形成する際の集積回路の設計上の制約を緩和するこ
とができるＣＣＤ駆動用集積回路を提供することを目的
としている。
回路のカウンタにおいて、同時に出力レベルを切り換え
る分周回路の数を一定として、カウンタノイズに低周波
の周波数成分が生じないようにすることにより、この同
期信号作成回路をタイミング信号作成回路と同一チップ
上に形成する際の集積回路の設計上の制約を緩和するこ
とができるＣＣＤ駆動用集積回路を提供することを目的
としている。
【０００９】
【課題を解決するための手段】本発明のＣＣＤ駆動用集
積回路は、ＣＣＤイメージセンサを駆動するためのタイ
ミング信号を発生するタイミング信号作成回路とテレビ
基準信号を発生する同期信号作成回路とが同一チップ上
に形成されたＣＣＤ駆動用集積回路であって、該同期信
号作成回路が複数段の分周回路を備え、２段目以降の該
分周回路が、 初段の該分周回路から前前段の該分周回路
までの出力を反転したパルスと、前段の該分周回路の出
力パルスと、クロック信号とをＮＯＲ演算するＮＯＲ回
路と、 該ＮＯＲ回路の出力パルスの立ち上がりのタイミ
ングで出力レベルを切り換えるフリップフロップ回路と
で構成され、該複数の分周回路において、出力が同時に
変化する分周回路の数が何れの変化タイミングにおいて
も同じであるようにされており、そのことにより上記目
的が達成される。
積回路は、ＣＣＤイメージセンサを駆動するためのタイ
ミング信号を発生するタイミング信号作成回路とテレビ
基準信号を発生する同期信号作成回路とが同一チップ上
に形成されたＣＣＤ駆動用集積回路であって、該同期信
号作成回路が複数段の分周回路を備え、２段目以降の該
分周回路が、 初段の該分周回路から前前段の該分周回路
までの出力を反転したパルスと、前段の該分周回路の出
力パルスと、クロック信号とをＮＯＲ演算するＮＯＲ回
路と、 該ＮＯＲ回路の出力パルスの立ち上がりのタイミ
ングで出力レベルを切り換えるフリップフロップ回路と
で構成され、該複数の分周回路において、出力が同時に
変化する分周回路の数が何れの変化タイミングにおいて
も同じであるようにされており、そのことにより上記目
的が達成される。
【００１０】
【作用】本発明においては、同期信号作成回路は、クロ
ック信号を２分の１分周する初段分周回路と、この初段
分周回路以降に複数段接続され、クロック信号と前段ま
での各段の出力パルスに基づいて、前段の出力パルスに
おけるＨレベル又はＬレベルのいずれかの中央ごとに自
身の出力パルスのＨレベルとＬレベルを切り換える分周
回路とからなるカウンタを備えようにすることができ
る。
ック信号を２分の１分周する初段分周回路と、この初段
分周回路以降に複数段接続され、クロック信号と前段ま
での各段の出力パルスに基づいて、前段の出力パルスに
おけるＨレベル又はＬレベルのいずれかの中央ごとに自
身の出力パルスのＨレベルとＬレベルを切り換える分周
回路とからなるカウンタを備えようにすることができ
る。
【００１１】上記構成により、同期信号作成回路のカウ
ンタがクロック信号を初段分周回路と各段の分周回路に
よって順次分周することにより２進数のカウントを行
い、これに基づいてテレビ基準信号を発生する。
ンタがクロック信号を初段分周回路と各段の分周回路に
よって順次分周することにより２進数のカウントを行
い、これに基づいてテレビ基準信号を発生する。
【００１２】また、上記カウンタは、各段の分周回路の
出力パルスがそれぞれ異なるタイミングでＨレベルとＬ
レベルの切り換えを行い、かつ、ほとんどのクロック信
号のレベル切り換え時にいずれか１つの分周回路の出力
パルスのみが同時にレベル切り換えを行うようになる。
従って、このカウンタでは、各分周回路の出力レベル切
り換え時に発生するカウンタノイズを、クロック信号の
倍の周波数でパワーレベルが一定の信号となるようにす
ることができる。
出力パルスがそれぞれ異なるタイミングでＨレベルとＬ
レベルの切り換えを行い、かつ、ほとんどのクロック信
号のレベル切り換え時にいずれか１つの分周回路の出力
パルスのみが同時にレベル切り換えを行うようになる。
従って、このカウンタでは、各分周回路の出力レベル切
り換え時に発生するカウンタノイズを、クロック信号の
倍の周波数でパワーレベルが一定の信号となるようにす
ることができる。
【００１３】この結果、本発明のＣＣＤ駆動用集積回路
は、同期信号作成回路のカウンタで発生するカウンタノ
イズがクロック信号の倍の周波数成分のみ（より周波数
の高い高調波成分は無視する）から構成されるようにな
り、これよりも低い周波数成分のカウンタノイズが同一
チップ上に形成されたタイミング信号作成回路を介して
映像信号に悪影響を与えるようなことがほとんどなくな
る。
は、同期信号作成回路のカウンタで発生するカウンタノ
イズがクロック信号の倍の周波数成分のみ（より周波数
の高い高調波成分は無視する）から構成されるようにな
り、これよりも低い周波数成分のカウンタノイズが同一
チップ上に形成されたタイミング信号作成回路を介して
映像信号に悪影響を与えるようなことがほとんどなくな
る。
【００１４】なお、前段の出力パルスにおけるＨレベル
又はＬレベルのいずれかの中央ごとに自身の出力パルス
のＨレベルとＬレベルを切り換える２段目以降の分周回
路は、例えば初段分周回路から前前段の分周回路までの
出力を反転したパルスと前段の分周回路の出力パルスと
クロック信号とをＮＯＲ演算するＮＯＲ回路と、このＮ
ＯＲ回路の出力パルスの立ち上がりのタイミングで出力
レベルを切り換えるフリップフロップ回路とによって構
成することができる。
又はＬレベルのいずれかの中央ごとに自身の出力パルス
のＨレベルとＬレベルを切り換える２段目以降の分周回
路は、例えば初段分周回路から前前段の分周回路までの
出力を反転したパルスと前段の分周回路の出力パルスと
クロック信号とをＮＯＲ演算するＮＯＲ回路と、このＮ
ＯＲ回路の出力パルスの立ち上がりのタイミングで出力
レベルを切り換えるフリップフロップ回路とによって構
成することができる。
【００１５】
【実施例】本発明を実施例について以下に説明する。
【００１６】図１に本発明の一実施例を示す。本実施例
のＣＣＤ駆動用集積回路は、ＣＣＤイメージセンサを駆
動するためのタイミング信号を発生するタイミング信号
作成回路とテレビ基準信号を発生する同期信号作成回路
とが同一チップ上に形成されている。そして、同期信号
作成回路は、図１に示すカウンタを備えている。
のＣＣＤ駆動用集積回路は、ＣＣＤイメージセンサを駆
動するためのタイミング信号を発生するタイミング信号
作成回路とテレビ基準信号を発生する同期信号作成回路
とが同一チップ上に形成されている。そして、同期信号
作成回路は、図１に示すカウンタを備えている。
【００１７】上記カウンタは、複数段（図では８段）に
配置されたＤ型フリップフロップ回路１１〜１８と、各
段間に配置されたＮＯＲ回路２１〜２７とからなる。各
Ｄ型フリップフロップ回路１１〜１８は、自身のＱバー
出力がＤ（データ）入力に接続されているので、ＣＫ
（クロック）入力のパルスが立ち上がるたびにＱ出力及
びＱバー出力のＨレベルとＬレベルが切り換わり、これ
によってＣＫ入力のパルスを２分の１分周する分周回路
を構成している。また、各Ｄ型フリップフロップ回路１
１〜１８のＲバー入力には、リセット信号が入力される
ようになっていて、リセット信号の立ち下がりにより各
フリップフロップが初期状態に設定される。
配置されたＤ型フリップフロップ回路１１〜１８と、各
段間に配置されたＮＯＲ回路２１〜２７とからなる。各
Ｄ型フリップフロップ回路１１〜１８は、自身のＱバー
出力がＤ（データ）入力に接続されているので、ＣＫ
（クロック）入力のパルスが立ち上がるたびにＱ出力及
びＱバー出力のＨレベルとＬレベルが切り換わり、これ
によってＣＫ入力のパルスを２分の１分周する分周回路
を構成している。また、各Ｄ型フリップフロップ回路１
１〜１８のＲバー入力には、リセット信号が入力される
ようになっていて、リセット信号の立ち下がりにより各
フリップフロップが初期状態に設定される。
【００１８】初段のＤ型フリップフロップ回路１１は、
ＣＫ入力に外部からのクロック信号が入力されるように
なっている。従って、初段のＤ型フリップフロップ回路
１１のＱ出力を取り出したカウンタ出力Ｑ1は、図２に
示すように、クロック信号が立ち上がるたびにＨレベル
とＬレベルが切り換わり、このクロック信号を２分の１
分周したパルスとなる。ここで、クロック信号として
は、タイミング信号作成回路の２分の１クロックを使用
している。
ＣＫ入力に外部からのクロック信号が入力されるように
なっている。従って、初段のＤ型フリップフロップ回路
１１のＱ出力を取り出したカウンタ出力Ｑ1は、図２に
示すように、クロック信号が立ち上がるたびにＨレベル
とＬレベルが切り換わり、このクロック信号を２分の１
分周したパルスとなる。ここで、クロック信号として
は、タイミング信号作成回路の２分の１クロックを使用
している。
【００１９】また、２段目のＤ型フリップフロップ回路
１２のＣＫ入力には、１段目と２段目の間のＮＯＲ回路
２１の出力が入力されている。ＮＯＲ回路２１には、上
記クロック信号とカウンタ出力Ｑ1とが入力されてい
る。従って、ＮＯＲ回路２１からは、クロック信号とカ
ウンタ出力Ｑ1とが共にＬレベルの場合にのみＨレベル
となるパルスが出力され、２段目のＤ型フリップフロッ
プ回路１２のＱ出力を取り出したカウンタ出力Ｑ２は、
図２に示すように、ＮＯＲ回路２１の出力が立ち上がる
時、即ちカウンタ出力Ｑ1の各Ｌレベルの中間でＨレベ
ルとＬレベルが切り換わり、カウンタ出力Ｑ1を２分の
１分周したパルスとなる。
１２のＣＫ入力には、１段目と２段目の間のＮＯＲ回路
２１の出力が入力されている。ＮＯＲ回路２１には、上
記クロック信号とカウンタ出力Ｑ1とが入力されてい
る。従って、ＮＯＲ回路２１からは、クロック信号とカ
ウンタ出力Ｑ1とが共にＬレベルの場合にのみＨレベル
となるパルスが出力され、２段目のＤ型フリップフロッ
プ回路１２のＱ出力を取り出したカウンタ出力Ｑ２は、
図２に示すように、ＮＯＲ回路２１の出力が立ち上がる
時、即ちカウンタ出力Ｑ1の各Ｌレベルの中間でＨレベ
ルとＬレベルが切り換わり、カウンタ出力Ｑ1を２分の
１分周したパルスとなる。
【００２０】さらに、３段目以降のＮ段目のＤ型フリッ
プフロップ回路１３〜１８のＣＫ入力には、（Ｎ−１）
段目とＮ段目の間のＮＯＲ回路２２〜２７の出力がそれ
ぞれ入力されている。各ＮＯＲ回路２２〜２７には、ク
ロック信号と（Ｎ−１）段目のカウンタ出力ＱN-1と初
段から（Ｎ−２）段目までの全てのＤ型フリップフロッ
プ回路１１〜１７のＱバー出力とが入力されている。従
って、Ｎ段目のＤ型フリップフロップ回路１３〜１８の
Ｑ出力を取り出したカウンタ出力ＱNは、図２に示すよ
うに、それぞれのＮＯＲ回路２２〜２７の出力が立ち上
がる時、即ち（Ｎ−１）段目のカウンタ出力ＱN-1の各
Ｌレベルの中間でＨレベルとＬレベルが切り換わり、カ
ウンタ出力ＱN-1を２分の１分周したパルスとなる。
プフロップ回路１３〜１８のＣＫ入力には、（Ｎ−１）
段目とＮ段目の間のＮＯＲ回路２２〜２７の出力がそれ
ぞれ入力されている。各ＮＯＲ回路２２〜２７には、ク
ロック信号と（Ｎ−１）段目のカウンタ出力ＱN-1と初
段から（Ｎ−２）段目までの全てのＤ型フリップフロッ
プ回路１１〜１７のＱバー出力とが入力されている。従
って、Ｎ段目のＤ型フリップフロップ回路１３〜１８の
Ｑ出力を取り出したカウンタ出力ＱNは、図２に示すよ
うに、それぞれのＮＯＲ回路２２〜２７の出力が立ち上
がる時、即ち（Ｎ−１）段目のカウンタ出力ＱN-1の各
Ｌレベルの中間でＨレベルとＬレベルが切り換わり、カ
ウンタ出力ＱN-1を２分の１分周したパルスとなる。
【００２１】この結果、図１に示した同期信号作成回路
のカウンタは、各段のカウンタ出力Ｑ1〜Ｑ8のＨレベル
とＬレベルの切り換えが互いに全て異なるタイミングで
行われるようになり、また、クロック信号の各レベルの
切り換えごとに、ほとんど常にいずれか１つのカウンタ
出力Ｑ1〜Ｑ8のレベル切り換えが重畳するようになる。
従って、これら各段のカウンタ出力Ｑ1〜Ｑ8のレベル切
り換えによるパルス電流がほぼ一定の大きさとなるの
で、これにより発生するカウンタノイズも、図２に示す
ように、クロック信号の倍の周波数のほぼ均一なパワー
レベルとなる。しかも、クロック信号としてタイミング
信号作成回路の２分の１クロックを使用しているので、
このカウンタノイズは、映像帯域外の信号成分のみで構
成されるようになる。
のカウンタは、各段のカウンタ出力Ｑ1〜Ｑ8のＨレベル
とＬレベルの切り換えが互いに全て異なるタイミングで
行われるようになり、また、クロック信号の各レベルの
切り換えごとに、ほとんど常にいずれか１つのカウンタ
出力Ｑ1〜Ｑ8のレベル切り換えが重畳するようになる。
従って、これら各段のカウンタ出力Ｑ1〜Ｑ8のレベル切
り換えによるパルス電流がほぼ一定の大きさとなるの
で、これにより発生するカウンタノイズも、図２に示す
ように、クロック信号の倍の周波数のほぼ均一なパワー
レベルとなる。しかも、クロック信号としてタイミング
信号作成回路の２分の１クロックを使用しているので、
このカウンタノイズは、映像帯域外の信号成分のみで構
成されるようになる。
【００２２】以上説明したように、本実施例のＣＣＤ駆
動用集積回路によれば、同期信号作成回路で発生するカ
ウンタノイズを映像帯域外の信号成分のみとすることが
できるので、同一チップ上に形成したタイミング信号作
成回路を介してＣＣＤイメージセンサの映像信号に悪影
響を与えるようなことがほとんどなくなる。
動用集積回路によれば、同期信号作成回路で発生するカ
ウンタノイズを映像帯域外の信号成分のみとすることが
できるので、同一チップ上に形成したタイミング信号作
成回路を介してＣＣＤイメージセンサの映像信号に悪影
響を与えるようなことがほとんどなくなる。
【００２３】
【発明の効果】以上の説明から明らかなように、本発明
のＣＣＤ駆動用集積回路によれば、同期信号作成回路の
カウンタにおいて、同時に出力レベルを切り換える分周
回路の数を一定として、カウンタノイズに低周波の周波
数成分が生じないようにすることができるので、低い周
波数のカウンタノイズが同一チップ上に形成したタイミ
ング信号再生回路を介してＣＣＤイメージセンサの映像
信号に悪影響を与えるようなことがなくなり、集積回路
の設計上の制約を緩和することができる。しかも、ＣＣ
Ｄ駆動用集積回路において、タイミング信号作成回路と
同一チップ上に形成される同期信号作成回路を、複数段
の分周回路で構成するが、２段目以降の分周回路をＮＯ
Ｒ回路とフリップフロップ回路とで構成するので、回路
規模を小さく抑えることができる。従って、チップサイ
ズを小さくすることができるので、ＣＣＤ駆動用集積回
路の小型化を図ることができる。
のＣＣＤ駆動用集積回路によれば、同期信号作成回路の
カウンタにおいて、同時に出力レベルを切り換える分周
回路の数を一定として、カウンタノイズに低周波の周波
数成分が生じないようにすることができるので、低い周
波数のカウンタノイズが同一チップ上に形成したタイミ
ング信号再生回路を介してＣＣＤイメージセンサの映像
信号に悪影響を与えるようなことがなくなり、集積回路
の設計上の制約を緩和することができる。しかも、ＣＣ
Ｄ駆動用集積回路において、タイミング信号作成回路と
同一チップ上に形成される同期信号作成回路を、複数段
の分周回路で構成するが、２段目以降の分周回路をＮＯ
Ｒ回路とフリップフロップ回路とで構成するので、回路
規模を小さく抑えることができる。従って、チップサイ
ズを小さくすることができるので、ＣＣＤ駆動用集積回
路の小型化を図ることができる。
【図１】本発明の一実施例における、同期信号作成回路
のカウンタのブロック図である。
のカウンタのブロック図である。
【図２】その実施例における、同期信号作成回路のカウ
ンタの各信号波形を示すタイムチャートである。
ンタの各信号波形を示すタイムチャートである。
【図３】従来例における、同期信号作成回路のカウンタ
のブロック図である。
のブロック図である。
【図４】その従来例における、同期信号作成回路のカウ
ンタの各信号波形を示すタイムチャートである。
ンタの各信号波形を示すタイムチャートである。
１１〜１８ Ｄ型フリップフロップ回路 ２１〜２７ ＮＯＲ回路
Claims (1)
- 【請求項１】 ＣＣＤイメージセンサを駆動するための
タイミング信号を発生するタイミング信号作成回路とテ
レビ基準信号を発生する同期信号作成回路とが同一チッ
プ上に形成されたＣＣＤ駆動用集積回路であって、 該同期信号作成回路が複数段の分周回路を備え、２段目以降の該分周回路が、 初段の該分周回路から前前段の該分周回路までの出力を
反転したパルスと、前段の該分周回路の出力パルスと、
クロック信号とをＮＯＲ演算するＮＯＲ回路と、 該ＮＯＲ回路の出力パルスの立ち上がりのタイミングで
出力レベルを切り換えるフリップフロップ回路とで構成
され、 該複数の分周回路において、出力が同時に変化する分周
回路の数が何れの変化タイミングにおいても同じである
ＣＣＤ駆動用集積回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3316771A JP2765684B2 (ja) | 1991-11-29 | 1991-11-29 | Ｃｃｄ駆動用集積回路 |
| US07/864,952 US5339161A (en) | 1991-11-29 | 1992-04-07 | CCD driving IC circuit |
| DE69220897T DE69220897T2 (de) | 1991-11-29 | 1992-04-09 | Halbleiterschaltung zum Betrieb eines CCDs |
| EP92303145A EP0545515B1 (en) | 1991-11-29 | 1992-04-09 | A CCD Driving IC Circuit |
| KR1019920006294A KR950002413B1 (ko) | 1991-11-29 | 1992-04-15 | 전하결합소자(ccd) 구동 ic 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3316771A JP2765684B2 (ja) | 1991-11-29 | 1991-11-29 | Ｃｃｄ駆動用集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05153508A JPH05153508A (ja) | 1993-06-18 |
| JP2765684B2 true JP2765684B2 (ja) | 1998-06-18 |
Family
ID=18080745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3316771A Expired - Lifetime JP2765684B2 (ja) | 1991-11-29 | 1991-11-29 | Ｃｃｄ駆動用集積回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5339161A (ja) |
| EP (1) | EP0545515B1 (ja) |
| JP (1) | JP2765684B2 (ja) |
| KR (1) | KR950002413B1 (ja) |
| DE (1) | DE69220897T2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3571242B2 (ja) * | 1999-02-12 | 2004-09-29 | 株式会社メガチップス | 画像入力装置のタイミングジェネレータ |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60113532A (ja) * | 1983-11-24 | 1985-06-20 | Sharp Corp | Ａｄコンバ−タ |
| JPS6126373A (ja) * | 1984-07-17 | 1986-02-05 | Sanyo Electric Co Ltd | Ｃｃｄ固体撮像素子の駆動回路 |
| JPH0748824B2 (ja) * | 1986-12-24 | 1995-05-24 | 日本電気株式会社 | 固体撮像素子用クロツク発生器 |
| JPH0316199A (ja) * | 1988-11-21 | 1991-01-24 | Fujitsu Ltd | 放射ノイズ抑制方法およびその回路 |
| JPH02261275A (ja) * | 1989-03-31 | 1990-10-24 | Toshiba Corp | 同期信号発生装置 |
| JP2551997B2 (ja) * | 1989-05-24 | 1996-11-06 | 日本電気株式会社 | 固体撮像装置用同期信号発生回路 |
| EP0674391B1 (en) * | 1990-05-09 | 2001-10-17 | Matsushita Electric Industrial Co., Ltd. | Counter circuit |
-
1991
- 1991-11-29 JP JP3316771A patent/JP2765684B2/ja not_active Expired - Lifetime
-
1992
- 1992-04-07 US US07/864,952 patent/US5339161A/en not_active Expired - Lifetime
- 1992-04-09 EP EP92303145A patent/EP0545515B1/en not_active Expired - Lifetime
- 1992-04-09 DE DE69220897T patent/DE69220897T2/de not_active Expired - Lifetime
- 1992-04-15 KR KR1019920006294A patent/KR950002413B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0545515B1 (en) | 1997-07-16 |
| US5339161A (en) | 1994-08-16 |
| KR950002413B1 (ko) | 1995-03-17 |
| DE69220897D1 (de) | 1997-08-21 |
| EP0545515A3 (en) | 1993-10-13 |
| DE69220897T2 (de) | 1998-01-29 |
| EP0545515A2 (en) | 1993-06-09 |
| KR930011666A (ko) | 1993-06-24 |
| JPH05153508A (ja) | 1993-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2526558B2 (ja) | ビデオ信号のスキャンコンバ−タ装置 | |
| JP2765684B2 (ja) | Ｃｃｄ駆動用集積回路 | |
| US5519500A (en) | Synchronization signal generating circuit | |
| US4412250A (en) | Memory-type sync generator with reduced memory requirements | |
| JPH04219082A (ja) | 撮像装置およびそれに用いるカウンタ回路 | |
| JPS62198287A (ja) | 映像信号の変換回路 | |
| JP3013556B2 (ja) | タイミング発生器、固体撮像装置および固体撮像素子の駆動方法 | |
| JPS63296471A (ja) | 同期信号発生回路 | |
| JPH0379165A (ja) | 同期信号発生回路 | |
| JP3276797B2 (ja) | 水平出力パルス発生回路 | |
| JPH0698333A (ja) | Ｃｃｄ駆動装置 | |
| JP2557703B2 (ja) | モード設定回路 | |
| JPH06177722A (ja) | 広範囲遅延生成回路 | |
| JPH0713522A (ja) | マトリクス表示制御装置 | |
| JPH05111053A (ja) | 画像メモリリセツト信号生成装置 | |
| JPH0773364B2 (ja) | ジツタ補正回路 | |
| JP3448508B2 (ja) | データ伝送システム | |
| JP4432570B2 (ja) | 水平レジスタ転送パルス生成回路及びこの回路を有する撮像装置 | |
| JP3415649B2 (ja) | 信号発生回路 | |
| JPS6065678A (ja) | 画像メモリ装置 | |
| JP2000067493A (ja) | 磁気再生装置 | |
| JPH10145682A (ja) | パルス信号発生装置 | |
| JPH05183426A (ja) | 低ノイズカウンタ | |
| JPH06326890A (ja) | 同期信号生成回路 | |
| JPH09116396A (ja) | のこぎり波信号データ生成回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980319 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080403 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090403 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090403 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100403 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100403 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110403 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 14 |