KR860002145B1 - 화면표시장치의 화소 어긋내기회로 - Google Patents

화면표시장치의 화소 어긋내기회로 Download PDF

Info

Publication number
KR860002145B1
KR860002145B1 KR1019840008456A KR840008456A KR860002145B1 KR 860002145 B1 KR860002145 B1 KR 860002145B1 KR 1019840008456 A KR1019840008456 A KR 1019840008456A KR 840008456 A KR840008456 A KR 840008456A KR 860002145 B1 KR860002145 B1 KR 860002145B1
Authority
KR
South Korea
Prior art keywords
pixel
screen
video ram
multiplexer
clock signal
Prior art date
Application number
KR1019840008456A
Other languages
English (en)
Other versions
KR860005278A (ko
Inventor
송우길
Original Assignee
삼성전자 주식회사
정재은
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 정재은 filed Critical 삼성전자 주식회사
Priority to KR1019840008456A priority Critical patent/KR860002145B1/ko
Publication of KR860005278A publication Critical patent/KR860005278A/ko
Application granted granted Critical
Publication of KR860002145B1 publication Critical patent/KR860002145B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/153Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

내용 없음.

Description

화면표시장치의 화소 어긋내기회로
제1도는 본 발명의 회로도.
제2도는 본 발명이 적용된 표시화면.
제3도는 본 발명에 따른 화소표시확대도.
제4도는 종래의 회로도.
제5도는 제4도가 적용된 표시화면이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 비데오램 2 : 화면표시제어기
3 : 랫치회로 4 : 멀티플렉서
5 : D플립플롭 6 :
Figure kpo00001
분주기
7 : 버퍼 8 : 화소어긋내기상태
9 : 불가능한 화소 어긋내기 상태 HS, VS : 수평 및 수직등기신호
ψ : 둣트클록신호 tψ : 화소간격
본 발명은 컴퓨터 등의 화면표시에 이용되는 음극선관 라스터화면표시장치에 있어서 자연스러운 사선과부드러운 곡선 및 문자 등을 표시할 수 있도록 된 비트맵(bit-mapped) 색체화면표시장치의 화소어긋내기회로에 관한 것이다.
일반적으로 모니터의 화면상에 있어서 각각의 화소(picture element)에 해당하는 색체와 명암들을 정보처리해서 수비트를 이용하여 기억장치인 비데오램에 기억시키는 한편 이때 기억된 화소들의 정보를 초당 수십번정도의 티플레쉬속도로 화면상에 수평이나 수직으로 주사해서 문자나 도형 등을 표시하게 되는 비트맵 색채화면포시장치는 하나의 문자를 형성시키기 위해 5×7개나 7×9개의 화소를 사용하여 화면상에 한줄 80자씩 25줄을 표시할 수 있으므로 이를 위한 많은 고속기억장치가 소요하게 되었다.
그런데, 제4도에 나타나는 바와 같이 마이크로프로세서에서 데이터버스를 통해 데이터가 비데오램과 화면표시제어기에 입력되고, 이때 둣트클럭신호가 랫치회로와 화면표시제어기에 입력되어 화면표시제어기에서는 비데오램의 어드레스를 지정하면서 수평 및 수직등기신호를 발생시키며, 또 화면상의 모든 화소에 대한 색체와 명암등의 정보를 기억하고 있는 비데오램에서의 데이터는 랫치회로를 통해 랫치되었다가 색신호의버퍼를 통해 제5도와 같은 표시로 화면상에 나타난다.
즉, 종래의 비트맵방식의 화면표시장치에서는 제4도와 같이 비데오램이 반도체램으로 사용되어 많은 고속기억장치를 가지면서도 5×7개 또는 7×9개의 화소를 사용하여 문자나 도형 등을 나타내고자 할때 사선이나 곡선 등이 자연스럽지 못하였고, 특히 화면상의 화소수가 문제가 되는 것이 문자의 표현인데 5×11개의 화소를 사용하여 하나의 V문자를 표시한 제5도에서 보는 것처럼 문자의 사선부분이 자연스럽지 못하였으며, 또한 계단형태나 요철부분이 나타나고 있기 때문에 글자모양이 미려하지 못하고 판독속도가 느려서 사용자의 눈을 쉽게 피로하게 하였다.
그러나, 이러한 비트맵방식을 사용하는 화면표시장치에서 상기한 문자의 계단형태나 요철문제 등을 개선하려면 화면상에 나타나는 화소의 수를 2배 이상 증가시켜야 하는데, 이는 화면상에 화소의 수를 2배로 증가시키려면 값비싼 고속기억장치가 2배로 소요하게 되었다.
본 발명은 상기한 결점을 개선한 것으로 비트맵 방식의 화면표시장치에서 값비산 고속기억장치를 2배로하지 않고 약간의 기억장치 추가로 모니터 화면상의 각 화소에 대한 어긋내기 정보를 지정하여 기억시켜서
Figure kpo00002
화소거리만큼 어긋내기를 실시하므로써 모니터화면상에 실효화소수를 2배로 증가시켜 문자나 도형 등의 사선 또는 곡선 및 문자 등이 자연스럽고 부드럽게 표시할 수 있도록 된 화면표시장치의 화소어긋내기 회로를 제공함에 발명의 목적이 있다.
이하 본 발명의 구성 및 작용, 효과를 예시도면에 의거하여 상세히 설명하면 다음과 같다.
본 발명은 화면상 모든 화소에 대한 색체와 명암 등의 정보 등을 기억시키고 있는 비데오램(1)에 수평 및 수직동기신호(HS)(VS)가 발생되면서 비데오램(1)의 어드레스를 지정하게 되는 화면표시제어기(2), 지정된 어드레스의 데이터출력이 입력되어 랫치되는 랫치회로(3), 랫치된 출력을 어긋내기할 것인가를 제어하는 멀티플렉서(4)를 각각 연결하고, 화면표시 제어기(2)와 멀티플렉서(4) 입력단 및 D플립플롭(5) 입력단에는
Figure kpo00003
분주기(6)의 출력단을 연결하며, 멀티플렉서(4)의 다른 입력단에는 D플립플롭(5)의 출력단을 연결하고, 랫치회로(3)에는 3개의 버퍼(7)를 매개하여 색신호의 출력단(R)(G)(B)을 연결시킨 구조로 되어 있다.
미설명부호 8은 화소어긋내기상태, 9는 불가능한 화소어긋내기상태, ψ는 둣트클록신호, tψ는 화소간격, AD는 어드레스라인, DT1~DT7는 데이터, D, Q는 플립플롭(5)의 입출력단자 등을 나타낸다.
제1도는 상기한 구조로 되어 있는 본발명의 회로도를 나타내는 것으로 비트맵방식의 화면 표시장치에서 화면상에 제2도와 같이 자연스러운 사선과 부드러운 곡선 및 문자 등을 표시하기 위해서 비데오램(1)이 모니터화면상에 있는 각 화소들에 대한 색체와 명암등의 데이터가 기억되어 있는 반면 화면표시제어기(2)에서 비데오램(1)에 화소(AD)의 어드레스를 지정하면 해당 화소에 대한 색체 및 명암 등의 정보를 판독하여 랫치회로(13)에 랫치되며, 이는 멀티플렉서(4)의 선택신호에 따라 랫치되었던 화소에 대한 색체 및 명암 등의 정보를 3개의 버퍼(7)에서 버퍼되었다가 색신호의 출력단(R)(G)(B)을 통해 모니터 화면상에 표시하게 된다.
예를 들어 모니터화면상에 5×11개의 화소를 사용하여 V문자를 표시하는 경우, 종래에는 제5도와 같이 계단형태의 문자를 형성하게 되었는데 이때 비데오램(1)에서 각 화소에 대한 어긋내기 정보를기억하고 있다가 화면상에 화소의 색체와 명암 등의 정보가 출력될때 어긋내기 정보도 같이 출력되어 제2도와 같은 형태로 화면상에 표시된다.
즉, 마이크로프로세서에서 데이터버스를 통해 비데오램(1)과 화면표시제어기(2)에 데이터가 공급되고, 비데오램(1)에 기억되어 있는 어긋내기정보가 제위치를 지시하면 해당화소를 원래 화소위치로 표시하게 되며, 어긋내기정보가 어긋내기를 지시하면 화면상에 그 화소가 표시되는 위치를 원래 화소위치에서
Figure kpo00004
화소만큼 이동하여 표시한다. 따라서 같은 수의 화소를 가지고 문자를 표시한 종래의 화면(제5도)보다 2배의 화소수를 갖고 있는 것과 같은 효과로서 제2도에 나타난 사선부분이 개선된다.
이러한 화소 어긋내기정보에 의한 화면표시에서는 표시되는 문자나 도형 등을 나타내기 위해 화소와 화소간의 관련성(동일색의 화소나 배경색일 경우에 확률이 높음)에 따라 요철 혹은 계단형태에서 문제가 되는 것을 감소시키는 것으로써 이는 모니터화면상 화소의 위치를 화소어긋내기 상태(8)와 불가능한 화소 어긋내기상태(9)를 표시하는 제3도에서처럼 정상적인 위치나 어긋난 위치를 동시에 나타낼 수 없으므로 약간의 요철분이 남게 되지만 이런 경우 모니터화면상에서 볼때 전체화면에 비하여 일부에 지나지 않아 사용자의 시각에는 거의 보이지 않게 된다.
따라서 종래의 비트맵방식의 화면표시장치와 비교하여 볼 때 모니터 화면상에 실효화소수를 2배로 늘리는 것이 되고, 이러한 화소의 어긋내기를 위하여 구성된 제1도의 회로도에 입각하여 동작설명을 설명하면 다음과 같다.
전술한 바와 마이크로프로세서에서 출력된 데이터는 데이터버스를 통해 비데오램(1)과 화면표시제어기(2)로 공급되고, 비데오램(1)에는 모니터 화면상에 표시되는 화소들에 대한 색체와 명암 등의 정보와 그화소의 위치를 어긋내기 하기 위한 어긋내기 정보가 기억되어 있으므로 수평동기신호(HS)와 수직동기신호(VS)를 발생하는 화면표시제어기(2)에서 비데오램(1)이 있는 어느 한 화소에 대한 어드레스 (AD)를 지정하면 그 화소에 대한 색체와 명암 등의 데이터(DT1~DT6)가 비데오램(1)의 출력단을 통해 랫치회로(3)에서 랫치되었다가 3개의 버퍼(7)를 거쳐서 색신호의 출력단(R)(G)(B)으로 송출되어 모니터의 음극선관에 인가되는데, 이는 어드레스(AD)가 지정된 화소에 대한 어긋내기 정보인 비데오램(1)의 출력단을 통한 데이터(DT7)가 멀티플렉서(4)에 인가되므로 ψ와 ψ-
Figure kpo00005
tψ의 신호를 제어하게 된다.
즉, 둣트클록신호(2ψ)가 1/2분주기(6)와 D플릴플롭(5)의 클록단에 입력되고, 여기서 1/2분주기(6)의 출력신호는 클록신호(ψ)로서 모니터 화면상에 화소를 1/2화소간격만큼 지연시킬 수 있는 것으로 화면표시제어기(2)와 멀티플렉서(4) 및 D플립플롭(5)입력단에 각각 입력되며, 멀티플렉서(4)에는 1/2분주기(6)를 통해 출력되는 둣트클록신호(ψ)가 한단자로 입력되는 반면, D플립플롭(5)의 출력신호가 상기 클록신호(ψ)가 화면상에 화소를 1/2화소간격만큼 지연시킬 수 있도록 클록신호(ψ-1/2tψ)로서 멀티플렉서(4)의 다른 단자로 입력된다.
그러면, 비데오램(1)의 출력단을 통과한 데이터(D7)인 어긋내기신호의 유무가 멀티플렉서(4)에 공급됨에 따라 멀티플렉서(4)가 동작되는, 데먼저 비데오램(1)에서의 어긋내기데이터(D7)가 없으면 멀티플렉서(4)를 통과한 정상적인 클록신호(ψ)가 랫치회로(3)에 공급하여 랫치되었던 화면상의 정상적인 위치를 표시할 수있도록 3개의 버퍼(7)를 통해 색신호의 출력단(R)(G)(B)으로 송출되어 모니터의 음극선관에 공급되고, 이와 달리 비데오램(12)에서의 어긋내기데이터(D7)가 있으면 멀티플랙서(4)를 통과한 지연된 클록신호(ψ-1/2tψ)를 랫치회로(3)에 공급하여 랫치되었던 화면상의 어긋내기 위치를 표시할 수 있도록 3개의 버퍼(7)를 통해 색신호의 출력단(R)(G)(B)으로 송출되어 모니터이 음극선관에 공급되므로 제2도와 같은 형태로 표시하게 된다.
상기한 바와 같이 본 발명은 비트맵방식의 화면 표시장치로서 값비싼 고속기억장치를 2개씩 사용하지 않고 화소의 어긋내기를 지시할 수 있는 약간의 기억장치 추가로 화면상에 화소위치를 정상위치와 어긋난 위치로 지정하므로써, 모니터 화면상에 실효화소의 수를 2배로 늘려 자연스러운 사선과 부드러운 곡선의 도형과 문자등의 모양이 자연스럽고 부드럽게 표시하게 되는 장점이 있다.

Claims (1)

  1. 모니터화면상의 모든 화소에 대한 색체와 명암 등의 정보와 어긋내기정보를 기억시키고 있는 비데오램(1), 비데오램(1)의 어드레스를 지정하면서 수평동기신호(HS)와 수직동기신호(VS)를 발생시키는 화면표시제어기(2), 비데오램(1)의 데이터출력을 모니터화면상에 표시하기 위해 랫치 및 버퍼시키는 랫치회로(3)와 버퍼(7), 비데오램(1)의 화소어긋내기 정보출력에 의해 클록신호(ψ와 지연된 클록신호(ψ-1/2tψ)를 선택해서 랫치회로(3)를 제어하는 멀티플렉서(4), 멀티플랙서(4)에서 화소이 정위치와 어긋난 위치를 선택한 클록신호(ψ, ψ-1/2tψ)를 발생하는 D플립플롭(5)과 1/2분주기(6) 등을 구성하여서 모니터 화면상에서 화소를 어긋내게 할 수 있도록 된 화면 표시장치의 화소 어긋내기회로.
KR1019840008456A 1984-12-28 1984-12-28 화면표시장치의 화소 어긋내기회로 KR860002145B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019840008456A KR860002145B1 (ko) 1984-12-28 1984-12-28 화면표시장치의 화소 어긋내기회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019840008456A KR860002145B1 (ko) 1984-12-28 1984-12-28 화면표시장치의 화소 어긋내기회로

Publications (2)

Publication Number Publication Date
KR860005278A KR860005278A (ko) 1986-07-21
KR860002145B1 true KR860002145B1 (ko) 1986-12-11

Family

ID=19236899

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019840008456A KR860002145B1 (ko) 1984-12-28 1984-12-28 화면표시장치의 화소 어긋내기회로

Country Status (1)

Country Link
KR (1) KR860002145B1 (ko)

Also Published As

Publication number Publication date
KR860005278A (ko) 1986-07-21

Similar Documents

Publication Publication Date Title
US4812834A (en) Graphics display system with arbitrary overlapping viewports
EP0883292B1 (en) An OSD in a tv receiver
CA1219388A (en) Video display system having multiple selectable screen formats
EP0540294B1 (en) Display control device and display apparatus with display control device
JPS62191918A (ja) デ−タ表示方法及びデ−タ表示制御装置
JPS62192791A (ja) イメ−ジ表示装置
EP0139095A2 (en) Display selection in a raster scan display system
US4468662A (en) Display apparatus for displaying characters or graphics on a cathode ray tube
US4345244A (en) Video output circuit for high resolution character generator in a digital display unit
EP0525986A2 (en) Apparatus for fast copying between frame buffers in a double buffered output display system
US4720803A (en) Display control apparatus for performing multicolor display by tiling display
JPS642955B2 (ko)
US5371513A (en) Apparatus for generating programmable interrupts to indicate display positions in a computer
US4876533A (en) Method and apparatus for removing an image from a window of a display
KR860002145B1 (ko) 화면표시장치의 화소 어긋내기회로
US5107255A (en) Control device for a display apparatus
JPS5836779B2 (ja) 連続的な文字移動機能を有する表示装置
EP0148575A2 (en) Horizontal smooth scrolling system and method for a video display generator
US4804952A (en) Display device interface circuit
JPS6032088A (ja) Crt表示端末装置
JPS60134284A (ja) 画面反転表示方式
KR100207453B1 (ko) Osd문자에 테두리를 씌우는 온스크린 디스플레이장치
JPS6242280A (ja) グラフイツクデイスプレイ装置
EP0057314A1 (en) LSI timing circuit for a digital display employing a modulo eight counter
JPS6212284A (ja) 信号処理回路

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19970829

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee