JPS60134284A - 画面反転表示方式 - Google Patents
画面反転表示方式Info
- Publication number
- JPS60134284A JPS60134284A JP58243569A JP24356983A JPS60134284A JP S60134284 A JPS60134284 A JP S60134284A JP 58243569 A JP58243569 A JP 58243569A JP 24356983 A JP24356983 A JP 24356983A JP S60134284 A JPS60134284 A JP S60134284A
- Authority
- JP
- Japan
- Prior art keywords
- display
- inverted
- signal
- circuit
- screen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、ＣＲＴディスプレイ装置において。
文字等の表示領域全体を反転表示する場合に９表示領域
の境界部分に位置する反転文字等を見易くするために、
境界に接して反転余白枠を設けて表示するようにした画
面反転表示方式に関する。
の境界部分に位置する反転文字等を見易くするために、
境界に接して反転余白枠を設けて表示するようにした画
面反転表示方式に関する。
従来、ＣＲＴディスプレイ装置において画面反転（リバ
ース）表示を行なう場合には、予め設定されているメモ
リ内容表示領域のみを反転する方法がとられている。次
に具体例で説明する。
ース）表示を行なう場合には、予め設定されているメモ
リ内容表示領域のみを反転する方法がとられている。次
に具体例で説明する。
第１図の（α）は通常の非反転表示モードの表示画面を
例示し、第１図の（ｈ）は反転表示モードの同じ表示画
面を示したものである。図中９点線で示す区画の内側が
メモリ内容表示領域Ｓであり、外側が余白領域を表わし
ている。
例示し、第１図の（ｈ）は反転表示モードの同じ表示画
面を示したものである。図中９点線で示す区画の内側が
メモリ内容表示領域Ｓであり、外側が余白領域を表わし
ている。
第１図の（α）において９文字ｒＡＪｒＢＪは輝点表示
、すなわち白表示の部分であシ、残シの背景は全て黒表
示部分となっている。他方、第１図のＣｈ）は１文字ｒ
ＡＪ、ｒＢＪ’ｅ除く残シのメモリ内容表示領域が全て
反転されて白表示部分となり。
、すなわち白表示の部分であシ、残シの背景は全て黒表
示部分となっている。他方、第１図のＣｈ）は１文字ｒ
ＡＪ、ｒＢＪ’ｅ除く残シのメモリ内容表示領域が全て
反転されて白表示部分となり。
文字ｒＡＪ、ｒＢＪおよび余白領域が黒表示される。
このような反転表示方式では９文字ｒＢＪの黒い左縦ス
トロークは、黒い余白領域と極く接近していることから
、視覚的に一体化してしまい文字として見にくいものと
なる。これは他の文字「Ｄ」。
トロークは、黒い余白領域と極く接近していることから
、視覚的に一体化してしまい文字として見にくいものと
なる。これは他の文字「Ｄ」。
ｒＥＪ、ｒＦＪ、ｒＫＪ、などについても同様であり。
一般に、メモリ内容表示領域の境界部ｅ（点線位置）に
位置する文字については、大なシ小なシ。
位置する文字については、大なシ小なシ。
このような見にくい状態が生じる。
第２図は、第１図の（ａ）、 （ｂ）に示した従来の画
面反転表示方式の表示制御回路の構成例を示したもので
ある。図中、ｌはＣＲＴコントローラ（ＣＲＴＣ）２は
アトリビュートメモリ、３はドツトパターンメモリ、４
は並列−直列変ｍ（Ｐ−８変換）回路。
面反転表示方式の表示制御回路の構成例を示したもので
ある。図中、ｌはＣＲＴコントローラ（ＣＲＴＣ）２は
アトリビュートメモリ、３はドツトパターンメモリ、４
は並列−直列変ｍ（Ｐ−８変換）回路。
５はビデオコントロール回Ｍ＋ ６ｉｄＥＯＲケ゛−）
。
。
７はＡＮＤゲートを示す。
第３図は、第２図の回路における＠乃至■で示す部分の
信号のタイミング図であり９画面反転時の状態を示す。
信号のタイミング図であり９画面反転時の状態を示す。
以下、第２図および第３図を参照して簡単に動作を説明
する。アトリビュートメモリ２およびドツトパターンメ
モリ３をアクセスするメモリアドレスはキャラクタアド
レスでアシ、ドツトパターンメモリ３についてはさらに
ラスターアドレスを重畳させてアクセスされる。ドツト
パターンメモリ３から読み出された並列データ形式のパ
ターンデータは、並列−直列変換回路４で直列データ形
式のデータに変換され、ビデオコントロール回路で。
する。アトリビュートメモリ２およびドツトパターンメ
モリ３をアクセスするメモリアドレスはキャラクタアド
レスでアシ、ドツトパターンメモリ３についてはさらに
ラスターアドレスを重畳させてアクセスされる。ドツト
パターンメモリ３から読み出された並列データ形式のパ
ターンデータは、並列−直列変換回路４で直列データ形
式のデータに変換され、ビデオコントロール回路で。
カーソル信号とともにアトリビュートの内容にしたがっ
て制御され、 ＥＯＲゲート６およびＡＮＤゲート７を
経て１図示されないＣＲＴ回路へ、ビデオ信号として出
力される。
て制御され、 ＥＯＲゲート６およびＡＮＤゲート７を
経て１図示されないＣＲＴ回路へ、ビデオ信号として出
力される。
第３図において、水平同期信号＠の中間に９表示タイミ
ング信号のが生じる。表示タイミング信号■は、メモリ
からデータが読み出される期間を示し、この間にデータ
信号■が出力される。
ング信号のが生じる。表示タイミング信号■は、メモリ
からデータが読み出される期間を示し、この間にデータ
信号■が出力される。
全画面リバース制御信号（めは、コマンドに基づいて発
生され、この信号がＯＮ″の間、ビデオ信号■は、ＥＯ
Ｒゲート６において反転され９反転ビデオ信号■となる
。この反転ビデオ信号■は。
生され、この信号がＯＮ″の間、ビデオ信号■は、ＥＯ
Ｒゲート６において反転され９反転ビデオ信号■となる
。この反転ビデオ信号■は。
ＡＮＤゲート７において表示タイミング信号のによシゲ
ートされ１反転ビデオ信号のとなる。
ートされ１反転ビデオ信号のとなる。
このように１反転ビデオ信号の反転表示期間は。
表示タイミング信号■の期間によシ定まシ、そして表示
タイミング信号■の立上り、立下シは、メモリからのパ
ターンデータ読み出し期間にタイミング的に同期してい
るから、結局、第１図＜ｂ＞に示すような画面反転表示
が行なわれることになる。
タイミング信号■の立上り、立下シは、メモリからのパ
ターンデータ読み出し期間にタイミング的に同期してい
るから、結局、第１図＜ｂ＞に示すような画面反転表示
が行なわれることになる。
本発明の目的は、従来の画面反転表示方式における反転
領域境界に位置する反転文字を見易くする手段を提供す
ることにあシ９本発明はそのため。
領域境界に位置する反転文字を見易くする手段を提供す
ることにあシ９本発明はそのため。
ＣＲＴディスプレイ装置において９画面データ表示領域
を反転制御する際、同時に該画面データ表示領域の周囲
に帯状の反転余白枠を表示することを特徴とするもので
ある。
を反転制御する際、同時に該画面データ表示領域の周囲
に帯状の反転余白枠を表示することを特徴とするもので
ある。
以下に９本発明の詳細を実施例にしたがって説明する。
第４図は９本発明方式に基づく反転表示画面の例であり
、第１図の（ｈ）に示したメモリ内容表示領域Ｓの外側
に２重斜線で示す帯状の反転全白枠領域Ｆを設けるもの
である。このような反転余白枠を表示することによシ、
メモリ内答表示領域Ｓの境界部分に位置する反転文字ｒ
ＡＪ、ｒＢＪなどが見にくくなる状態は完全に改善でき
ることになる。
、第１図の（ｈ）に示したメモリ内容表示領域Ｓの外側
に２重斜線で示す帯状の反転全白枠領域Ｆを設けるもの
である。このような反転余白枠を表示することによシ、
メモリ内答表示領域Ｓの境界部分に位置する反転文字ｒ
ＡＪ、ｒＢＪなどが見にくくなる状態は完全に改善でき
ることになる。
第５図は、上記した反転余白枠を表示するための１実施
例の原理説明図でちる。
例の原理説明図でちる。
第５図の（ａ）は１画面アドレス空間における反転余白
伜領域を概略的に表わしたものである。本実施例の場合
、アドレス空間は、水平方向文字政１０２、垂直方向ラ
スター数７８７で構成され。
伜領域を概略的に表わしたものである。本実施例の場合
、アドレス空間は、水平方向文字政１０２、垂直方向ラ
スター数７８７で構成され。
メモリ内容表示領域Ｓは、８０文字Ｘ２５行で構成され
ている。なお、１行分の２スター数は２日である。反転
余白枠のサイズは、たとえば左右が１文字分の幅、上下
が１２ラスタ一分の幅とされる。
ている。なお、１行分の２スター数は２日である。反転
余白枠のサイズは、たとえば左右が１文字分の幅、上下
が１２ラスタ一分の幅とされる。
メモリ内容表示領域Ｓの外側に設定される反転全白枠領
域Ｆは、第５図の＜ｈ＞に示すように、Ｆｌ乃至Ｆ６
の５つのセグメントに分割され、第５図の（α）に示す
よりにアドレス空間内に分散配置される。しかし、アド
レス空間はンスター走査されるため、左右および上下の
辺はそれぞれ連結される。
域Ｆは、第５図の＜ｈ＞に示すように、Ｆｌ乃至Ｆ６
の５つのセグメントに分割され、第５図の（α）に示す
よりにアドレス空間内に分散配置される。しかし、アド
レス空間はンスター走査されるため、左右および上下の
辺はそれぞれ連結される。
そのため、１フレームの開始アドレスｆＦ５ の先頭位
置前方Ｐｌ に設定し、終了アドレスｆ：Ｆ３ の終了
位置後方Ｐ２ に設定することによシ、第５図の（ｂ）
に示すような一体化された反転余白枠を表示させること
ができる。
置前方Ｐｌ に設定し、終了アドレスｆ：Ｆ３ の終了
位置後方Ｐ２ に設定することによシ、第５図の（ｂ）
に示すような一体化された反転余白枠を表示させること
ができる。
第５図の（α）において、斜線を施した十字領域が表示
を禁止される領域である。そこで残シのＳおよびＦｌ乃
至Ｆａの領域を反転表示領域としてアドレス空間から選
択できるように、垂直および水平それぞれの走査期間に
おけるタイミング信号を生成する必要がある。すなわち
、従来方式では、アドレス空間から、メモリ内容表示領
域Ｓを切出すように制御すればよく、第２図および第３
図で説明したように、単一の表示タイミング信号にした
がう比較的簡単な制御回路を用いて実現することができ
た。
を禁止される領域である。そこで残シのＳおよびＦｌ乃
至Ｆａの領域を反転表示領域としてアドレス空間から選
択できるように、垂直および水平それぞれの走査期間に
おけるタイミング信号を生成する必要がある。すなわち
、従来方式では、アドレス空間から、メモリ内容表示領
域Ｓを切出すように制御すればよく、第２図および第３
図で説明したように、単一の表示タイミング信号にした
がう比較的簡単な制御回路を用いて実現することができ
た。
しかし９本発明方式によれば、メモリ内容表示領域Ｓの
上下左右に、所定の幅の反転余白を表示する必要がある
ため９表示タイミング信号は、垂直と水平割々に設け、
第５図の（α）に斜線で示す十字状領域のみを禁止する
ようなタイミングで生成しなければならない。
上下左右に、所定の幅の反転余白を表示する必要がある
ため９表示タイミング信号は、垂直と水平割々に設け、
第５図の（α）に斜線で示す十字状領域のみを禁止する
ようなタイミングで生成しなければならない。
第６図は、このような垂直、水平表示タイミング信号を
生成することができる表示制御回路の実施例構成図であ
る。本実施例回路は、第２図に示した従来例回路を改良
したものである。図中のｌはＣＲＴコントローラ、２は
アトリビュートメモリ、３はドツトパターンメモリ、４
は並列−直列変換（Ｐ−８変換）回路、５はビデオコン
トロール回路、８はデコード回路、９は水平タイミング
回路、１０はフリップフロップ、１１乃至１４はＡＮＤ
ゲート、１５はＦＯＲゲートを示す。なお参照番号１乃
至５の回路要素は、第２図における同一番号の回路要素
に対応している。
生成することができる表示制御回路の実施例構成図であ
る。本実施例回路は、第２図に示した従来例回路を改良
したものである。図中のｌはＣＲＴコントローラ、２は
アトリビュートメモリ、３はドツトパターンメモリ、４
は並列−直列変換（Ｐ−８変換）回路、５はビデオコン
トロール回路、８はデコード回路、９は水平タイミング
回路、１０はフリップフロップ、１１乃至１４はＡＮＤ
ゲート、１５はＦＯＲゲートを示す。なお参照番号１乃
至５の回路要素は、第２図における同一番号の回路要素
に対応している。
また第７図は、第６図の回路中に＠′乃至■′で示す部
分の信号のタイミング図であり１画面反転時の状態を示
したものである。
分の信号のタイミング図であり１画面反転時の状態を示
したものである。
以下、第す図、第６図、第７図を参照して９本実施例回
路の動作を説明する。
路の動作を説明する。
ＣＲＴコントローラｌから出力される水平同期信号＠′
および表示タイミング信号■′は、第２図の従来例回路
におけるものと同じでちる。
および表示タイミング信号■′は、第２図の従来例回路
におけるものと同じでちる。
表示タイミング信号■′は、ｈＮＤｙ−）１３において
ビデオコントロール回路５の出力ビデオ信号をゲートし
、ビデオ信号のを生じる。ビデオ信号■′は、全画面リ
バース制御信号＠′が“ＯＮ″にセットされているとき
、ＥＯＲゲ−）１５において反転され９反転ビデオ信号
■′を生じる。この反転ビデオ信号ω′は第３図の反転
ビデオ信号■に対応し、メモリ内容表示期間外では全て
”ＯＮ″であシ。
ビデオコントロール回路５の出力ビデオ信号をゲートし
、ビデオ信号のを生じる。ビデオ信号■′は、全画面リ
バース制御信号＠′が“ＯＮ″にセットされているとき
、ＥＯＲゲ−）１５において反転され９反転ビデオ信号
■′を生じる。この反転ビデオ信号ω′は第３図の反転
ビデオ信号■に対応し、メモリ内容表示期間外では全て
”ＯＮ″であシ。
反転余白枠を表示する機能をもっていない。なお。
全画面リバース制御信号σが“ＯＦＦ″のときは、ビデ
オ信号σがそのまＩＫＯＲゲ−）１５から出力される。
オ信号σがそのまＩＫＯＲゲ−）１５から出力される。
このため水平タイミング回路９は、水平表示タイミング
信号■′を発生する。この信号■′は１表示タイミング
信号の′の前後に左右の反転余白外だけ伸びたパルス幅
をもっている。
信号■′を発生する。この信号■′は１表示タイミング
信号の′の前後に左右の反転余白外だけ伸びたパルス幅
をもっている。
水平表示タイミング信号ヴは、ＡＮＤゲート１４におい
て、後述される垂直表示タイミング信号の′とともに９
反転ビデオ信号■′をデートシ、メエＩＩ ｌ＋＋が聰
；マ曲し はヒ主＝恍ｑ曲り九翔り山し９反転ビデオ信
号σを出力させる。
て、後述される垂直表示タイミング信号の′とともに９
反転ビデオ信号■′をデートシ、メエＩＩ ｌ＋＋が聰
；マ曲し はヒ主＝恍ｑ曲り九翔り山し９反転ビデオ信
号σを出力させる。
垂直表示タイミング信号■′は、フリップフロップ１０
によ多発生される。フリップフロップ１０は、第５図（
→に示す位置Ｐｉ が走査されたとき。
によ多発生される。フリップフロップ１０は、第５図（
→に示す位置Ｐｉ が走査されたとき。
そのＪ端子へ与えられる入力によシセットされ。
そして位置Ｐ２ が走査されたとき、そのに端子へ与え
られる入力によｐセットされる。
られる入力によｐセットされる。
デコード回路８は、メモリアドレスおよびラスターアド
レスに基づいてＰｚ位置およびＰ２２画面検出し、それ
ぞれＡＮＤゲート１１および１２に印加する。このと！
ＡＮＤゲート１１および１２は、水平タイミング回路９
から供給される信号αによシイネーブル化されており、
デコード回路８から出力された信号は、フリップフロッ
プ１０に送うれ、フリップフロップ１０はセットあるい
はリセットされる。
レスに基づいてＰｚ位置およびＰ２２画面検出し、それ
ぞれＡＮＤゲート１１および１２に印加する。このと！
ＡＮＤゲート１１および１２は、水平タイミング回路９
から供給される信号αによシイネーブル化されており、
デコード回路８から出力された信号は、フリップフロッ
プ１０に送うれ、フリップフロップ１０はセットあるい
はリセットされる。
イネーブル信号［株］′が発生される区間は、第５図（
α）の鎖線１！ｉ’ｌ＋ｇ２に囲まれた区間である。ま
たインターレース方式の場合、デコード回路８は、交互
のインターレース−１ｉ−杏のい−Ｐれに龜応匁でさス
ように、予め隣接する２つのラスターアドレスを同じく
検出できるように構成される。
α）の鎖線１！ｉ’ｌ＋ｇ２に囲まれた区間である。ま
たインターレース方式の場合、デコード回路８は、交互
のインターレース−１ｉ−杏のい−Ｐれに龜応匁でさス
ように、予め隣接する２つのラスターアドレスを同じく
検出できるように構成される。
以上のようにして、ＡＮＤゲート１４からは。
表示タイミング信号のがＯＮのとき、すなわちメモリ内
容表示領域Ｓを走査するラスターでは反転ビデオ信号■
′が出力され、また表示タイミング信号■′が°ＯＦＦ
″のとき、すなわちメモリ内容表示領域Ｓの上下の反転
全白枠領域のシスターでは。
容表示領域Ｓを走査するラスターでは反転ビデオ信号■
′が出力され、また表示タイミング信号■′が°ＯＦＦ
″のとき、すなわちメモリ内容表示領域Ｓの上下の反転
全白枠領域のシスターでは。
■′のような反転ビデオ信号が出力される。
水平タイミング回路９は、たとえばシフトレジスタなど
の遅延手段と論理ゲートによって構成され、水平同期信
号ばから所望のタイミングで必要なパルス幅をもった信
号の／、 Ｏ／Ｖ生成する。
の遅延手段と論理ゲートによって構成され、水平同期信
号ばから所望のタイミングで必要なパルス幅をもった信
号の／、 Ｏ／Ｖ生成する。
以上述べたように９本発明によれば、ディスプレイ画面
の全画面反転表示の際、メモリ内容表示領域の外側に一
定の幅の反転余白枠が表示されるため、端に位置する文
字等が見易くなシ１表示データの読み取シの信頼性を向
上させるとともに。
の全画面反転表示の際、メモリ内容表示領域の外側に一
定の幅の反転余白枠が表示されるため、端に位置する文
字等が見易くなシ１表示データの読み取シの信頼性を向
上させるとともに。
作業能率が改善される。
第１図は従来方式による表示画面の非反転および反転の
説明図、第２図は従来の表示制御回路の構成例を示す図
、第３図は第２図に示す回路の信号タイミング図、第４
図は本発明方式に基づく反転表示画面の説明図、第５図
は本発明方式の１実施例の原理説明図、第６図は１実施
例回路の構成図、第７図は第６図に示す実施例回路の信
号タイミング図でおる。 図中＋ １はｃＲＴコントローラ、２はアトリビュート
メモリ、３はドツトパターンメモリ、４は並列−直列変
換（ｐ−ｓ変換）回路、５はビデオコントロール回路、
８はデコード回路、９は水平タイミング回路、１０はフ
リップ７０ツブ、１１乃至１４はＡＮＤゲート、６およ
び１５はＥＯＲゲートを示す。 特許出願人 ユーザツク電子工業株式会社代理人弁理士
長谷用 文 廣（外２名）ｆ ３６ ■ −ｋｌｌｌｌｌｌｌｌにＩＩＩＩＩ ＩＩＩにｆ−
５閃 （ｂ）Ｕ シ ｌ ｆｑｍ ヒ ■−丁−１１＋１１１１１ｍ［−］１１１Ｌ Ｊｌ
「−一１ ［有］−−一層１１１１１１１昌１１１］１
１仁１ ■′」−一一一一一一
説明図、第２図は従来の表示制御回路の構成例を示す図
、第３図は第２図に示す回路の信号タイミング図、第４
図は本発明方式に基づく反転表示画面の説明図、第５図
は本発明方式の１実施例の原理説明図、第６図は１実施
例回路の構成図、第７図は第６図に示す実施例回路の信
号タイミング図でおる。 図中＋ １はｃＲＴコントローラ、２はアトリビュート
メモリ、３はドツトパターンメモリ、４は並列−直列変
換（ｐ−ｓ変換）回路、５はビデオコントロール回路、
８はデコード回路、９は水平タイミング回路、１０はフ
リップ７０ツブ、１１乃至１４はＡＮＤゲート、６およ
び１５はＥＯＲゲートを示す。 特許出願人 ユーザツク電子工業株式会社代理人弁理士
長谷用 文 廣（外２名）ｆ ３６ ■ −ｋｌｌｌｌｌｌｌｌにＩＩＩＩＩ ＩＩＩにｆ−
５閃 （ｂ）Ｕ シ ｌ ｆｑｍ ヒ ■−丁−１１＋１１１１１ｍ［−］１１１Ｌ Ｊｌ
「−一１ ［有］−−一層１１１１１１１昌１１１］１
１仁１ ■′」−一一一一一一
Claims (1)
- ＣＲＴディスプレイ装置において９画面データ表示領域
を反転制御する際、同時に該画面データ表示領域の周囲
に帯状の反転余白枠を表示することを特徴とする画面反
転表示方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58243569A JPS60134284A (ja) | 1983-12-23 | 1983-12-23 | 画面反転表示方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58243569A JPS60134284A (ja) | 1983-12-23 | 1983-12-23 | 画面反転表示方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60134284A true JPS60134284A (ja) | 1985-07-17 |
Family
ID=17105784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58243569A Pending JPS60134284A (ja) | 1983-12-23 | 1983-12-23 | 画面反転表示方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60134284A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6250795A (ja) * | 1985-08-29 | 1987-03-05 | シャープ株式会社 | リバ−ス表示用ｃｒｔインタ−フェ−ス回路 |
| US5068732A (en) * | 1989-11-24 | 1991-11-26 | Hitachi, Ltd. | Video display apparatus |
| US6033255A (en) * | 1997-02-19 | 2000-03-07 | Yazaki Corporation | Press-connecting terminal |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5069922A (ja) * | 1973-08-02 | 1975-06-11 |
-
1983
- 1983-12-23 JP JP58243569A patent/JPS60134284A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5069922A (ja) * | 1973-08-02 | 1975-06-11 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6250795A (ja) * | 1985-08-29 | 1987-03-05 | シャープ株式会社 | リバ−ス表示用ｃｒｔインタ−フェ−ス回路 |
| JPH0429074B2 (ja) * | 1985-08-29 | 1992-05-15 | Sharp Kk | |
| US5068732A (en) * | 1989-11-24 | 1991-11-26 | Hitachi, Ltd. | Video display apparatus |
| US6033255A (en) * | 1997-02-19 | 2000-03-07 | Yazaki Corporation | Press-connecting terminal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0473391B1 (en) | Display of scrolling background images composed of characters | |
| JPS6049391A (ja) | ラスタ走査表示システム | |
| US4345244A (en) | Video output circuit for high resolution character generator in a digital display unit | |
| US4720803A (en) | Display control apparatus for performing multicolor display by tiling display | |
| JPS6261092A (ja) | 表示装置 | |
| EP0349145B1 (en) | Flat panel display attribute generator | |
| WO1981000469A1 (en) | Video display of images with improved video enhancements thereto | |
| JPS60134284A (ja) | 画面反転表示方式 | |
| US4318097A (en) | Display apparatus for displaying a pattern having a slant portion | |
| US5107255A (en) | Control device for a display apparatus | |
| EP0400990A2 (en) | Apparatus for superimposing character patterns in accordance with dot-matrix on video signals | |
| JPH05181454A (ja) | 表示方式、その制御回路および表示装置 | |
| JPS61113092A (ja) | コンピユ−タ・デイスプレイ・システム | |
| JPS5836779B2 (ja) | 連続的な文字移動機能を有する表示装置 | |
| JPH0631506Y2 (ja) | Ｃｒｔディスプレイ装置 | |
| JPS60144789A (ja) | 文字図形表示制御装置 | |
| US4804952A (en) | Display device interface circuit | |
| KR100207453B1 (ko) | Osd문자에 테두리를 씌우는 온스크린 디스플레이장치 | |
| JPS60229094A (ja) | 表示装置 | |
| JPS6024586A (ja) | 表示デ−タの処理回路 | |
| JPS5826033B2 (ja) | スキャンディスプレイ装置に画像を表示する画像表示装置 | |
| JPS6177892A (ja) | カラ−画像表示方式 | |
| KR940003625B1 (ko) | 퍼스널 컴퓨터의 수평, 수직 2배 표시 회로 | |
| JPH087547B2 (ja) | 表示メモリアドレス装置 | |
| JPS6219897A (ja) | Ｃｒｔコントロ−ラによる液晶デイスプレイの制御方式 |