JPS6219897A

JPS6219897A - Ｃｒｔコントロ−ラによる液晶デイスプレイの制御方式

Info

Publication number: JPS6219897A
Application number: JP60159843A
Authority: JP
Inventors: 飯野　秀之
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1985-07-19
Filing date: 1985-07-19
Publication date: 1987-01-28
Also published as: JPH0371716B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概　　　要〕本発明は、カソード・レイ・チューブ（ＣＲＴ）を専用
に制御するＣＲＴコントローラ（ＣＲＴＣ”）を用いて
、ＣＲＴのみならず液晶パネル（ＬＣＤ）をも制御でき
るようにしたＣＲＴＣによる液晶ディスプレイの表示方
式に関する。

ラスタスキャン方式によるＣＲＴ装置においては、ラス
タを画面の左上部から右下部まで１度に２００ライン程
度をスキャンし、スキャンされた各画面の画素に対応す
る画面メモリ　（ＶＲＡＭ）のアドレスは画面１回の走
査につき、１度しかアクセスされないようになっている
。一方、ＬＣＤパネルにおいては、パネルの特性上、１
００ライン程度に１回うスクスキャンを行わないと１文
字が非常に薄くなるという現象があるために２００ライ
ン程度を持つ大型のＬＣＤパネルでは９表示文字や図形
の視認性がわるくなる。

本発明は、このようなＬＣＤ装置のパネルドライバ、す
なわちセグメント側のドライバとコモン側のドライバに
それぞれ与えるべき制御信号を。

ＣＲＴＣから出力される制御信号をもとにして生成する
方法を示している。

まず、ＣＲＴＣから出力される１バイト転送用のクロッ
クの周期を８分周して、デ°−夕を１ビツトずつ取り込
むクロック（ＸＳＣＫ）を作り、このクロックでデータ
を１ビツトづつ取り込み、ＣＲＴＣからの水平同期信号
（Ｈ３ＹＮＣ）を前記Ｘ５ＣＫクロツクに同期させて、
１ライン分表示を指示するラッチパルス（ＬＰ）として
いる。そして、前記Ｘ５ＣＫおよびＬＰ信号をデータと
ともに、セグメントドライバ側に与え、コモン側ドライ
バ用の信号としては、ＣＲＴＣからの制御信号である水
平同期信号をＬＣＤパネルのライン数１００に対応して
、１００回数えるカウンタ手段を用いて、１００回数え
たら前記カウンタ手段をリセットするとともに、半画面
の走査終了を示すＹＤＯパルスが出力されるようにし、
かつまたＣＲＴＣからの制御信号である垂直同期信号（
ＶＳＹＮＣ）のパルスが出力されたときも、前記カウン
タ手段をリセットして、前記ＹＤＯ信号が出力されるよ
うにし、かつまた、前記ＹＤＯ信号がＣＲＴＣから転送
されてくる表示期間指示信号が出力されているときのみ
、出力されるようにする手段を用いている。また、ＣＲ
ＴＣから転送されてくるメモリアドレスが、２００ライ
ン画面の上部１００ライン上の画素に対応するアドレス
である場合には、そのアドレスに１００ライン分のアド
レスを加えて生じる画面下２部の対応するアドレスを発
生し、また。

前記ＣＲＴＣメモリアドレスが２００ライン画面の下半
分の画素を指示するアドレスである場合には。

１００ライン分のアドレスを引いて９画面上部の対応す
る１点のアドレスを発生する手段を用いて。

前記画面上部のデータと画面下部のデータをそれぞれラ
ッチするデータラッチ手段を設けている。

そして、前記Ｘ５ＣＫクロツクおよびＬＰやＹＤＯのパ
ルス信号を用いて、前記データラッチ手段に格納された
２つのディスプレイ用データを同時に　２００ラインか
らなるＬＣＤパネル上の２点に同時に表示することを可
能とする手段を用いている。

このように本発明では、前記ＶＲＡＭの出力データをキ
ャラクタジェネレータに与え１発生された前記メモリア
ドレスとそのメモリアドレスにオフセットがかけるられ
たアドレスに対応する２つのキャラクタをそれぞれラッ
チし、前記ＣＲＴＣから発生される水平同期信号および
垂直同期信号等の制御信号を用いて２画面１走査につき
画面上半分と下半分それぞれに２回ずつ文字パターンを
ＬＣＤパネル上に発生することを特徴とするＣＲＴＣに
よるＬＣＤドライバ駆動方式であって、ＬＣＤパネル上
にメモリアドレスおよびそのオフセットアドレスの両方
のアドレスに対応するキャラクタを１画面走査内に同時
に表示するので１文字が薄く表示されることはなく、ユ
ーザに不信感を与えないようにできる。

〔産業上の利用分野〕

本発明は、カソード・レイ・チューブ・コントローラ（
ＣＲＴＣ）より出力される制御信号を使って、液晶パネ
ルディスプレイ　（リキッド・クリスタル・ディスプレ
イ／ＬＣＤ）　　ドライバを駆動することができるＣＲ
ＴＣによるＬＣＤドライバ駆動方式に関する。

〔従来の技術〕

ラスクスキャンニング方式のＣＲＴディスプレイ装置は
、ＣＰＵインターフェイス部およびキーボード部からの
指令を解読するとともに、受信データをＶＲＡＭメモリ
部に格納したり、前記メモリ部から読み取ったデータを
インターフェイスを介してＣＰＵに転送することができ
９表示画面の編集制御も行うことができる制御部を持っ
ている。

ＶＲＡＭメモリは１画面分の表示データを記憶し。

このメモリから表示データを順次読み出し２文字コード
から文字パターンへの変換を行い１文字を形成するため
のビデオ信号を発生している。したがって２表示部の偏
向回路を駆動するために、同期発生部において、水平、
垂直同期信号を発生しなければならない。そのため、Ｃ
ＲＴＣには、ＶＲＡＭのアドレスをランダムにアクセス
できるアドレス発生部があるとともに、前記水平および
垂直同期信号を発生する機能を持っている。ま、た。

ラスクスキャンニング方式において、Ｘ軸、Ｙ軸各１組
の偏向回路を用いて、テレビと同様に高速で水平走査を
行い、ビデオ信号により輝度を制御して文字を表示して
いるので、前記水平走査は画面の左上隅から右下隅まで
１度に走、査する機能を有している。一方、ＬＣＤ装置
において、液晶パネルの特性上１表示走査は表示するべ
きライン数に限界があり、ＣＲＴにおいては、２００ラ
イン程度まで水平走査が可能となるが、ＬＣＤパネルに
おいては、１００ライン程度が限界である。したがって
、従来、２００ライン程度を１度に走査してしまうよう
な制御を行うＣＲＴＣを用いて、ＬＣＤパネルを駆動し
ても視認性の良い表示をすることはできなかった。

〔発明が解決しようとする問題点〕

本発明は、このような従来の欠点を除去するために、パ
ネルとドライバよりなるＬＣＤユニットにおいて、各水
平走査における各ビットを制御するセグメント側のドラ
イバを駆動するクロ、ツタと１ライン分データの格納の
終了を示すう・ノチバルスを生成し、前記ラッチパルス
によってコモン側のドライバの駆動を実行し、上下半画
面のラインを走査したのち、パネルの各半画面の１ライ
ン目に戻すためのＹＤＯパルスおよび画面の上下を指示
するフレームパルス（ＦＰ）をＣＲＴＣが出力する水平
同期信号（ＳＨＹＮＣ）、垂直同期信号（ＶＳＹＮＣ）
、および表示期間指定信号（ＤＩＳＰＴＭＧ）より作る
ことによって、ＣＲＴＣを用いてＬＣＤドライバを駆動
するようにしているＣＲＴコントローラによる液晶ディ
スプレイの制御方式を提供するものである。

〔問題点を解決するための手段〕

本発明は、ＣＲＴＣから出力される１バイト（８ビツト
）転送用のクロックの周期を１／８にして、データを１
ビツトずつ取り込むクロック（ＸＳＣＫ）を作り、この
クロックでデータを１ビツトづつ取り込み、ＣＲＴＣか
らの水平同期信号（Ｈ３ＹＮＣ）を前記Ｘ５ＣＫクロツ
クに同期させて、１ライン分表示を示すラッチパルス（
Ｌ　Ｐ）信号とし、前記Ｘ５ＣＫおよびＬＰ信号をデー
タとともに、セグメントドライバ側に与えている。また
、コモン側ドライバにおいては、ＣＲＴＣからの制御信
号である水平同期信号をＬＣＤパネルのライン数１００
に対応して、１００回数えるカウンタ手段を用いて、１
００回数えたら前記カウンタ手段をリセットするととも
に、半画面終了を示すＹＤＯパルスを出力するようにし
、かつまたＣＲＴＣからの制御信号である垂直同期信号
（ＶＳＹＮＣ）のパルスが出力されたときも、前記カウ
ンタ手段をリセットして、前記ＹＤＯ信号が出力される
ようにし、かつまた、前記ＹＤＯ信号がＣＲＴＣから転
送されて（るディスプレイ表示信号が出力されていると
きのみ、出力されるようにする手段を用いている。さら
に、ＣＲＴＣから転送されてくるメモリアドレスが、２
００ライン画面の上部１００ライン上の画素に対応する
アドレスである場合には、そのアドレスに１００ライン
分のアドレスを加えて生じる画面下部の対応するアドレ
スを発生し、又、前記ＣＲＴＣメモリアドレスが２００
ライン画面の下半分の画素を指示するアドレスである場
合には、１００ライン分のアドレスを引いて１画面上部
の対応する１点のアドレスを発生する手段を用いて、前
記画面上部のデータと画面下部の１点のデータをそれぞ
れラッチするデータラノラ手段を設けている。前記Ｘ５
ＣＫクロツクおよびＬＰと画面の上下を指定するＦＰ倍
信号ＹＤＯパルス信号を用いて、前記データラッチに格
納された２つのディスプレイデータを同時に２００ライ
ンからなるＬＣＤパネル上の２点に同時に表示すること
を可能とする手段を用いている。

〔作　　　用〕

ＣＲＴＣから出力されるクロックの周期を１／８にして
、Ｘ５ＣＫクロック信号を作り、ＣＲＴＣからの水平同
期信号（Ｈ３ＹＮＣ）をＸ５ＣＫクロツクに同期させて
ラッチパルス（ＬＰ）ＬＰ信号を作りセグメント側のド
ライバに与え、コモン側のドライバに与える信号生成に
おいては、前記水平同期信号を１００回カウントするカ
ウンタ手段を使って１１００回数えた時、前記カウンタ
手段をリセットし、そして水平同期信号がきたときにも
リセ・／トされるようにしている。そして前記リセフト
はＣＲＴＣからの表示期間指示信号がオン状態となって
いるときのみ働くようにしている。

〔実　施　例〕

次に１本発明の実施例を図面を参照して説明する。

第２図は本発明のＬＣＤの駆動方式を説明するために必
要となるＣＲＴＣによる画面２分割表示方式に従う回路
構成図である。ＣＲＴＣＩはブラウン管を使った表示装
置であるＣＲＴディスプレイ装置を一般に制御するワン
チップのＬＳＩである。ＣＲＴのスポットのスキャンニ
ング方式は。

キャラクタディスプレイでは、ブレビ放送と同じラスク
スキャン方式が使われている。ＣＲＴＣＩはこのラスク
スキャン方式に従うＣＲＴのコントローラである。この
場合１表示すべき文字または記号は、キーボードあるい
はインターフェイスを介してＣＰＵからＶＲＡＭ４に書
き込まれる。そしてＣＲＴの水平あるいは垂直走査に同
期して。

前記ＶＲＡＭ４のアドレスをスキャンニングし。

そのアドレスがＶＲＡＭ４に与えられると、前記ＶＲＡ
Ｍ４の出力はキャラクタジェネレータ５に加えられて文
字を構成するドツトの明暗信号に換えられる。その信号
はそれをビデオアンプで増幅され、ＣＲＴのカソードか
グリッドに加えられて輝度変調されて９文字あるいは記
号が表示装置に表示される。したがって、このようなＣ
ＲＴコントローラは、ビデオＲＡＭすなわちＶＲＡＭ４
をアクセスするメモリアドレスＭＡを発生し、かつまた
スポットのスキャンに対して、水平および垂直走査の同
期を取るために、水平同期信号（Ｈ３ＹＮＣ）および垂
直同期信号（ＶＳＹＮＣ）を出力する。この水平同期信
号は１画面を水平走査するたびにパルスが出る信号であ
り、垂直同期信号は１画面走査する度にパルスが出力さ
れる信号である。また、ＣＲＴＣからは１表示期間指示
信号（Ｄ　Ｉ　ＳＰＴＭＧ）の信号を発生するが、この
信号は２画面を表示している期間のみ論理１となる制御
信号である。

本発明は、このようなＣＲＴのみを制御するコントロー
ラであるＣＲＴＣＩを用いて、液晶パネルすなわちＬＣ
Ｄパネル装置をも制御できるように、前記ＣＲＴＣ１の
出力部に、第２図に示すような回路を付加している。画
面を２分割して上下半領域内ラクタを上下半領域内のそれぞれの位置に同時に表示す
るようにして、ＣＲＴＣＩを用いてＬＣＤ装置に対して
も制御できるようにしたものである。

そのために、前記ＣＲＴＣＩから発生されるメモリアド
レスＭＡを入力し、前記ＭＡが画面の上または士の半領
域に対応する画素をアクセスするアドレスである場合に
、他の半領域の対応する画素をアクセスするオフセット
アドレスを発生するオフセットアドレス発生回路２を設
け、前記メモリアドレスＭＡと前記オフセットアドレス
を入力し。

かつまたインターフェイス（図示せず）介しキャラクタ
をて、ｃｐｕから直接入力されるアドレスバス３０にも
接続され前記メモリアドレスＭＡＩ３か前記オフセット
アドレス２０かあるいは前記ＣＰＵからのアドレス３０
を選択する選択回路３゜および前記選択回路３の出力３
１をアドレス信号として入力するＶＲＡＭ４を含んでい
る。さらに。

前記ＶＲＡＭ４からの出力データは、キャラクタジェネ
レータ５に入力され、ＣＲＴＣＩから出力される信号も
ラスクアドレス変換回路４１を介してキャラクタジェネ
レータ５に入力され、前記キャラクタジェネレータ５の
出力５０はビデオ制御回路６に入力される。このビデオ
制御回路６は。

前記ＣＲＴＣ１から出力される水平同期信号１０゜垂直
同期信号１１および表示期間指示信号１２の各制御信号
を入力し、前記表示期間指示信号１２が論理１の状態、
すなわちＣＲＴＣ１が１画面を。

画面の左上隅から右下隅までスポットスキャンを行うよ
うに制御している間に、前記メモリアドレスＭＡ１３に
対応するキャラクタと、前記オフセットアドレス２０に
対応するキャラクタとの２っのキャラクタを、ディスプ
レイ装置特にＬＣＤパネル装置７に出力する。そして、
ＣＲＴＣＩ自身がＶＲＡＭ４を１バイト分アクセスする
間に９強制的にオフセットをかけて２バイト分アクセス
できるようにしている。

本発明は、第２図の回路構成図において、ビデオ制御回
路６に関するもので、前記ＣＲＴＣより出力される水平
同期信号１０．垂直同期信号１１゜および表示期間指示
信号１２を用いてＬＣＤのドライバを駆動する駆動方式
である。

ＬＣＤパネル本体の回路ブロック図を第３図に示す。Ｌ
ＣＤパネル７０は大型のＬＣＤパネルであって、１ライ
ンが６４０バイトであるラインが２００ラインあり１画
面上半分であるＡ領域に１００ライン、下半分の領域Ｂ
に１００ラインを表示することができるものである。Ａ
領域にある各ラインをアクセスして１ビツトのデータを
駆動する各ドライバがＭＯｌ、０２，０３．　　・・・
、１０までのドライバであって、Ｂ領域の各ラインに関
して１ビツトのデータを駆動するためのドライバがＭｌ
ｌ、１２．　　・・・、２０までのドライバである。こ
れらのドライバは、すなわち各ラインを水平走査するド
ライバはセグメントドライバと呼ばれている。セグメン
トドライバはデータは１ビツトずつ入力して、クロ・７
り信号Ｘ５ＣＫ、フレームパルスＦＰ、およびラッチパ
ルスＬＰ等の制御信号の制御によって、パネルＡまたは
Ｂにデータを各１ビツトを駆動して表示するドライバで
ある。

たとえば、Ｍｏｌドライバに関しては、１ビフトデータ
はＸＤＡより入力され、前記Ｘ５ＣＫクロツクおよびＦ
ＰあるいはＬＰの制御パネルを電圧分割回路７エの出力
であるＶ２．Ｖ３．Ｖ！１信号および電源電圧ＶＣＣ，
Ｖｓｓ、およびＶ５５等の電圧を入力信号７２より入力
し、パネルＡ上にＸＤＡから送られてくる１バイトデー
タを対応するＡ領域の列に書き込むためのドライバであ
る。

一方、コモンドライバＭ２１およびＭ２２は各ラインに
対して共通にあるドライバであって、１ライン毎逐次に
ラインをアクセスするもので、この場合、ＬＣＤパネル
においては、Ａ領域の１ラインとＢ領域の１ラインとは
、同時にアクセスされるようになっている。すなわち、
Ａ領域の先頭のｃｔｏｏとＢ領域のＣ１ｏｔとの１バイ
トデータは、コモンドライバＭ２１およびＭ２２によっ
て、同時に表示されることになる。従って、コモンドラ
イバＭ２１およびＭ２２は、Ａ領域またはＢ領域のそれ
ぞれの総ライン数である１００ラインのそれぞれの垂直
走査が終了した場合にパルスとなるＹＤ倍信号ＹＤｏ信
号と同じ）を受け、更に。

前記ラッチパルスＬＰあるいはフレームパルスＦＰ等の
制御信号、および前記電圧分割回路７１がらの電圧Ｖ）
、Ｖａ、Ｖ５および電源電圧Ｖ、、Ｃ。

ＶＳ　ｆｉｎ　　ｖｔａ　＠を入力し、これらの信号を
もとにラインをアクセスする駆動回路になっている。

本発明のＣＲＴＣによるＬＣＤパネル駆動回路は、第３
図に示すＬＣＤパネル装置のセグメントドライバおよび
コモンドライバに与えるべき同期信号をＣＲＴＣより出
力される制御信号をもとにつくるものである。

本発明のＣＲＴＣによるＬＣＤ駆動方式にしたがうビデ
オ制御回路６内の同期信号発生回路部に関して、第１図
（ａ）の回路ブロック図を用いて説明する。ＣＲＴＣか
らはクロック信号ＣＬＫ、表示期間指示信号ＤＩＳＰＴ
ＭＧ、水平同期信号Ｈ３ＹＮＣ，および垂直同期信号Ｖ
ＳＹＮＣが出力され、これらの制御信号がビデオ制御回
路６に与えられる。第１図（ａ）のブロック図において
、ＣＬＫはＣＲＴＣから出力されるバイトデータ指定用
のクロック信号の周期を１／８にして、１ビツトずつを
ビ・ント同期するためのクロックである。ＣＬＫクロン
ク８０は１表示期間指示信号（Ｄ　Ｉ　Ｓ　ＰＴＭＧ）
１２とともにアンド回路８１に入力され。

ディスプレイ表示期間のみＣＬＫ信号を出力するように
して、Ｘ５ＣＫ信号８２をつくり、このクロック信号８
２をビデオ制御回路６の基本クロックとしている。すな
わち、前記セグメントドライバおよびコモンドライバを
制御するための基本クロックである。セグメント側のド
ライバは１ビツトのデータを基本クロックＸ５ＣＫに同
期して取り込み、１ライン分データがたまるとラッチパ
ルスＬＰによって１ライン分表示するように動作する。

このＬＰ信号はＣＲＴＣから出力される水平同期信号１
０に対応している信号であり、したがって、この水平同
期信号１０をＤタイプのフリップフロップ８４によって
ＣＬＫクロック８２に同期して作られる信号である。す
なわち、ＣＬＫクロック８０をフリップフロップ８４の
クロック信号とし、データ入力として前記水平同期信号
１゜を入力することにより、フリップフロップ出力Ｑか
らラッチパルス信号ＬＰ８３を出力している。

このようにすれば、第１図（ｂｌのタイミングチャート
に示すようにセグメント側ドライバに入力するべき信号
は、基本クロックであるＸ５ＣＫクロツクと、この基本
クロックの各周期で１ピントずつ同期して入力されるデ
ータ、すなわち１ライン分のデータＤｏ、Ｄ＋、　　・
・・、Ｄよ、および水平同期信号を基本クロックＸ５Ｃ
Ｋに同期することによって得られたラッチパルスＬＰで
ある。第１図（ｂｌに示すように、Ｘ５ＣＫクロツクは
表示期間指示信号（Ｄ　Ｉ　ＳＰＴＭＧ＞が入力されて
いるときのみ、０からｎ−１までパルスとなっている信
号であり、このクロックの各周期にｎビットのデータが
入力され、１５４７分のデータがセグメントドライバに
書き込まれたのち、ラッチパルスＬＰが出力されて、１
ライン分のデータをＬＣＤパネルに与えて、１ライン分
のデータの表示を行うように制御することになる。すな
わち、１ラインは６４０バイトであるから、６４０個の
文字がＡ領域の１ラインおよびＢラインの１ラインにそ
れぞれ同時に表示されることになる。

一方、コモン側ドライバに必要となる同期信号ハ、前記
ラッチパルスＬＰ８３とフレームパルスＦＰ８５および
ＹＤＯ信号８６である。コモン側のドライバは、ラッチ
パルスＬＰ８３によって表示するラインを１ラインずつ
ずらしていくものであるから、ＹＤＯ信号によってリセ
ットされ、パネルの第１ライン目をドライブするように
制御される。すなわち、Ａ領域の１ライン目から１ｏｏ
ライン目までをＬＰパルスが出力するたびに、１ライン
ずつ進みＡ領域の最後のライン、すなわち１００ライン
目のデータをＬＰでラッチしたのち。

Ａ領域の１ライン目に戻るように、ＹＤＯパルスが出力
される。これと同時にＢ領域においても。

１ライン目からＬＰパルスが出力するたびに、１ライン
ずつドライブし、Ｂ領域の終りのライン。

すなわち２００ライン目がパネルに書き込まれて表示さ
れたのちに、ＹＤＯ信号が出力されて、Ｂ領域の最初の
ライン、すなわち１０１ライン目に戻って駆動される。

このように、ＹＤＯ信号８６はラインを１００回カウン
トしたのち出力されるパルスであるから１表示ライン調
整回路８７を用いて。

ＣＲＴＣから出力される水平同期信号１ｏの反転信号１
０′をクロック信号ＣＫとして入力し、内部にあるカウ
ンタ手段を用いて、Ｈ３ＹＮＣのパルスが１００回入力
された時点で、前記カウンタをリセットしてＹＤＯ信号
を生成している。また。

このリセットは、ＣＲＴＣがらの垂直同期信号１１にも
同期して行うために２表示ライン調整回路８７には水平
同期信号１１も入力されている。

また、フレームパルスＦＰ８５は、Ｋｆｎ理０によって
２画面の上半分すなわちＡ′ｔ１域を指示することに対
応し、論理１は画面の下半分すなわちＢ領域を指示する
もので後述するように前記水平同期信号１１を１００回
カウントすることによって得られる。コモン側ドライバ
に入力される制御信号のタイミングチャートは、第１図
（ｂｌの下側に示されている。第１番目の信号波形はラ
ッチパルス信号ＬＰであり、これは上部に示されている
ＬＰ信号と同じものであるが、コモン側ドライバに関し
ては図面上で拡大されて表現されている。すなわち。

ラッチパルスＬＰの各周期には、１ライン分のデータす
なわち６４０個のドツトがライン毎に表示されることに
なる。２番目のＹＤＯ信号の波形は１００ライン毎に出
力されるパルスであって１画面の上半分すなわちＡ領域
に関しては、１ライン目の先頭時において出力され、１
００ライン分走査したのち、また１ライン目に戻る時点
でパルスが発生される波形になっている。また、３番目
のフレームパルスＦＰは前記ＹＤＯの立ち上がりに同期
しており、論理Ｏである場合にはＡ領域の区間を示して
おり、論理１はＢ領域を指示するものである。フレーム
パルスＦＰの論理１状態と論理０状態はそれぞれ同時に
コモンドライバＭ２１およびＭ２２に与えられて、Ａ領
域の１ラインとＢ領域の対応する１ラインを同時に表示
するように制御するための信号として使われる。

次に５本発明のＣＲＴＣによるパネル駆動回路に関して
、第４図を用いてもう少し詳細に説明する。第１図（ａ
ｌのブロック図において示された表示ライン調整回路８
７は、第４図（ａ）に示される水平同期信号ＨＳ　Ｙ　
Ｎ　Ｃを１００回カウントするカウンタ８７０とフリッ
プフロップ８７１とオアゲート８７２および８７３より
構成されている。カウンタ８７０は、ＣＲＴＣから出力
される水平同期信号Ｈ’５ＹＮＣを基本クロ７クＣＬＫ
で同期をとって出力されたＬＰ信号すなわちラッチパル
ス信号ＬＰ８３を入力し、１００回カウントすることに
よってカウンタ８７０から出力される信号８７０１をオ
アゲート８７３を介してＹＤＯ信号を生成している。す
なわち、このＹＤＯ信号は、ＣＲＴＣからの水平同期信
号が１００回でるとパルスが出力される信号となる。し
たがって、カウンタ８７０は、水平同期信号を１００回
カウントしたのちは。

リセットされるように出力信号８７０１の出力をオアゲ
ート８７２を介して、セット入力端子に帰還されている
。しかし、このカウンタ８７０に対するリセットは、２
００ライン画面の１０１から２００ライン目の終り目ま
での　１００回をカウントすることも実行するが、その
終りにおいてＨＳ　Ｙ　ＮＣが出力されるタイミングと
、２００回ライン目にはじめて出力されるＣＲＴＣから
の垂直同期信号ＶＳＹＮＣとのタイミングは、わずかに
ズしているために、水平同期信号ＶＳＹＮＣによっても
リセットする必要があり、したがって、垂直同期信号Ｖ
ＳＹＮＣＩＩはオアゲート８７２の入力端子に入力され
て、カウンタ手段８７０をリセットする形になっている
。しかも、フリッププロップ８７１によってＣＲＴＣの
垂直同期信号ＨＳ　Ｙ　ＮＣとＣＲＴＣからの垂直同期
信号ＶＳＹＮＣを同期させて、Ｈ３ＹＮＣに同期したＶ
ＳＹＮＣ信号８７１０を、オアゲート８７３の入力端子
に入力することによって、この信号が論理１になる時点
においても、ＹＤＯ信号が活性化されるようにしている
。このようにして、ＹＤＯ信号はＬＤＣパネルのＡ領域
あるいはＢ領域の１００ライン走査毎に出力されるパル
スとなる。

また、第４図（ａｌＯ下の部分に示される回路は。

キャラクタジェネレータからのディスプレイデータをラ
ッチする手段を示している。ＣＲＴＣから出力されたメ
モリアドレスＭＡあるいは前記ＭＡアドレスを入力する
前記オフセント発生回路２によって発生されるオフセッ
トアドレスは２画面１走査１回につきそれぞれ時分割的
にＶＲＡＭ４に与えられ、対応するＶＲＡＭデータがキ
ャラクタジェネレータ５に与えられると、キャラクタジ
ェネレータ５は第４図（ａ）に示すように、ディスプレ
イデータ５０を出力する。キャラクタジェネレータ５の
出力信号５０には、ラッチ回路６０と６１がそれぞれ接
続されている。ラッチ回路６０ばＣＲＴＣから出力され
るＭＡアドレスに対応するキャラクタジエネレータ５の
出力ディスプレイデータ５０をＵＰＬＣＫクロックでラ
ッチし、ラッチ回路６１はＣＲＴＣから出力されるＭＡ
アドレスに前記オフセット発生回路２によってオフセ、
７ト値が加えられてできたオフセットアドレスに対応す
るディスプレイデータが出力５０に出力されたときにＬ
ＰＬＫクロックでラッチする回路である。

ラッチ回路６０および６１にそれぞれセットされたディ
スプレイデータすなわちＭＡアドレスに対応するキャラ
クタとオフセットアドレスに対応するキャラクタは同時
に出力されて、シフｌ−レジスタ８９２と８９３を介し
て、それぞれ、８ビツトパラレル入力が８ビツトシリア
ルデータに変換されてディスプレイデータ上下の切り換
え回路６２を介してそれぞれＬＣＤパネルへのシリアル
データとして転送されることになる。

第４図（ａｌのパネル駆動回路をさらに詳細に示した回
路図が第４図（ｂｌに示されている。ＭＢ２のラッチ回
路は、キャラクタジェネレータから送られて（るディス
プレイデータの８ビツトをＥＵＳＥＣＫクロックによっ
てラッチするものである。また、Ｍ２Ｏのラッチ回路は
、前記８ビツトのディスプレイデータをＥＵＳＯＣＫク
ロ、りでラッチするものである。またＭ９１のラッチ回
路は、前記ディスプレイデータをＥＤＳＥＣＫクロック
によってラッチするものである。このように、キャラク
タジェネレータから転送されてくるデータを異なるタイ
ミングでラッチするが、ＭＢ２，９０゜９１のラッチ回
路の出力は、それぞれラッチ回路Ｍ９２，９３．９４に
入力されており、これらのラッチ回路は、ラッチ用のク
ロックが共通にＥＤＳＯＣＫであるから、ＭＢ２，９０
．９１にラッチされた異なるディスプレイデータは、Ｅ
ＤＳＯＣＫクロックのタイミングで同時にラッチされる
ことになる。さらに９Ｍ９５のラッチ回路はＥＤＳＯＣ
Ｋの立ち上がり時に、キャラクタジェネレータから直接
転送されて来るディスプレイデータを直接ラッチするも
のであるから、Ｍ９２，９３゜９４．９５のラソチデー
クは、それぞれ同時に出力されることになる。これらの
４つのラッチ回路の出力は、それぞれＭ９６，９７，９
８．および９９のシフトレジスタに８ビツトパラレル入
力として入力される。そして各ＩＣの５ＩＩＩＦＴ　／
ＬＯＡＤビンに入力されるＳ／ＬＴＭＧ信号の論理が論
理１すなわちはハイ状態である場合に、入力された８ビ
ツトのパラレル入力は、ビットシリアルに変換されてＩ
　　ＱＨ比出力らそれぞれビットシリアルで　・出力さ
れることになる。すなわち、これらのシフトレジスタに
よって４つの８ビツトデータは、それぞれ同時にビット
シリアルに変換されて出力されることになる。そして、
２人力選択回路が２つ含まれているマルチプレクサＭ１
０１を介して。

ＸＡ、ＸＣ，ＸＢ、ＸＤの各シリアルデータが得られる
。この選択回路Ｍ１０１が画面の上下の切り換え回路で
あって、前記出力は第３図のセグメントドライバにシリ
アルデータとして入力される。

すなわち、ＸＡデータとＸＢデータは、それぞれ画面上
半分のＡ領域の各ラインのビ・ノドを駆動するセグメン
トドライバに入力され、ＸＣデータとＸＤデータは９画
面下半分のＢ領域の各ラインのビットを駆動するセグメ
ントドライバに入力されることになる。従って、ディス
プレイデータはＡ領域とＢ領域に分れて選択されながら
表示されることになる。また、第４図（ｂ）の回路図に
示されるＭｌｏｏは、１２ステージのバイナリリップル
カウンタであり、入力端子に入力されているＣＲＴＣか
らの水平同期信号に対応するＨ　Ｓ　Ｙ　Ｎ　ＣＤ　Ｌ
　Ｙ信号を１００回入力されたかどうかをカウントする
カウンタである。即ち、出力部に接続されたゲート回路
Ｍｉｌｌ、Ｍ１１２．Ｍ１１３及びもう１つのＭ１１２
によって、カウンタ値が１００になったかどうかを検出
している。カウンタ値として。

上位ビットから０，０，０，１，１，１，０，０゜０と
いう２進数、すなわち１０進数で１００となったときに
Ｍ２Ｏ３のＤタイプフリップフロップのクロック入力が
１となるようになっている。このフリツプフロツプ１０
３に入力されるクロック信号は、水平同期信号が１００
回入力されたときに１となる信号であるからＹＯ倍信号
なる。このＹＯ倍信号１になったときに、Ｄタイプのフ
リソプフロツブ１０３の出力は論理１にセ・ノドされる
ことになるが、このフリップフロップをクリアする信号
はＭｌｏｏのカウンタに入力されるリセット信号と同じ
ものであり、これはＶ８ＳＨＦＴ信号かＲＥＳＥＴ信号
が入力されたときに、リセットされるようになっている
。そして、フリップフロップＭ１０３の出力は、前記マ
ルチプレクサＭ１０１の選択回路の選択制御信号となっ
ている。すなわち、この出力はフレームパルス信号ＦＰ
に対応しているもので１画面の上すなわちＡ＠域あるい
は下のＢ領域を駆動するかを選択するための選択信号に
なっている。

本発明は、このようにＣＲＴＣを用いて、　　ＣＲＴＣ
から出力される制御信号から、ＬＣＤパネルのセグメン
トドライバおよびコモンドライバをそれぞれ駆動できる
ように同期信号を生成するものである。

〔発明の効果〕

このように２本発明は、ＣＲＴＣを使ってＣＲＴのみな
らず、最近実用性が高まってきた液晶のディスプレイす
なわちＬＣＤパネル表示装置をも駆動できるようにした
もので、専用のＬＣＤコントローラを必要とせず、量産
されているＣＲＴＣを使ってＬＣＤを制御できるので、
ＣＲＴＣに対するコストパフォーマンスが非常に向上す
るという効果がある。・さらに２本発明によれば、ＣＲ
ＴＣを用いてＣＲＴばかりでなく　ＬＣＤも制御できる
ので、ＣＲＴＣのコストパフォーマンスが向上するとと
もに、ＣＲＴＣをＬＣＤコントローラの代りに用いても
、まったく同様に、１００ラインの水平走査につき必ず
１回は各画素が表示されることになるので、各画素が薄
く表示されることはなり、シたがって、マンマシンイン
ターフェイスにおけるユーザの不信感も生じないという
特徴がある。

【図面の簡単な説明】

第１図（Ｅｌ）は本発明のＣＲＴＣによるＬＣＤ駆動方
式に従うビデオ制御回路内の同期信号発生回路部のブロ
ック図。第１図ｆｂｌは前記同期信号発生回路部のタイミングチ
ャート図。第２図は本発明のＣＲＴコントローラによる液晶ディス
プレイの制御方式に従うビデオ制御回路とＣＲＴＣとの
インターフェイス部を示す回路ブロック図。第３図はＬＣＤパネル本体の回路ブロック図。第４図（ａｌは本発明のＬＣＤパネル駆動回路の詳細ブ
ロック図。第４図（ｂ）は本発明のＬＣＤパネル駆動回路の詳細回
路図。１・・・ＣＲＴＣ。２・・・オフセットアドレス発生回路。３・・・選択回路。４・・・ＶＲＡＭ。５・・・キャラクタジェネレータ。６・・・ビデオ制御回路。７・・・ＬＣＤパネル装置。８・・・タイミング発生回路。９・・・選択回路。１０・・・水平同期信号。１１・・・垂直同期信号。Ｉ２・・・表示期間指示信号。１３・・・メモリアドレス（ＭＡ）。６０．６１．８４・・・ラッチ回路。６２・・・ディスプレイデーク上・下切り換え回路。７０・・・ＬＣＤパネル。７１・・・電圧分割回路。８０・・・ＣＬＫクロック。８１・・・アンド回路。８２・・・Ｘ５ＣＫ信号。８゛３・・・ラッチパルス（Ｌ　Ｐ）信号。８５・・・フレームパルス（ＦＰ）（８号。８６・・・ＹＤＯ信号。８７・・・表示ライン調整回路。８７０・・　・カウンタ。８７１・・　・フリップフロップ。８９２．８９３・・・パラレルシリアル変換回路（シフ
トレジスタ）ＭＯｌ、０２．　　・−−−、１０，Ｍｌ　１．−−−
Ｍ２０・・・セグメントドライバ。Ｍ２１．２２・・・コモンドライバ。Ｍ８９．Ｍ、９０．Ｍ９１．Ｍ９２．Ｍ９３．Ｍ９４Ｍ
９５・・・ラッチ回路。Ｍ９６．Ｍ９７．Ｍ２Ｓ、Ｍ９９・・・シフトレジスタ。Ｍｌｏｏ・・・カウンタ。ＭＩＯＩ・・・マルチプレクサ。Ｍ２Ｏ３・・・フリフプフ口、プ。Ｍｉｌｌ、Ｍ１１２・・・検出回路。

Claims

【特許請求の範囲】ＣＲＴに対する垂直同期信号、水平同期信号、及びＣＲ
Ｔの一画面に対応するメモリをアクセスするためのアド
レスを少なくとも出力するＣＲＴコントローラと、前記ＣＲＴコントローラから出力される水平同期信号を
基本クロックに同期させてラッチパルスを生成する手段
と、前記水平同期信号を入力し液晶ディスプレイの両面の総
ライン数の半分に対応するライン数だけ前記水平同期信
号のパルスが入力された場合に画面の各半領域分の水平
走査が実行されたことを示すパルスを発生する手段と、前記ＣＲＴコントローラから出力されるアドレスと、前
記アドレスにオフセットを加えてできるオフセットアド
レスとの両方のアドレスを使って画面メモリに対してア
ドレス指定し、前記画面メモリから出力される前記２つ
のアドレスに対応するデータをラッチし、前記２つのデ
ータを同時に出力しそれぞれシリアルデータに変換する
変換手段と、前記変換手段に接続され前記アドレスに対応するデータ
とオフセットアドレスに対応するデータを液晶ディスプ
レイの画面上の上下半領域それぞれにあるセグメントド
ライバに切り換えて転送するように制御するデータ上下
切り換え手段と、前記各手段に接続され前記上下それぞ
れの半領域に前記２つのデータを液晶ディスプレイの画
面上で同時に表示するべく前記セグメントドライバおよ
びコモンドライバを駆動するドライバ制御手段とを設け
て表示を行うことを特徴とするＣＲＴコントローラによ
る液晶ディスプレイの制御方式。