JPH0371716B2

JPH0371716B2 -

Info

Publication number: JPH0371716B2
Application number: JP60159843A
Authority: JP
Inventors: Hideyuki Iino
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1985-07-19
Filing date: 1985-07-19
Publication date: 1991-11-14
Also published as: JPS6219897A

Description

【発明の詳細な説明】〔概要〕本発明は、カソード・レイ・チユーブ（CRT）
を専用に制御するCRTコントローラ（CRTC）
を用いて、CRTのみならず液晶パネル（LCD）
をも制御できるようにしたCRTCによる液晶デイ
スプレイの表示方式に関する。

ラスタスキヤン方式によるCRT装置において
は、ラスタを画面の左上部から右下部まで１度に
200ライン程度をスキヤンし、スキヤンされた各
画面の画素に対応する画面メモリ（VRAM）の
アドレスは画面１回の走査につき、１度しかアク
セスされないようになつている。一方、LCDパ
ネルにおいては、パネルの特性上、100ライン程
度に１回ラスタスキヤンを行わないと、文字が非
常に薄くなるという現象があるために200ライン
程度を持つ大型のLCDパネルでは、表示文字や
図形の視認性がわるくなる。

本発明は、このようなLCD装置のパネルドラ
イバ、すなわちセグメント側のドライバとコモン
側のドライバにそれぞれ与えるべき制御信号を、
CRTCから出力される制御信号をもとにして生成
する方法を示している。

まず、CRTCから出力される１バイト転送用の
クロツクの周期を８分周して、データを１ビツト
ずつ取り込むクロツク（XSCK）を作り、このク
ロツクでデータを１ビツトづつ取り込み、CRTC
からの水平同期信号（HSYNC）を前記XSCKク
ロツクに同期させて、１ライン分表示を指示する
ラツチパルス（LP）としている。そして、前記
XSCKおよびLP信号をデータとともに、セグメ
ントドライバ側に与え、コモン側ドライバ用の信
号としては、CRTCからの制御信号である水平同
期信号をLCDパネルのライン数100に対応して、
100回数えるカウンタ手段を用いて、100回数えた
ら前記カウンタ手段をリセツトするとともに、半
画面の走査終了を示すYD0パルスが出力される
ようにし、かつまたCRTCからの制御信号である
垂直同期信号（VSYNC）のパルスが出力された
ときも、前記カウンタ手段をリセツトして、前記
YD0信号が出力されるようにし、かつまた、前
記YD0信号がCRTCから転送されてくる表示期
間指示信号が出力されているときのみ、出力され
るようにする手段を用いている。また、CRTCか
ら転送されてくるメモリアドレスが、200ライン
画面の上部100ライン上の画素に対応するアドレ
スである場合には、そのアドレスに100ライン分
のアドレスを加えて生じる画面下部の対応するア
ドレスを発生し、また、前記CRTCメモリアドレ
スが200ライン画面の下半分の画素を指示するア
ドレスである場合には、100ライン分のアドレス
を引いて、画面上部の対応する１点のアドレスを
発生する手段を用いて、前記画面上部のデータと
画面下部のデータをそれぞれラツチするデータラ
ツチ手段を設けている。そして、前記XSCKクロ
ツクおよびLPやYD0のパルス信号を用いて、前
記データラツチ手段に格納されれた２つのデイス
プレイ用データを同時に200ラインからなるLCD
パネル上の２点に同時に表示することを可能とす
る手段を用いている。

このように本発明では、前記VRAMの出力デ
ータをキヤラクタジエネレータに与え、発生され
た前記メモリアドレスとそのメモリアドレスにオ
フセツトがかけるられたアドレスに対応する２つ
のキヤラクタをそれぞれラツチし、前記CRTCか
ら発生される水平同期信号および垂直同期信号等
の制御信号を用いて、画面１走査につき画面上半
分と下半分それぞれに２回ずつ文字パターンを
LCDパネル上に発生することを特徴とする
CRTCによるLCDドライバ駆動方式であつて、
LCDパネル上にメモリアドレスおよびそのオフ
セツトアドレスの両方のアドレスに対応するキヤ
ラクタを１画面走査内に同時に表示するので、文
字が薄く表示されることはなく、ユーザに不信感
を与えないようにできる。

〔産業上の利用分野〕

本発明は、カソード・レイ・チユーブ・コント
ローラ（CRTC）より出力される制御信号を使つ
て、液晶パネルデイスプレイ（リキツド・クリス
タル・デイスプレイ／LCD）ドライバを駆動す
ることができるCRTCによるLCDドライバ駆動
方式に関する。

〔従来の技術〕

ラスタスキヤンニング方式のCRTデイスプレ
イ装置は、CPUインターフエイス部およびキー
ボード部からの指令を解読するとともに、受信デ
ータをVRAMメモリ部に格納したり、前記メモ
リ部から読み取つたデータをインターフエイスを
介してCPUに転送することができ、表示画面の
編集制御も行うことができる制御部を持つてい
る。VRAMメモリは１画面分の表示データを記
憶し、このメモリから表示データを順次読み出
し、文字コードから文字パターンへの変換を行
い、文字を形成するためのビデオ信号を発生して
いる。したがつて、表示部の偏向回路を駆動する
ために、同期発生部において、水平，垂直同期信
号を発生しなければならない。そのため、CRTC
には、VRAMのアドレスをランダムにアクセス
できるアドレス発生部があるとともに、前記水平
および垂直同期信号を発生する機能を持つてい
る。また、ラスタスキヤンニング方式において、
Ｘ軸，Ｙ軸各１組の偏向回路を用いて、テレビと
同様に高速で水平走査を行い、ビデオ信号により
輝度を制御して文字を表示しているので、前記水
平走査は画面の左上隅から右下隅まで１度に走査
する機能を有している。一方、LCD装置におい
て、液晶パネルの特性上、表示走査は表示するべ
きライン数に限界があり、CRTにおいては、200
ライン程度まで水平走査が可能となるが、LCD
パネルにおいては、100ライン程度が限界である。
したがつて、従来、200ライン程度を１度に走査
してしまうような制御を行うCRTCを用いて、
LCDパネルを駆動しても視認性の良い表示をす
ることはできなかつた。

〔発明が解決しようとする問題点〕

本発明は、このような従来の欠点を除去するた
めに、パネルとドライバよりなるLCDユニツト
において、各水平走査における各ビツトを制御す
るセグメント側のドライバを駆動するクロツクと
１ライン分データの格納の終了を示すラツチパル
スを生成し、前記ラツチパルスによつてコモン側
のドライバの駆動を実行し、上下半画面のライン
を走査したのち、パネルの各半画面の１ライン目
に戻すためのYD0パルスおよび画面の上下を指
示するフレームパルス（FP）をCRTCが出力す
る水平同期信号（SHYNC）、垂直同期信号
（VSYNC）、および表示期間指定信号
（DISPTMG）より作ることによつて、CRTCを
用いてLCDドライバを駆動するようにしている
CRTコントローラによる液晶デイスプレイの制
御方式を提供するものである。

〔問題点を解決するための手段〕

本発明は、CRTCから出力される１バイト（８
ビツト）転送用のクロツクの周期を1/8にして、
データを１ビツトずつ取り込むクロツク
（XSCK）を作り、このクロツクでデータを１ビ
ツトづつ取り込み、CRTCからの水平同期信号
（HSYNC）を前記XSCKクロツクに同期させて、
１ライン分表示を示すラツチパルス（LP）信号
とし、前記XSCKおよびLP信号をデータととも
に、セグメントドライバ側に与えている。また、
コモン側ドライバにおいては、CRTCからの制御
信号である水平同期信号をLCDパネルのライン
数100に対応して、100回数えるカウンタ手段を用
いて、100回数えたら前記カウンタ手段をリセツ
トするとともに、半画面終了を示すYD0パルス
を出力するようにし、かつまたCRTCからの制御
信号である垂直同期信号（VSYNC）のパルスが
出力されたときも、前記カウンタ手段をリセツト
して、前記YD0信号が出力されるようにし、か
つまた、前記YD0信号がCRTCから転送されて
くるデイスプレイ表示信号が出力されているとき
のみ、出力されるようにする手段を用いている。
さらに、CRTCから転送されてくるメモリアドレ
スが、200ライン画面の上部100ライン上の画素に
対応するアドレスである場合には、そのアドレス
に100ライン分のアドレスを加えて生じる画面下
部の対応するアドレスを発生し、又、前記CRTC
メモリアドレスが200ライン画面の下半分の画素
を指示するアドレスである場合には、100ライン
分のアドレスを引いて、画面上部の対応する１点
のアドレスを発生する手段を用いて、前記画面上
部のデータと画面下部の１点のデータをそれぞれ
ラツチするデータラツチ手段を設けている。前記
XSCKクロツクおよびLPと画面の上下を指定す
るFP信号とYD0パルス信号を用いて、前記デー
タラツチに格納された２つのデイスプレイデータ
を同時に200ラインからなるLCDパネル上の２点
に同時に表示することを可能とする手段を用いて
いる。

〔作用〕

CRTCから出力されるクロツクの周期を1/8に
して、XSCKクロツク信号を作り、CRTCからの
水平同期信号（HSYNC）をXSCKクロツクに同
期させてラツチパルス（LP）LP信号を作りセグ
メント側のドライバに与え、コモン側のドライバ
に与える信号生成においては、前記水平同期信号
を100回カウントするカウンタ手段を使つて、100
回数えた時、前記カウンタ手段をリセツトし、そ
して水平同期信号がきたときにもリセツトされる
ようにしている。そして前記リセツトはCRTCか
らの表示期間指示信号がオン状態となつていると
きのみ働くようにしている。

〔実施例〕

次に、本発明の実施例を図面を参照して説明す
る。

第２図は本発明のLCDの駆動方式を説明する
ために必要となるCRTCによる画面２分割表示方
式に従う回路構成図である。CRTC１はブラウン
管を使つた表示装置であるCRTデイスプレイ装
置を一般に制御するワンチツプのLSIである。
CRTのスポツトのスキヤンニング方式は、キヤ
ラクタデイスプレイでは、テレビ放送と同じラス
タスキヤン方式が使われている。CRTC１はこの
ラスタスキヤン方式に従うCRTのコントローラ
である。この場合、表示すべき文字または記号
は、キーボードあるいはインターフエイスを介し
てCPUからVRAM４に書き込まれる。そして
CRTの水平あるいは垂直走査に同期して、前記
VRAM４のアドレスをスキヤンニングし、その
アドレスがVRAM４に与えられると、前記
VRAM４の出力はキヤラクタジエネレータ５に
加えられて文字を構成するドツトの明暗信号に換
えられる。その信号はそれをビデオアンプで増幅
され、CRTのカソードかグリツドに加えられて
輝度変調されて、文字あるいは記号が表示装置に
表示さる。したがつて、このようなCRTコント
ローラは、ビデオRAMすなわちVRAM４をアク
セスするメモリアドレスMAを発生し、かつまた
スポツトのスキヤンに対して、水平および垂直走
査の同期を取るために、水平同期信号
（HSYNC）および垂直同期信号（VSYNC）を
出力する。この水平同期信号は、画面を水平走査
するたびにパルスが出る信号であり、垂直同期信
号は１画面走査する度にパルスが出力される信号
である。また、CRTCからは、表示期間指示信号
（DISPTMG）の信号を発生するが、この信号
は、画面を表示している期間のみ論理１となる制
御信号である。

本発明は、このようなCRTのみを制御するコ
ントローラであるCRTC１を用いて、液晶パネル
すなわちLCDパネル装置をも制御できるように、
前記CRTC１の出力部に、第２図に示すような回
路を付加している。画面を２分割して上下半領域
の画面上に、画面１回のスキヤン中にキヤラクタ
を上下半領域内のそれぞれの位置に同時に表示す
るようにして、CRTC１を用いてLCD装置に対
しても制御できるようにしたものである。そのた
めに、前記CRTC１から発生されるメモリアドレ
スMAを入力し、前記MAが画面の上または下の
半領域に対応する画素をアクセスするアドレスで
ある場合に、他の半領域の対応する画素をアクセ
スするオフセツトアドレスを発生するオフセツト
アドレス発生回路２を設け、前記メモリアドレス
MAと前記オフセツトアドレスを入力し、かつま
たインターフエイス（図示せず）を介して、
CPUから直接入力されるアドレスバス３０にも
接続され前記メモリアドレスMA１３か前記オフ
セツトアドレス２０かあるいは前記CPUからの
アドレス３０を選択する選択回路３、および前記
選択回路３の出力３１をアドレス信号として入力
するVRAM４を含んでいる。さらに、前記
VRAM４からの出力データは、キヤラクタジエ
ネレータ５に入力され、CRTC１から出力される
信号もラスタアドレス変換回路４１を介してキヤ
ラクタジエネレータ５に入力され、前記キヤラク
タジエネレータ５の出力５０はビデオ制御回路６
に入力される。このビデオ制御回路６は、前記
CRTC１から出力される水平同期信号１０、垂直
同期信号１１および表示期間指示信号１２の各制
御信号を入力し、前記表示期間指示信号１２が論
理１の状態、すなわちCRTC１が１画面を、画面
の左上隅から右下隅までスポツトスキヤンを行う
ように制御している間に、前記メモリアドレス
MA１３に対応するキヤラクタと、前記オフセツ
トアドレス２０に対応するキヤラクタとの２つの
キヤラクタを、デイスプレイ装置特にLCDパネ
ル装置７に出力する。そして、CRTC１自身が
VRAM４を１バイト分アクセスする間に、強制
的にオフセツトをかけて２バイト分アクセスでき
るようにしている。

本発明は、第２図の回路構成図において、ビデ
オ制御回路６に関するもので、前記CRTCより出
力される水平同期信号１０、垂直同期信号１１、
および表示期間指示信号１２を用いてLCDのド
ライバを駆動する駆動方式である。

LCDパネル本体の回路ブロツク図を第３図に
示す。LCDパネル７０は大型のLCDパネルであ
つて、１ラインが640バイトであるラインが200ラ
インあり、画面上半分であるＡ領域に100ライン、
下半分の領域Ｂに100ラインを表示することがで
きるものである。Ａ領域にある各ラインをアクセ
スして１ビツトのデータを駆動する各ドライバが
Ｍ０１，０２，０３，……，１０までのドライバ
であつて、Ｂ領域の各ラインに関して１ビツトの
データを駆動するためのドライバがＭ１１，１
２，……，２０までのドライバである。これらの
ドライバは、すなわち各ラインを水平走査するド
ライバはセグメントドライバと呼ばれている。セ
グメントドライバにはデータが１ビツトずつ入力
して、クロツク信号XSCK、フレームパルスFP、
およびラツチパルスLP等の制御信号の制御によ
つて、パネルＡまたはＢにデータを各１ビツトを
駆動して表示するドライバである。たとえば、Ｍ
０１ドライバに関しては、１ビツトデータは
XDAより入力され、前記XSCKクロツクおよび
FPあるいはLPの制御パネルを電圧分割回路７１
の出力であるV₂，V₃，V₅信号および電源電圧
V_CC，V_SS，およびV_EE等の電圧を入力信号７２よ
り入力し、パネルＡ上にXDAから送られてくる
１バイトデータを対応するＡ領域の列に書き込む
ためのドライバである。

一方、コモンドライバＭ２１およびＭ２２は各
ラインに対して共通にあるドライバであつて、１
ライン毎逐次にラインをアクセスするもので、こ
の場合、LCDパネルにおいては、Ａ領域の１ラ
インとＢ領域の１ラインとは、同時にアクセスさ
れるようになつている。すなわち、Ａ領域の先頭
のC100とＢ領域のC101との１バイトデータは、
コモンドライバＭ２１およびＭ２２によつて、同
時に表示されることになる。従つて、コモンドラ
イバＭ２１およびＭ２２は、Ａ領域またはＢ領域
のそれぞれの総ライン数である100ラインのそれ
ぞれの垂直走査が終了した場合にパルスとなる
YD信号（YD₀信号と同じ）を受け、更に、前記
ラツチパルスLPあるいはフレームパルスFP等の
制御信号、および前記電圧分割回路７１からの電
圧V₁，V₄，V₅および電源電圧V_CC，V_SS，V_EEを
入力し、これらの信号をもとにラインをアクセス
する駆動回路になつている。

本発明のCRTCによるLCDパネル駆動回路は、
第３図に示すLCDパネル装置のセグメントドラ
イバおよびコモンドライバに与えるべき同期信号
をCRTCより出力される制御信号をもとにつくる
ものである。

本発明のCRTCによるLCD駆動方式にしたが
うビデオ制御回路６内の同期信号発生回路部に関
して、第１図ａの回路ブロツク図を用いて説明す
る。CRTCからはクロツク信号CLK、表示期間
指示信号DISPTMG、水平同期信号HSYNC、お
よび垂直同期信号VSYNCが出力され、これらの
制御信号がビデオ制御回路６に与えられる。第１
図ａのブロツク図において、CLKはCRTCから
出力されるバイトデータ指定用のクロツク信号の
周期を1/8にして、１ビツトずつをビツト同期す
るためのクロツクである。CLKクロツク８０は、
表示期間指示信号（DISPTMG）１２とともに
アンド回路８１に入力され、デイスプレイ表示期
間のみCLK信号を出力するようにして、XSCK
信号８２をつくり、このクロツク信号８２をビデ
オ制御回路６の基本クロツクとしている。すなわ
ち、前記セグメントドライバおよびコモンドライ
バを制御するための基本クロツクである。セグメ
ント側のドライバは１ビツトのデータを基本クロ
ツクXSCKに同期して取り込み、１ライン分デー
タがたまるとラツチパルスLPによつて１ライン
分表示するように動作する。このLP信号は
CRTCから出力される水平同期信号１０に対応し
ている信号であり、したがつて、この水平同期信
号１０をＤタイプのフリツプフロツプ８４によつ
てCLKクロツク８２に同期して作られる信号で
ある。すなわち、CLKクロツク８０をフリツプ
フロツプ８４のクロツク信号とし、データ入力と
して前記水平同期信号１０を入力することによ
り、フリツプフロツプ出力Ｑからラツチパルス信
号LP８３を出力している。このようにすれば、
第１図ｂのタイミングチヤートに示すようにセグ
メント側ドライバに入力するべき信号は、基本ク
ロツクであるXSCKクロツクと、この基本クロツ
クの各周期で１ビツトずつ同期して入力されるデ
ータ、すなわち１ライン分のデータD₀，D₁，…
…，D_o-1および水平同期信号を基本クロツク
XSCKに同期することによつて得られたラツチパ
ルスLPである。第１図ｂに示すように、XSCK
クロツクは表示期間指示信号（DISPTMG）が
入力されているときのみ、０からｎ−１までパル
スとなつている信号であり、このクロツクの各周
期にｎビツトのデータが入力され、１ライン分の
データがセグメントドライバに書き込まれたの
ち、ラツチパルスLPが出力されて、１ライン分
のデータをLCDパネルに与えて、１ライン分の
データの表示を行うように制御することになる。
すなわち、１ラインは640バイトであるから、640
個の文字がＡ領域の１ラインおよびＢラインの１
ラインにそれぞれ同時に表示されることになる。

一方、コモン側ドライバに必要となる同期信号
は、前記ラツチパルスLP83とフレームパルス
FP85およびYD0信号８６である。コモン側のド
ライバは、ラツチパルスLP８３によつて表示す
るラインを１ラインずつずらしていくものである
から、YD0信号によつてリセツトされ、パネル
の第１ライン目をドライブするように制御され
る。すなわち、Ａ領域の１ライン目から100ライ
ン目までをLPパルスが出力するたびに、１ライ
ンずつ進みＡ領域の最後のライン、すなわち100
ライン目のデータとLPでラツチしたのち、Ａ領
域の１ライン目に戻るように、YD0パルスが出
力される。これと同時にＢ領域においても、１ラ
イン目からLPパルスが出力するたびに、１ライ
ンずつドライブし、Ｂ領域の終りのライン、すな
わち200ライン目がパネルに書き込まれて表示さ
れたのちに、YD0信号が出力されて、Ｂ領域の
最初のライン、すなわち101ライン目に戻つて駆
動される。このように、YD0信号８６はライン
と100回カウントしたのち出力されるパルスであ
るから、表示ライン調整回路８７を用いて、
CRTCから出力される水平同期信号１０の反転信
号１０′をクロツク信号CKとして入力し、内部に
あるカウンタ手段を用いて、HSYNCのパルスが
100回入力された時点で、前記カウンタをリセツ
トしてYD0信号を生成している。また、このリ
セツトは、CRTCからの垂直同期信号１１にも同
期して行うために、表示ライン調整回路８７には
垂直同期信号１１も入力されている。また、フレ
ームパルスFP８５は、論理０によつて、画面の
上半分すなわちＡ領域を指示することに対応し、
論理１は画面の下半分すなわちＢ領域を指示する
もので後述するように前記水平同期信号１１を
100回カウントすることによつて得られる。コモ
ン側ドライバに入力される制御信号のタイミング
チヤートは、第１図ｂの下側に示されている。第
１番目の信号波形はラツチパルス信号LPであり、
これは上部に示されているLP信号と同じもので
あるが、コモン側ドライバに関しては図面上で拡
大されて表現されている。すなわち、ラツチパル
スLPの各周期には、１ライン分のデータすなわ
ち640個のドツトがライン毎に表示されることに
なる。２番目のYD0信号の波形は100ライン毎に
出力されるパルスであつて、画面の上半分すなわ
ちＡ領域に関しては、１ライン目の先頭時におい
て出力され、100ライン分走査したのち、また１
ライン目に戻る時点でパルスが発生される波形に
なつている。また、３番目のフレームパルスFP
は前記YD0の立ち上がりに同期しており、論理
０である場合にはＡ領域の区間を示しており、論
理１はＢ領域を指示するものである。フレームパ
ルスFPの論理１状態と論理０状態はそれぞれ同
時にコモンドライバＭ２１およびＭ２２に与えら
れて、Ａ領域の１ラインとＢ領域の対応する１ラ
インを同時に表示するように制御するための信号
として使われる。

次に、本発明のCRTCによるパネル駆動回路に
関して、第４図を用いてもう少し詳細に説明す
る。第１図ａのブロツク図において示された表示
ライン調整回路８７は、第４図ａに示される水平
同期信号HSYNCを100回カウントするカウンタ
８７０とフリツプフロツプ８７１とオアゲート８
７２および８７３より構成されている。カウンタ
８７０は、CRTCから出力される水平同期信号
HSYNCを基本クロツクCLKで同期をとつて出
力されたLP信号すなわちラツチパルス信号LP８
３を入力し、100回カウントすることによつてカ
ウンタ８７０から出力される信号８７０１をオア
ゲート８７３を介してYD0信号を生成している。
すなわち、このYD0信号は、CRTCからの水平
同期信号が100回でるとパルスが出力される信号
となる。したがつて、カウンタ８７０は、水平同
期信号を100回カウントしたのちは、リセツトさ
れるように出力信号８７０１の出力をオアゲート
８７２を介して、セツト入力端子に帰還されてい
る。しかし、このカウンタ８７０に対するリセツ
トは、200ライン画面の101から200ライン目の終
り目までの100回をカウントすることも実行する
が、その終りにおいてHSYNCが出力されるタイ
ミングと、200回ライン目にはじめて出力される
CRTCからの垂直同期信号VSYNCとのタイミン
グは、わずかにズレているために、水平同期信号
HSYNCによつてもリセツトする必要があり、し
たがつて、垂直同期信号VSYNC１１はオアゲー
ト８７２の入力端子に入力されて、カウンタ手段
８７０をリセツトする形になつている。しかも、
フリツプフロツプ８７１によつてCRTCの垂直同
期信号HSYNCとCRTCからの垂直同期信号
VSYNCを同期させて、HSYNCに同期した
VSYNC信号８７１０を、オアゲート８７３の入
力端子に入力することによつて、この信号が論理
１になる時点においても、YD0信号が活性化さ
れるようにしている。このようにして、YD0信
号はLDCパネルのＡ領域あるいはＢ領域の100ラ
イン走査毎に出力されるパルスとなる。

また、第４図ａの下の部分に示される回路は、
キヤラクタジエネレータからのデイスプレイデー
タをラツチする手段を示している。CRTCから出
力されたメモリアドレスMAあるいは前記MAア
ドレスを入力する前記オフセツト発生回路２によ
つて発生されるオフセツトアドレスは、画面１走
査１回につきそれぞれ時分割的にVRAM４に与
えられ、対応するVRAMデータがキヤラクタジ
エネレータ５に与えられると、キヤラクタジエネ
レータ５は第４図ａに示すように、デイスプレイ
データ５０を出力する。キヤラクタジエネレータ
５の出力信号５０には、ラツチ回路６０と６１が
それぞれ接続されている。ラツチ回路６０は
CRTCから出力されるMAアドレスに対応するキ
ヤラクタジエネレータ５の出力デイスプレイデー
タ５０をUPLCKクロツクでラツチし、ラツチ回
路６１１はCRTCから出力されるMAアドレスに
前記オフセツト発生回路２によつてオフセツト値
が加えられてできたオフセツトアドレスに対応す
るデイスプレイデータが出力５０に出力されたと
きにLPLKクロツクでラツチする回路である。な
お、当然のことではあるが、前記LCDの画面下
部（Ａ領域）に対応するアドレスを得るためのオ
フセツトは正であり、前記LCDの画面下部（Ｂ
領域）に対応するアドレスを得るためのオフセツ
トは負になる。ラツチ回路６１にそれぞれセツト
されたデイスプレイデータすなわちMAアドレス
に対応するキヤラクタとオフセツトアドレスに対
応するキヤラクタは同時に出力されて、シフトレ
ジスタ８９２と８９３を介して、それぞれ、８ビ
ツトパラレル入力が８ビツトシリアルデータに変
換されてデイスプレイデータ上下の切り換え回路
６２を介してそれぞれLCDパネルへのシリアル
データとして転送されることになる。

第４図ａのパネル駆動回路をさらに詳細に示し
た回路図が第４図ｂに示されている。Ｍ８９のラ
ツチ回路は、キヤラクタジエネレータから送られ
てくるデイスプレイデータの８ビツトを
EVSECKクロツクによつてラツチするものであ
る。また、Ｍ９０のラツチ回路は、前記８ビツト
のデイスプレイデータをEVSCKクロツクでラ
ツチするものである。またＭ９１のラツチ回路
は、前記デイスプレイデータをEDSECKクロツ
クによつてラツチするものである。このように、
キヤラクタジエネレータから転送されてくるデー
タを異なるタイミングでラツチするが、Ｍ８９，
９０，９１のラツチ回路の出力は、それぞれラツ
チ回路Ｍ９２，９３，９４に入力されており、こ
れらのラツチ回路は、ラツチ用のクロツクが共通
にEDSOCKであるから、Ｍ８９，９０，９１に
ラツチされた異なるデイスプレイデータは、
EDSOCKクロツクのタイミングで同時にラツチ
されることになる。さらに、Ｍ９５のラツチ回路
はEDSOCKの立ち上がり時に、キヤラクタジエ
ネレータから直接転送されて来るデイスプレイデ
ータを直接ラツチするものであるから、Ｍ９２，
９３，９４，９５のラツチデータは、それぞれ同
時に出力されることになる。これらの４つのラツ
チ回路の出力は、それぞれＭ９６，９７，９８、
および９９のシフトレジスタに８ビツトパラレル
入力として入力される。そして各ICのSHIFT／
LOADピンに入力されるＳ／LTMG信号の論理
が論理１すなわちハイ状態である場合には、入力
された８ビツトのパラレル入力は、ビツトシリア
ルに変換されて、Q_H出力からそれぞれビツトシ
リアルで出力されることになる。すなわち、これ
らのシフトレジスタによつて４つの８ビツトデー
タは、それぞれ同時にビツトシリアルに変換され
て出力されることになる。そして、２入力選択回
路が２つ含まれているマルチプレクサＭ１０１を
介して、XA，XC，XB，XDの各シリアルデー
タが得られる。この選択回路Ｍ１０１が画面の上
下の切り換え回路であつて、前記出力は第３図の
セグメントドライバにシリアルデータとして入力
される。すなわち、XAデータとXBデータは、
それぞれ画面上半分のＡ領域の各ラインのビツト
を駆動するセグメントドライバに入力され、XC
データとXDデータは、画面下半分のＢ領域の各
ラインのビツトを駆動するセグメントドライバに
入力されることになる。従つて、デイスプレイデ
ータはＡ領域とＢ領域に分れて選択されながら表
示されることになる。また、第４図ｂの回路図に
示されるＭ１００は、12ステージのバイナリリツ
プルカウンタであり、入力端子に入力されている
CRTCからの水平同期信号に対応する
HSYNCDLY信号を100回入力されたかどうかを
カウントするカウンタである。即ち、出力部に接
続されたゲート回路Ｍ１１１，Ｍ１１２，Ｍ１１
３及びもう１つのＭ１１２によつて、カウンタ値
が100になつたかどうかを検出している。カウン
タ値として、上位ビツトから０，０，０，１、
１，１，０，０，０という２進数、すなわち10進
数で100となつたときにＭ１０３のＤタイプフリ
ツプフロツプのクロツク入力が１となるようにな
つている。このフリツプフロツプ１０３に入力さ
れるクロツク信号は、水平同期信号が100回入力
されたときに１となる信号であるからY0信号と
なる。このY0信号が１になつたときに、Ｄタイ
プのフリツプフロツプ１０３の出力は論理１にセ
ツトされることになるが、このフリツプフロツプ
をクリアする信号はＭ１００のカウンタに入力さ
れるリセツト信号と同じものであり、これは
V8SHFT信号かRESET信号が入力されたとき
に、リセツトされるようになつている。そして、
フリツプフロツプＭ１０３の出力は、前記マルチ
プレクサＭ１０１の選択回路の選択制御信号とな
つている。すなわち、この出力はフレームパルス
信号FPに対応しているもので、画面の上すなわ
ちＡ領域あるいは下のＢ領域を駆動するかを選択
するための選択信号になつている。

本発明は、このようにCRTCを用いて、CRTC
から出力される制御信号から、LCDパネルのセ
グメントドライバおよびコモンドライバをそれぞ
れ駆動できるように同期信号を生成するものであ
る。

〔発明の効果〕

このように、本発明は、CRTCを使つてCRT
のみならず、最近実用性が高まつてきた液晶のデ
イスプレイすなわちLCDパネル表示装置をも駆
動できるようにしたもので、専用のLCDコント
ローラを必要とせず、量産されているCRTCを使
つてLCDを制御できるので、CRTCに対するコ
ストパフオーマンスが非常に向上するという効果
がある。さらに、本発明によれば、CRTCを用い
てCRTばかりでなくLCDも制御できるので、
CRTCのコストパフオーマンスが向上するととも
に、CRTCをLCDコントローラの代りに用いて
も、まつたく同様に、100ラインの水平走査につ
き必ず１回は各画素が表示されることになるの
で、各画素が薄く表示されることはなく、したが
つて、マンマシンインターフエイスにおけるユー
ザの不信感も生じないという特徴がある。

【図面の簡単な説明】

第１図ａは本発明のCRTCによるLCD駆動方
式に従うビデオ制御回路内の同期信号発生回路部
のブロツク図、第１図ｂは前記同期信号発生回路
部のタイミングチヤート図、第２図は本発明の
CRTコントローラによる液晶デイスプレイの制
御方式に従うビデオ制御回路とCRTCとのインタ
ーフエイス部を示す回路ブロツク図、第３図は
LCDパネル本体の回路ブロツク図、第４図ａは
本発明のLCDパネル駆動回路の詳細ブロツク図、
第４図ｂは本発明のLCDパネル駆動回路の詳細
回路図、１……CRTC、２……オフセツトアドレス発生
回路、３……選択回路、４……VRAM、５……
キヤラクタジエネレータ、６……ビデオ制御回
路、７……LCDパネル装置、８……タイミング
発生回路、９……選択回路、１０……水平同期信
号、１１……垂直同期信号、１２……表示期間指
示信号、１３……メモリアドレス（MA）、６０，
６１，８４……ラツチ回路、６２……デイスプレ
イデータ上・下切り換え回路、７０……LCDパ
ネル、７１……電圧分割回路、８０……CLKク
ロツク、８１……アンド回路、８２……XSCK信
号、８３……ラツチパルス（LP）信号、８５…
…フレームパルス（FP）信号、８６……YD0信
号、８７……表示ライン調整回路、８７０……カ
ウンタ、８７１……フリツプフロツプ、８９２，
８９３……パラレルシリアル変換回路（シフトレ
ジスタ）、Ｍ０１，Ｍ０２，…，１０，Ｍ１１，
…Ｍ２０……セグメントドライバ、Ｍ２１，２２
……コモンドライバ、Ｍ８９，Ｍ９０，Ｍ９１，
Ｍ９２，Ｍ９３，Ｍ９４，Ｍ９５……ラツチ回
路、Ｍ９６，Ｍ９７，Ｍ９７，Ｍ９９……シフト
レジスタ、Ｍ１００……カウンタ、Ｍ１０１……
マルチプレクサ、Ｍ１０３……フリツプフロツ
プ、Ｍ１１１，Ｍ１１２……検出回路。

Claims

【特許請求の範囲】１ CRTに対する垂直同期信号、水平同期信号、
及びCRTの一画面に対応するメモリをアクセス
するためのアドレスを少なくとも出力するCRT
コントローラと、前記CRTコントローラから出力される水平同
期信号を基本クロツクに同期させてラツチパルス
を生成する手段と、前記水平同期信号を入力し液晶デイスプレイの
画面の総ライン数の半分に対応するライン数だけ
前記水平同期信号のパルスが入力された場合に画
面の多半領域分の水平走査が実行されたことを示
すパルスを発生させ前記画面の各半領域における
駆動ラインを初期ラインに戻すよう制御する手段
と、前記CRTコントローラから出力されるアドレ
スと、画面の一方の半領域か画面の他方の半領域
かの相違に応じて正又は負のオフセツトを前記ア
ドレスに加えてできるオフセツトアドレスとの両
方のアドレスを使つて画面メモリに対してアドレ
ス指定し、前記画面メモリから出力される前記２
つのアドレスに対応するデータをラツチし、前記
２つのデータを同時に出力しそれぞれシリアルデ
ータに変換する変換手段と、前記変換手段に接続され前記アドレスに対応す
るデータとオフセツトアドレスに対応するデータ
を液晶デイスプレイの画面上の上下半領域それぞ
れにあるセグメントドライバに切り換えて転送す
るように制御するデータ上下切り換え手段と、前記各手段に接続され前記上下それぞれの半領
域に前記２つのデータを液晶デイスプレイの画面
上で同時に表示するべく前記セグメントドライバ
およびコモンドライバを駆動するドライバ制御手
段とを設けて表示を行うことを特徴とするCRT
コントローラによる液晶デイスプレイの制御方
式。