JPS5968784A - ドツトマトリツクス表示パネルの駆動装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く技術分野〉 本発明は、各絵素に対応したドツトフレームメモリを有
し、１絵素あたり複数ビットもしくは１ビツトの情報量
で表示する、液晶などのドツトマトリックス表示パネル
の駆動装置に関するものである。

〈発明の背景〉 十Ｆ分割駆動方式のドツトマトリックス型液晶パネルを
用いたテレビ受像機において、テレビ画像だけでなく、
文字情報や、グラフ、ゲーム等のキャラクタ−表示もで
きる機能を付加した、電子機器が既に提案されている。

」１下分割駆動方式の液晶パネルにテレビ画像を表示す
るためには、実時間にて順次送られてくる画像情報を１
時的に貯えておくために、ドツトフレームメモリが必要
である。また、そのフレームメモリに貯える情報量は、
高品位なテレビ画像表示を得るためには、１絵素あたり
、８階調から１６６階調表示を行なう必要があるため、
１絵素あたり最低３ビツトの情報量を貯える必要がある
。一方、文字や記号等のキャラクタ−表示を行なう場合
には、基本的に階調は必要としないため、１絵素あたり
の情報量は１ビツトですむ。

すなわち、このような機器では、テレビ画像表示を行な
う場合と、キャラクタ−表示を行なう場合とで、必要な
フレームメモリの容量が異なってくるが、従来の方式で
は、キャラクタ−表示を行なう場合においても、テレビ
画像の表２１＜回路をそのまま利用できるよう、１絵素
１ビツトの情報を、完全白、完全黒の階調データに変換
し、テレビ画像表示時と同様に、１絵素３ビツト分のフ
レームメモリを使用してキャラクタ−表示を行なってい
た。従って、特にキャラクタ−表示のときは、必要以上
のメモリを動作させることになり、電力消費が余分に多
くなるという欠点を持っていた。

図面を参照して今少し詳しく説明する。

第１図は上記したテレビ受像機全体の回路ブロック例を
示すものである。機器全体は大きく分け。

テレビ画像借り°源（３ビツト信り源）１と、キャラク
タ−表示信す・源（１ビツト信り源）２、および液晶パ
ネル駆動回路３の３つの部分に分けられる。

例えば、テレビ画像借り源１ては、ＲＦユニット５から
出力されるビデオ信すか映像増幅回路９を通った後、Ａ
／ＤコンバータＩＯでサンプリングパルス（１’Ｓ）に
より、８階調表示に必・ｌｌｊな３ヒ・７トのデジタル
信りに変換される。また、同期分離回路８により垂直同
期信号（ｖ）、水丁同期信りα■が得られ、ＶｒＴ切換
スイッチ２１を通してクロックタイミング制御回路２３
に送られる。なお、４はアンテナ、６は音声回路、７は
スピーカーである。

キャラクタ−信号源２はＣＰＵｌ１　、ＲＯＭ＋２゜Ｒ
ＡＭ＋３．Ｔ／Ｑ＋４　、ビデオＲＡＭ＋５等により、
マイクロコンピュータ−システムを構成している。

例えは、このマイクロコンピュータシステムによりキャ
ラクタ−情報が生成される。そして、ＲＯＭ１２に書き
込まれたプログラムに従ってＣｒ’Ｕ１１が動作し、ビ
デオＲＡＭ＋５にキャラクタ−情報が書き込まれる。ビ
デオＲＡＭ＋６のアドレスがＣＰＵＩ　１によりアクセ
スされない時は、　ＣＰＵＩ　１の制御によってアドレ
ス切換スイッチ１７が働き、ビデオＲＡ　Ｍ走査回路１
６に接続されている。ビデオＲＡＭ走査回路１６は、テ
レビ信号”の場合と同等なＶ、Ｈ信りを発生するととも
に、それに同期して、順番に連続したアドレス信−りを
生成する。

この連続したアドレス借りにより、ビデオＲＡＭｌ５に
貯えられたキャラクタ−情報は、順次パラ１／ルーシリ
アル変換回路１８に出力され、そこでシーケンシャルな
１ビツト信号に変換され、液晶パネル駆動回路３に与え
られる。

液晶パネル駆動回路３には、上記２種類のＶ。

Ｈ信号および２種類のデータ信りが接続され、ＶＩＴ切
換スイッチ２１．データ切換スイッチ２２において、外
部スイッチ１９にて切換えられる３ビツト１ビツト切換
信号（ＳＡ）により、いずれかが選択され入力される。

このＶ　、　Ｈ信りに同期して、クロックタイミング制
御回路２３は、液晶駆動に必要な各種タイミングパルス
及び、テレビ画像データを得るために必要なサンプリン
グパルス（Ｊ’ｓ）を発生する。一方、」１下分割方式
の液晶パネル２０は、輝度あるいはコントラスト向−１
−のため、デユーティ比が２倍になるように、データ側
電極（Ｘ電極）が」−下２分割になっている。また走査
側電極（Ｙ電極）は、−に上分割でｎ（例えば３０）木
づつの電極が互いに共通に接続され、全体でデコティ比
が１／。（１／３Ｑ）で駆動されるようになっている。

この液晶パネル２０」−に、テレビ画面モジくはキャラ
クタ−画面を構成するためには、実時間にて送られてく
る画像信号をデータ側上下電極（ＸＡ、ＸＢ）に時間を
ずらして送るために、全画素情報を記憶するフレームメ
モリ２５が必要である。

この部分をテレビ画像信号の場合を例にとり詳細に説明
すると、まず１フイールドの前半では、実時間に送られ
てくる階調信号を含んだ３ビツト信りは、データ分枝回
路２４を介してクロック信す（φ）にて３組のシフトレ
ジスター２６Ｂに転送される。また、同時にメモリ選択
信’３・（ＣＳ　Ｂ）　＋　　ライトネーブル信り（Ｗ
ＥＢ〕の制御によって、３組のフレームメモリ２５Ｂに
そのデータが記憶される。一方、シフトレジスター２６
ＡにはフレームメモＩＪ　２５　Ａに貯えられていた前
のフィールドの画像情報データが、同じ（ｃｓＡ、ＷＥ
Ａ信号の制御によって読み出され、転送される。１フイ
ールドの後半では、」１記の動作がＡ、Ｂを交換して行
なわれ、実時間で送られてくる３ビツト信う″は、シフ
トレジスター２６Ａに転送されるとともに、）レームメ
モリ２５Ａに書き込まれ、シフトレジスター２６Ｂには
フィールド前半にてフレームメモＩＪ　２５　Ｂに貯え
られた画像データが転送される。

すなわち、液晶パネル２０の画面半分で、実時間の画像
とフレームメモリ２５に貯えられた記憶画像が、交互に
表示されることになる。

シフトレジスター２６Ａ、Ｈに送られた３ビツトの画像
信す°は、４本のＨ信−リ゛に対し、１本の割合のラッ
チ信号（ＬＳ）により、データラッチ２７Ａ。

Ｂに保持される。そして、その３ビツトデータにより、
階調表示回路２８から出力される階調表示信号１１〜ｔ
８の内１つか、選択スイッチドライバー２９内で選択さ
れる。このｔ１〜ｔ８は、８階調を決定するパルス幅変
調信すであり、このパルス幅を基準にしてデータ側電極
（ＸＡ、ＸＢ）に駆動型ＩＴ（いわゆるパルス幅変調方
式による電圧）が与えられる。また、走査側駆動回路３
０においても、ＬＳ信り・にタイミングをあわせ、順次
走査側電極（Ｙ電極）に駆動電圧が与えられる。

第２図は従来方式を説明する要部を具体化して示すブロ
ック図である。キャラクタ−情報信号源２の出力は、１
絵素あたり白黒表示の１ビツト信号であるのに対し、テ
レビ画像信号源１の出力は、１絵素あたり８階調表示の
３ビツト信号である。

従来は、１ビツト信り゛源２を用いる際、ＳＡ信りをＩ
Ｉ　ＨＩＩにし、データ切換スイッチ２２のＡＮＤ回路
とＯＲ回路の働きで、フレームメモリ２５への入力信り
Ｄ　Ｉ　　、Ｂ２　＋　ＤＢを全て、１ビツト信す源２
に接続していた。従って、Ｄ　Ｉ　　＋　Ｂ２　＋　Ｄ
ａは全て“Ｈ１′又は“Ｌ　ＩＩになり、“０００”か
”１１１””の階調が選択され表示される。

第２図において、ｃｓＡ、ｃｓＢ信りは、それぞれフレ
ームメモリ２５のＡＩ　、Ａ２　、Ａ３．　Ｂｌ　、Ｂ
２゜Ｂ３の選択信りである。この信号が“Ｈ′′の時、
メモリは動作せず、メモリのデータ出力は高インピーダ
ンスとなる。又、ＷＥＡ、ＷＥＢ信すは、ライトネーブ
ル信すである。メモリが動作状態でＷＥＡ信りが“（、
＋１の場合、メモリＡＩ、Ａ２．ＡＳは書き込み状態に
なり、それぞれ入力信号Ｄ１．Ｄ２゜Ｂ３を記憶する。

又、この時、メモリのデータ出力は高インピーダンスと
なる。一方、メモリが動作状態でＷＥＡ信号がＬｉ　Ｈ
ＩＩの場合、メモリＡＩ。

Ａ２　、Ａ３は読み出し状態になり、メモリに貯えられ
た内容が出力される。

まず、１フイールド前半では、ＷＥＢが“ｌ−１１。

ＷＥＡが“Ｈ”になる。その結果、フレームメモリ２５
のＢｌ、Ｂ２．Ｂ３は書き込み状態になり、実時間デー
タ信Ｊ３Ｄ、、ｒ）２　、Ｂ３が記憶される。

一方、データ分枝回路２４の３ステートバツフアＢが導
通状態になり、シフトレジスター２６Ｂに接続されたＤ
ｏ　ＩＢ＋　ＤＯ２Ｂ＋　ＤＯ３Ｂ線には、実時間デー
信５−が送られる。また、ＷＥＡが“ＩＴ　”のため、
フレームメモリ２５のＡＩ、Ａ２．／ｌは読み出し状態
になり、シフトレジスター２６Ａに接続されたＤ　ＯＩ
Ａ＋　Ｄ０２Ａ＋　Ｄ０３Ａ線には、メモリＡＩ、Ａ２
゜八３に記憶されたデータが送られる。この時、データ
分枝回路２４の３ステートバツフアＡは非導通状態で、
実時間データはＤｏｌＡ、Ｄ０２Ａ、Ｄ０３Ａ線には送
られない。１フイールド後半では、ＷＥ。

がＨ”　　、ＷＥＡがｌ−ＩＩになり、シフトレジスタ
＝２６ＢにはフレームメモリのＢｌ、Ｂ２．Ｂ３の出力
データ、シフトレジスター２６Ａには実時間データが送
られる。

従って、第２図の従来の方式では、信゛り源が１ビツト
信号源の場合でも、メモリＡＩ　、Ａ２　、Ａ３、Ｂｌ
　、Ｂ２．Ｂ３が動作することになる。メモリとして使
用する半導体ＲＡＭは、動作時と非動作時で消費電力が
大幅に異なり、例えばＣＭＯ５ＲＡＭでは、動作時１５
０ｍＷ　に対し、非動作詩５μＷ程度テあるため、フレ
ームメモリ２５を余分に使用する従来の方法は、消費電
力が多いのが欠点である。

〈発明の目的〉 本発明は上述のような点に鑑みてなされたものであり、
テレビ画像信号とキャラクタ−情報信号を切り換える回
路を工夫し、キャラクタ−表示の際には使用するフレー
ムメモリを最低限にし、余分な消費電力を低減すること
を目的とする。

〈実施例〉 例えば、テレビ受像機の場合、全体のブロック図は第１
図に示されるとおりであり、基本的な動作も前述したと
おりである。第３図に本発明における要部詳細ブロック
図を示す。

以下第３図に従、って本発明の一実施例を説明する。

ＳＡ信−リを“Ｈ”　にし、データ切換スイッチ２２に
おいてキャラクタ−情報量り源（ｌビット信−り源〕２
を選択すれば、オアゲート０１　〜０４　の働きで、フ
レームメモリ２５のＡ２．ＡＳ、Ｂ２゜Ｂ３はメモリ選
択信ツ（Ｃ８Ａ、Ｃ３Ｂ）にかかわらず動作しなくなり
、メモＩＪ　Ａ　Ｉ　、　Ｂ　Ｉだけが動作する。

まず、１フイールド前半では、ＷＥＢが“′Ｉ７゛。

ＷＥＡがＨ１＋になり、メモＩＪ　Ｂ　］が書き込み状
態。

メモリＡ１が読み出し状態になる。また、データ分枝回
路２４の３ステートバツフアＢｌ’が導通状態になり、
実時間データＤ１がＤＯＩＢ線に送られる。一方、３ス
テートバツフアＡ　Ｉ’は非導通状態で、Ｄ　ＯＩＡ線
にはメモリＡ１の出力信−ラが送られる。また、ＳＡ倍
信号“′Ｈ″であるため、３ステートバッファＡ２　、
Ｂ２は非導通状態となり、Ｂ２゜Ｂ３信−３線はＤＯ２
Ａ　、　Ｄ　０２Ｂ　、　ＤＯ３Ａ　Ｉ　ＤＯ８Ｂ線と
切り離される。そして、ＤＯＩＡ線とＤ　０２Ａ　＋Ｄ
ＯａＡ線及びＤＯＩＢとＤ　０２Ｂ　＋　Ｄ０８Ｂ線間
に設けた３ステートバッファＡ３．Ｂ３が導通状態にな
り・Ｄ０１ＡＩＤＯＩＢ線の信号がＤ０２Ａ、Ｄ０３Ａ
。

及びＤ　０２Ｂ　＋　Ｄ　０３８線に与えられる。この
ため、シフトレジスター２６Ａ、２６Ｂに送られる信ち
−は、Ｄ　ＯＩＡ　＋　Ｄｏｌ　Ｂの信号により従来の
方法と同じく全て“Ｈ”又は全てＩＩＬ”になる。

１フイールド後半では、ＷＥＢがＨ′、ＷＥＡが“Ｌ　
Ｉ＋になり、シフトレジスター２６Ｂにはフレームメモ
リＢ１の出力データ、シフトレジスター２６Ａには実時
間データＤ１が送られる。

なお、テレビ画像信号の場合は、データ分枝回路２４の
３ステートバツフアＡＩ’とＡ　２’、　Ｂ　ｌ’とＢ
　２’がそれぞれ対となって動作し、従来と同様のデー
タ分枝動作を行なう。また３ステートバツフアＡ３　、
Ｂ３はＳＡ倍信号“Ｌ”となることによって非導通状態
となる。

Ｂ２．Ｂ３を動作させることなくキャラクタ−表示を行
なうことができ、フレームメモリ２５の消費電力を低減
することが可能である。

〈発明の効果〉 以上の説明から明らかなように、本発明によれば、文字
情報やゲーム等のキャラクタ−表示が可能な液晶テレビ
を１例とする。１絵素あたりの情報量を複数ビット又は
１ビツトに選択可能な液晶ドツトマトリックス表示装置
の消費電力を、余分なフレームメモリを選択動作させな
いことにより低減することができる。

【図面の簡単な説明】

第１図はテレビ受像機全体のブロック図、第２図は従来
例を説明するための要部詳細ブロック図。 第３図は本発明の一実施例を説明するための要部詳細ブ
ロック図である。 ｌ・・・テレビ画像信号源、２・・・キャラクタ−表示
信号源、３・・液晶パネル駆動回路、１９・・・信号源
切換スイッチ、２３　・クロックタイミング制御回路、
２４・・・データ分枝回路、２５・・・フレームメモリ
、２６・・・シフトレジスタ、２７・・データラッチ。 ２９・・・選択スイッチドライバー、３０・・・走査側
駆動回路。

Claims (1)

【特許請求の範囲】
1. １、パネルが上下分割構造となり、各絵素に対応するド
   ツトフレームメモリを有し、１絵素あたりの情報量を１
   ビツトもしくは複数ビットのいずれかを択一的に選択し
   て供給する手段と、１絵素あたりの情報量を１ビツトで
   供給するとき、不要ドツトフレームメモリの動作を禁止
   する手段とを備えてなることを特徴とするドツトマトリ
   ックス表示パネルの駆動装置。