JPS62145291A - 液晶パネルの駆動方式 - Google Patents
液晶パネルの駆動方式Info
- Publication number
- JPS62145291A JPS62145291A JP28712385A JP28712385A JPS62145291A JP S62145291 A JPS62145291 A JP S62145291A JP 28712385 A JP28712385 A JP 28712385A JP 28712385 A JP28712385 A JP 28712385A JP S62145291 A JPS62145291 A JP S62145291A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- digital video
- video data
- ram
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、一画面を走査方向に分割して構成した液晶
パネルの駆動方式に関する。
パネルの駆動方式に関する。
近年、ドットマ） ＋Ｊクス型の液晶表示パネルは大画
面化が進み、定食線数が増大してきている。
面化が進み、定食線数が増大してきている。
しかしながら、走査線数が増えればそれだけデユーティ
比が上がり、コントラストが悪くなる。そこで第３図に
示すように、液晶パネルを走査方向に２分割して、上半
分の画面と下半分の画面を同時に駆動することによって
デユーティ比を半分に下げることが考えられている。第
４図にこのような２分割された液晶表示パネルを用いた
液晶テレビジョン装置の構成を示す。第４図において、
２１はアンテナであり、２２はチューナ、中間周波増幅
回路、映像検波回路、映像増幅回路、同期分離回路等を
含む受信回路である。この受信回路２２で分離された水
平同期信号φＫ、垂直同期信号φＶは制御回路２３へ送
られ、映像信号はＡ／Ｄ変換器２４へ送られる。Ａ／Ｄ
ｉ換器２４は受信回路２２で受信され出力されたアナロ
グの映像信号を例えば４ビツトのデジタル映像データに
変換し、ＲＡＭ２５またはＲＡＭ２６に出力する。この
ＲＡＭ２５及びＲＡＭ２６はいずれも１フイ一ルド分の
容量を有するものである。上記制御回路２３は水平同期
信号φＨ１垂直同期信号φＶに同期して各種制御信号を
出力するもので、ＲＡＭ２５、ＲＡＭ２６に対するアド
レスデータＡＤ、、Ａ Ｄ ｔ、′Ｏ”のとき書込みモ
ード、′ｌ”のとき読出しモードとなる読出し／″４込
み信号Ｒ／Ｗ １、Ｒ／Ｗ ２、後述する液晶表示パネ
ル駆動用のタイミング信号φ５１、φｓ、、φ。、φＦ
、ＳＴを出力する。一方、２７は第３図に示すように上
下２分割された液晶表示パネルであり、上側液晶表示パ
ネル２７Ａのセグメント電極はシフトレジスタ２８及び
セグメント側駆動回路２９によって駆動され、下側液晶
表示パネル２７Ｂのセグメント電極はシフトレジスタ３
０及びセグメント側駆動回路３１によって駆動される。
比が上がり、コントラストが悪くなる。そこで第３図に
示すように、液晶パネルを走査方向に２分割して、上半
分の画面と下半分の画面を同時に駆動することによって
デユーティ比を半分に下げることが考えられている。第
４図にこのような２分割された液晶表示パネルを用いた
液晶テレビジョン装置の構成を示す。第４図において、
２１はアンテナであり、２２はチューナ、中間周波増幅
回路、映像検波回路、映像増幅回路、同期分離回路等を
含む受信回路である。この受信回路２２で分離された水
平同期信号φＫ、垂直同期信号φＶは制御回路２３へ送
られ、映像信号はＡ／Ｄ変換器２４へ送られる。Ａ／Ｄ
ｉ換器２４は受信回路２２で受信され出力されたアナロ
グの映像信号を例えば４ビツトのデジタル映像データに
変換し、ＲＡＭ２５またはＲＡＭ２６に出力する。この
ＲＡＭ２５及びＲＡＭ２６はいずれも１フイ一ルド分の
容量を有するものである。上記制御回路２３は水平同期
信号φＨ１垂直同期信号φＶに同期して各種制御信号を
出力するもので、ＲＡＭ２５、ＲＡＭ２６に対するアド
レスデータＡＤ、、Ａ Ｄ ｔ、′Ｏ”のとき書込みモ
ード、′ｌ”のとき読出しモードとなる読出し／″４込
み信号Ｒ／Ｗ １、Ｒ／Ｗ ２、後述する液晶表示パネ
ル駆動用のタイミング信号φ５１、φｓ、、φ。、φＦ
、ＳＴを出力する。一方、２７は第３図に示すように上
下２分割された液晶表示パネルであり、上側液晶表示パ
ネル２７Ａのセグメント電極はシフトレジスタ２８及び
セグメント側駆動回路２９によって駆動され、下側液晶
表示パネル２７Ｂのセグメント電極はシフトレジスタ３
０及びセグメント側駆動回路３１によって駆動される。
また、上側液晶表示パネル２７Ａのコモン′電極はシフ
トレジスタ３２及びコモン側駆動回路３３によって駆動
され、下側液晶表示パネル２７Ｂのコモン電極はシフト
レジスタ３４及びコモン側駆動回路３５によって駆動さ
れる。上記シフトレジスタ２８，３０にはＲＡＭ２５ま
たはＲＡＭ２６からのデジタル映像データが供給され、
シフトクロックφ８１、φｓ２に同期してシフト記憶さ
れる。このシフトレジスタ２８．３０に記憶されたデジ
タル映像データは、２Ｈ（水平走査期間）に１発出力さ
れるラッチクロックφｎに同期してセグメント側駆動回
路２９．３１に転送され、セグメント側駆動回路２９．
３１はフレーム切換信号φＦと図示しない電源回路から
供給される多値レベルの間圧■Ｅに従って液晶表示パネ
ル２７Ａ、２７Ｂのセグメント電極に駆動電圧を与える
。また、上記シフトレジスタ３２，３４は制御回路２３
から出力されるシフトデータ信号ＳＴを読込み、シフト
クロックφｎに同期して上記シフトデータ信号ＳＴをシ
フト駆動しその出力をコモン側駆動回路３３．３５に与
える。コモン側駆動回路３３．３５は上記シフトレジス
タ３２．３４の出力とフレーム切換信号φＦ１図示しな
い電源回路から供給される多値レベルの′電圧ＶＩＶｃ
従って液晶表示パネル２７Ａ、２７Ｂのコモン電極を駆
動するものである。
トレジスタ３２及びコモン側駆動回路３３によって駆動
され、下側液晶表示パネル２７Ｂのコモン電極はシフト
レジスタ３４及びコモン側駆動回路３５によって駆動さ
れる。上記シフトレジスタ２８，３０にはＲＡＭ２５ま
たはＲＡＭ２６からのデジタル映像データが供給され、
シフトクロックφ８１、φｓ２に同期してシフト記憶さ
れる。このシフトレジスタ２８．３０に記憶されたデジ
タル映像データは、２Ｈ（水平走査期間）に１発出力さ
れるラッチクロックφｎに同期してセグメント側駆動回
路２９．３１に転送され、セグメント側駆動回路２９．
３１はフレーム切換信号φＦと図示しない電源回路から
供給される多値レベルの間圧■Ｅに従って液晶表示パネ
ル２７Ａ、２７Ｂのセグメント電極に駆動電圧を与える
。また、上記シフトレジスタ３２，３４は制御回路２３
から出力されるシフトデータ信号ＳＴを読込み、シフト
クロックφｎに同期して上記シフトデータ信号ＳＴをシ
フト駆動しその出力をコモン側駆動回路３３．３５に与
える。コモン側駆動回路３３．３５は上記シフトレジス
タ３２．３４の出力とフレーム切換信号φＦ１図示しな
い電源回路から供給される多値レベルの′電圧ＶＩＶｃ
従って液晶表示パネル２７Ａ、２７Ｂのコモン電極を駆
動するものである。
次に、第５図のタイムチャートを参照して従来の液晶表
示パネルの駆動方式を説明する。第５図は、有効映像期
間ｎ−１、ｎ、ｎ＋、１のそれぞれ１〜２４０番目の走
査線のデジタル映像データＥ（ｎ−１）、Ｅ（ｎ）、Ｅ
（ｎ＋１）とＲＡＭ２５の行アドレス及び液晶表示パネ
ル２７の１番目と１２１番目のコモン電極駆動信号Ｘ、
、Ｘｌ、、の関係を示したものである。なお、ここで
ｎ−１，ｎ。
示パネルの駆動方式を説明する。第５図は、有効映像期
間ｎ−１、ｎ、ｎ＋、１のそれぞれ１〜２４０番目の走
査線のデジタル映像データＥ（ｎ−１）、Ｅ（ｎ）、Ｅ
（ｎ＋１）とＲＡＭ２５の行アドレス及び液晶表示パネ
ル２７の１番目と１２１番目のコモン電極駆動信号Ｘ、
、Ｘｌ、、の関係を示したものである。なお、ここで
ｎ−１，ｎ。
ｎ ＋１は有効映像期間を、ＩＨ，２Ｈ・・・は水平走
査期間を、Ｅ（ｎ−１）、Ｅ（ｎ）、Ｅ（ｎ＋１）は有
効映像期間ｎ−１、ｎ％ ｎ＋１におけるデジタル映像
データを、またＥ（ｎ）ＩＨ，Ｅ（ｎ＋１ ）１２１Ｈ
はそれぞれ有効映像期間ｎにおけるＩＨのデジタル映像
データ、有効映像期間ｎ＋１における１２１Ｈのデジタ
ル映像データを示すものとする。
査期間を、Ｅ（ｎ−１）、Ｅ（ｎ）、Ｅ（ｎ＋１）は有
効映像期間ｎ−１、ｎ％ ｎ＋１におけるデジタル映像
データを、またＥ（ｎ）ＩＨ，Ｅ（ｎ＋１ ）１２１Ｈ
はそれぞれ有効映像期間ｎにおけるＩＨのデジタル映像
データ、有効映像期間ｎ＋１における１２１Ｈのデジタ
ル映像データを示すものとする。
今、有効映像期間ｎが始まったとすると、このとき、Ｒ
ＡＭ２５には有効映像期間ｎ−１のデジタル映像データ
Ｅ（ｎ−１）が記憶されている。
ＡＭ２５には有効映像期間ｎ−１のデジタル映像データ
Ｅ（ｎ−１）が記憶されている。
そして有効映像期間ｎのＩＨと２Ｈのタイミングでこの
デジタル映像データＥ （ｎ ） Ｉ ＨとＥ（ｎ）２
ＨはＲＡＭ２６のアドレス１．２に書込まれ、同時にＲ
ＡＭ２５のアドレス１．１２１から有効映像期間ｎ−１
のデジタル映像データＥ（ｎ−１）ＩＨ，Ｅ（ｎ−１）
１２１Ｈが読出されて、シフトレジスタ２８．３０に送
られる。この有効映像期間ｎ−１のデジタル映像データ
Ｅ（ｎ−１）ＩＨ。
デジタル映像データＥ （ｎ ） Ｉ ＨとＥ（ｎ）２
ＨはＲＡＭ２６のアドレス１．２に書込まれ、同時にＲ
ＡＭ２５のアドレス１．１２１から有効映像期間ｎ−１
のデジタル映像データＥ（ｎ−１）ＩＨ，Ｅ（ｎ−１）
１２１Ｈが読出されて、シフトレジスタ２８．３０に送
られる。この有効映像期間ｎ−１のデジタル映像データ
Ｅ（ｎ−１）ＩＨ。
Ｅ（ｎ−１）１２１ＨはシフトクロックφＳＩ、φＳ。
Ｋ同期してシフトレジスタ２８．３０にシフト入力され
、次のラッチクロックφｎでセグメント側ｌＪＡ動回路
２９．３１にラッチされろ。そして有効映像期間ｎの３
Ｈ，４Ｈのタイミングで液晶表示パネル２７の１番目と
１２１番目のコモン電極に表示される。従ってコモン電
極駆動信号ＸＩとＸ 、、、 は第５図に示すように
なる。すなわち、有効映像期間ｎではＡ／Ｄ変換器２４
から出力されるデジタル映像データＥ （ｎ） Ｉ Ｈ
”Ｅ （ｎ）２４０ＨをＲＡＭ２６のアドレス１〜２４
０に畳込み、それと並行してＲＡＭ２５のアドレス１〜
２４０に記憶されている有効映像期間ｎ−１のデジタル
映像データなＥ （ｎ−１） Ｉ Ｈ＋Ｅ （ｎ−１）
１２１Ｈ，Ｅ（ｎ−１）２Ｈ＋Ｅ（ｎ−１）１２２ Ｈ
という組合せにより読出して、Ｅ（ｎ−１）ＩＨ，Ｅ（
ｎ−１）２Ｈ・・・を上側液晶表示パネル２７Ａに、Ｅ
（ｎ−１） １２１Ｈ１Ｅ（ｎ−１） １２２Ｈ７を下
側液晶表示パネル２７Ｂに、それぞれ送って表示させる
ことになる。更に、有効映像期間ｎ ＋ １ではＡ／Ｄ
変換器２４から出力されるデジタル映像データＥ（ｎ＋
１）をＲＡＭ２５に軒込むと共に、ＲＡＭ２６に記憶さ
れているデジタル映像データＥ（ｎ）を読出して表示す
るわけである。
、次のラッチクロックφｎでセグメント側ｌＪＡ動回路
２９．３１にラッチされろ。そして有効映像期間ｎの３
Ｈ，４Ｈのタイミングで液晶表示パネル２７の１番目と
１２１番目のコモン電極に表示される。従ってコモン電
極駆動信号ＸＩとＸ 、、、 は第５図に示すように
なる。すなわち、有効映像期間ｎではＡ／Ｄ変換器２４
から出力されるデジタル映像データＥ （ｎ） Ｉ Ｈ
”Ｅ （ｎ）２４０ＨをＲＡＭ２６のアドレス１〜２４
０に畳込み、それと並行してＲＡＭ２５のアドレス１〜
２４０に記憶されている有効映像期間ｎ−１のデジタル
映像データなＥ （ｎ−１） Ｉ Ｈ＋Ｅ （ｎ−１）
１２１Ｈ，Ｅ（ｎ−１）２Ｈ＋Ｅ（ｎ−１）１２２ Ｈ
という組合せにより読出して、Ｅ（ｎ−１）ＩＨ，Ｅ（
ｎ−１）２Ｈ・・・を上側液晶表示パネル２７Ａに、Ｅ
（ｎ−１） １２１Ｈ１Ｅ（ｎ−１） １２２Ｈ７を下
側液晶表示パネル２７Ｂに、それぞれ送って表示させる
ことになる。更に、有効映像期間ｎ ＋ １ではＡ／Ｄ
変換器２４から出力されるデジタル映像データＥ（ｎ＋
１）をＲＡＭ２５に軒込むと共に、ＲＡＭ２６に記憶さ
れているデジタル映像データＥ（ｎ）を読出して表示す
るわけである。
そして、どちらのＲＡ Ｍにデジタル映像データを書込
んで、どちらのＲＡＭからデジタル映像データな読出す
かは、フレーム切換信号φＦによって切換える。すなわ
ち、フレーム切換信号φＦが０”ノドきはＲＡＭ２５に
対しＲ／Ｗｌ信号なＯ”としてデジタル映像データを書
込むと共罠ＲＡＭ２６に対しＲ／Ｗ２信号を１”として
デジタル映像データを読出し、フレーム切換信号φ？が
１１”のときはその逆となってＲＡＭ２６に書込み、Ｒ
ＡＭ２５から読出すものである。
んで、どちらのＲＡＭからデジタル映像データな読出す
かは、フレーム切換信号φＦによって切換える。すなわ
ち、フレーム切換信号φＦが０”ノドきはＲＡＭ２５に
対しＲ／Ｗｌ信号なＯ”としてデジタル映像データを書
込むと共罠ＲＡＭ２６に対しＲ／Ｗ２信号を１”として
デジタル映像データを読出し、フレーム切換信号φ？が
１１”のときはその逆となってＲＡＭ２６に書込み、Ｒ
ＡＭ２５から読出すものである。
以上説明したように、従来の液晶表示パネルの駆動方式
では、１＠目のコモン電極と１２１番目のコモン電極を
同時に２Ｈの間選択するからデユーティ比は１／２にな
るが、ｎフィールドで一方のＲＡ Ｍ ｉＣ＊込んだデ
ジタル映像データをｎ＋１”フィールドで読出し、ｎ＋
１フィールドのデジタル映像データは他方のＲＡＭＫ簀
込むという動作を繰り返しているため、ＲＡＭのメモリ
容量が２フイ一ルド分必要であるという問題がある。例
えば、一画面２４０Ｘ３２０個の画素数を有し、１画素
当り４ビツト情報量を有する場合、ＲＡＭのメモリ容量
としては２４０Ｘ３２０Ｘ４Ｘ２ピツト必要である。
では、１＠目のコモン電極と１２１番目のコモン電極を
同時に２Ｈの間選択するからデユーティ比は１／２にな
るが、ｎフィールドで一方のＲＡ Ｍ ｉＣ＊込んだデ
ジタル映像データをｎ＋１”フィールドで読出し、ｎ＋
１フィールドのデジタル映像データは他方のＲＡＭＫ簀
込むという動作を繰り返しているため、ＲＡＭのメモリ
容量が２フイ一ルド分必要であるという問題がある。例
えば、一画面２４０Ｘ３２０個の画素数を有し、１画素
当り４ビツト情報量を有する場合、ＲＡＭのメモリ容量
としては２４０Ｘ３２０Ｘ４Ｘ２ピツト必要である。
この発明は上記事情に鑑みて成されたもので、液晶駆動
のデユーティ比を上げることなく、メモリの容量を減ら
′１−ことのできる液晶パネルの駆動方式を提供するこ
とを目的とする。
のデユーティ比を上げることなく、メモリの容量を減ら
′１−ことのできる液晶パネルの駆動方式を提供するこ
とを目的とする。
この発明は、一画面を走査方向に例えば２分割して構成
した液晶パネルにおいて、走査電極駆動信号を７フイー
ルド毎に同一の走査電極を繰り返し選択するようにして
、メモリの書込みアドレスと読出しアドレスを同一とす
ることにより、デジタル映像信号を記憶するメモリの容
量をＴフィールド分（Ｎ分割の場合は１／Ｎフィールド
分）で済むようＫしたことを特徴とする。
した液晶パネルにおいて、走査電極駆動信号を７フイー
ルド毎に同一の走査電極を繰り返し選択するようにして
、メモリの書込みアドレスと読出しアドレスを同一とす
ることにより、デジタル映像信号を記憶するメモリの容
量をＴフィールド分（Ｎ分割の場合は１／Ｎフィールド
分）で済むようＫしたことを特徴とする。
次に、この発明の一実施例を図面に基づいて説明する。
第１図はこの発明を採用した液晶テレビジョン装置の構
成を示すもので、第４図と同一部分は同一符号ケつけて
説明は省略し、異なっている部分を中心に説明する。４
１はデジタル映像信号記憶用のＲＡ Ｍであり、■フィ
ールド分の容量を有している。例えば、実施例の液晶表
示パネル２７は２４０Ｘ３２０画素であるから、１２０
×３２０Ｘ４ビツトの容量となる。４２は制御回路で、
ＲＡＭ４１のアドレスＡＤを指定すると共に読出し／書
込み信号Ｒ／Ｗを与え、更に第４図の制御回路３と同様
、各種制御信号φｓＩ、φｓ７、φｎ。
成を示すもので、第４図と同一部分は同一符号ケつけて
説明は省略し、異なっている部分を中心に説明する。４
１はデジタル映像信号記憶用のＲＡ Ｍであり、■フィ
ールド分の容量を有している。例えば、実施例の液晶表
示パネル２７は２４０Ｘ３２０画素であるから、１２０
×３２０Ｘ４ビツトの容量となる。４２は制御回路で、
ＲＡＭ４１のアドレスＡＤを指定すると共に読出し／書
込み信号Ｒ／Ｗを与え、更に第４図の制御回路３と同様
、各種制御信号φｓＩ、φｓ７、φｎ。
φＦ、ＳＴを出力する。また、フレーム切換信号φ？の
工の周期のセレク） 躊秦会→φｔを切換回路４３へ出
力する。Ａ／Ｄ変換器２４から出力されるデジタル映像
データはＲＡＭ４１へ供給されると共に、切換回路４３
の一方の入力端に供給され、この切換回路４３の他の入
力端にはＲＡＭ４１からの出力が供給される。この切換
回路４３はセレクト信号φｆに応じてＲＡＭ４１から読
出されるデジタル映像データＥＢと、Ａ／ｌ）変換器２
４から直接供給されるデジタル映像データＥＡとを選択
して、シフトレジスタ２８及びシフトレジスタ３０へ供
給するもので、セレクト信号φｔが０”のトキはデジタ
ル映像データＥＡをシフ）レジスタ２８へ］）ａとして
供給し、デジタル映像データＥＲをシフトレジスタ３０
へＤＢとして供給する。また、セレクト信号φｆが１”
のときは、デジタル映像データＥＡをシフトレジスタ３
０へＤＲとして供給し、デジタル映像データＥＢをシフ
トレジスタ２８へＤＡとして供給する。
工の周期のセレク） 躊秦会→φｔを切換回路４３へ出
力する。Ａ／Ｄ変換器２４から出力されるデジタル映像
データはＲＡＭ４１へ供給されると共に、切換回路４３
の一方の入力端に供給され、この切換回路４３の他の入
力端にはＲＡＭ４１からの出力が供給される。この切換
回路４３はセレクト信号φｆに応じてＲＡＭ４１から読
出されるデジタル映像データＥＢと、Ａ／ｌ）変換器２
４から直接供給されるデジタル映像データＥＡとを選択
して、シフトレジスタ２８及びシフトレジスタ３０へ供
給するもので、セレクト信号φｔが０”のトキはデジタ
ル映像データＥＡをシフ）レジスタ２８へ］）ａとして
供給し、デジタル映像データＥＲをシフトレジスタ３０
へＤＢとして供給する。また、セレクト信号φｆが１”
のときは、デジタル映像データＥＡをシフトレジスタ３
０へＤＲとして供給し、デジタル映像データＥＢをシフ
トレジスタ２８へＤＡとして供給する。
次に、第２図のタイムチャートを参照して本発明の液晶
パネル駆動方式を説明する。
パネル駆動方式を説明する。
有効映像期間ｎにおいて、Ａ／Ｄ変換器２４からデジタ
ル映像データＥ（ｎ）ＩＨ，Ｅ（ｎ）２Ｈ。
ル映像データＥ（ｎ）ＩＨ，Ｅ（ｎ）２Ｈ。
・・・が出力されたとき、このデジタル映像データは直
接切換回［４３へＥａとして与えられると共に、ＲＡＭ
４１のアドレス１．２、・・・に書込まれる。
接切換回［４３へＥａとして与えられると共に、ＲＡＭ
４１のアドレス１．２、・・・に書込まれる。
このとき、ＲＡＭ４１のアドレス１〜１２０には有効映
像期間ｎ−１のデジタル映像データＥ（ｎ−１）１２１
１’〜Ｅ （ｎ−１）２４０’が記憶されているから、
アドレス１からデジタル映１象データＥ（ｎφ −１）１２１を読出して切換回路４３へＥＢとして供給
した後え、ケシ、ヤ映像デーＪＥ（。）＾書込むのであ
る。そして、切換回路４３では、セレクト信号φｆが０
”となっているから、Ａ／Ｄ変換器２４から直接供給さ
れるデジタル映像データＥＡ（ここではＥ （ｎ）ＩＨ
−Ｅ（ｎ）１２０Ｈ）を上側液晶表示パネル２７Ａ（実
質的にはシフトレジスタ２８）へ送出し、ＲＡＭ４１に
記憶されていた１フイールド前のデジタル映像データＥ
Ｂ些 （ここではＥ （ｎ−１）１２１〜Ｅ（ｎ−１）２４６
’５を下側液晶表示パネル２７Ｂ（実質的にはシフトレ
ジスタ３０）へ送出する。そして、この有効映像期間ｎ
の了フィールドからは、セレクト信号φｆが１″となる
ので、Ａ／Ｄ変換器２４から出力されるデジタル映像デ
ータＥ （ｎ）１２１Ｈ〜２４０Ｈは−Ｆ’Ａとして直
接切換回路４３に供給され、更にＤＢとして下側液晶表
示パネル２７Ｂに送出され、ＲＡＭ４１から読出されろ
デジタル映像データＥ （ｎ）ＩＨ〜１２０ ＨはＥＢ
として切換回路４３に供給され、ＤＡとして上側液晶パ
ネル２７Ａに送出される。そして、ＲＡＭ４１のデジタ
ル映像データＥ （ｎ）ＩＨ〜１２０Ｈが記憶されてい
たアドレス１〜１２０には、上記Ａ／Ｄ変換器２４から
出力されているデジタル映像データＥ （ｎ）１２１Ｈ
〜２４０Ｈが書込まれていくのである。
像期間ｎ−１のデジタル映像データＥ（ｎ−１）１２１
１’〜Ｅ （ｎ−１）２４０’が記憶されているから、
アドレス１からデジタル映１象データＥ（ｎφ −１）１２１を読出して切換回路４３へＥＢとして供給
した後え、ケシ、ヤ映像デーＪＥ（。）＾書込むのであ
る。そして、切換回路４３では、セレクト信号φｆが０
”となっているから、Ａ／Ｄ変換器２４から直接供給さ
れるデジタル映像データＥＡ（ここではＥ （ｎ）ＩＨ
−Ｅ（ｎ）１２０Ｈ）を上側液晶表示パネル２７Ａ（実
質的にはシフトレジスタ２８）へ送出し、ＲＡＭ４１に
記憶されていた１フイールド前のデジタル映像データＥ
Ｂ些 （ここではＥ （ｎ−１）１２１〜Ｅ（ｎ−１）２４６
’５を下側液晶表示パネル２７Ｂ（実質的にはシフトレ
ジスタ３０）へ送出する。そして、この有効映像期間ｎ
の了フィールドからは、セレクト信号φｆが１″となる
ので、Ａ／Ｄ変換器２４から出力されるデジタル映像デ
ータＥ （ｎ）１２１Ｈ〜２４０Ｈは−Ｆ’Ａとして直
接切換回路４３に供給され、更にＤＢとして下側液晶表
示パネル２７Ｂに送出され、ＲＡＭ４１から読出されろ
デジタル映像データＥ （ｎ）ＩＨ〜１２０ ＨはＥＢ
として切換回路４３に供給され、ＤＡとして上側液晶パ
ネル２７Ａに送出される。そして、ＲＡＭ４１のデジタ
ル映像データＥ （ｎ）ＩＨ〜１２０Ｈが記憶されてい
たアドレス１〜１２０には、上記Ａ／Ｄ変換器２４から
出力されているデジタル映像データＥ （ｎ）１２１Ｈ
〜２４０Ｈが書込まれていくのである。
従って、有効映像期間ｎの２Ｈのタイミングでは、コモ
ン電極駆動信号Ｘ１によってＡ／Ｄ変換器２４から直接
供給されたＥ（ｎ）ＩＨのデジタル映像データが表示さ
れると共に、コモン電極駆動信号Ｘ１，１によってＲＡ
Ｍ４１から読出したＥ（ｎ−１）１２１Ｈのデジタル映
像データが表示される。また、この有効映像期間ｎの１
２２Ｈのタイミングになると、コモン電極駆動信号Ｘ、
によってＲＡＭ４１から読出したＥ（ｎ）ＩＨのデジタ
ル映像データが表示され、コモン電極駆動信号Ｘ 、、
、 によってＡ／Ｄ変換器２４から直接供給されたＥ
（ｎ）１２１Ｈのデジタル映像データが表示されること
になる。
ン電極駆動信号Ｘ１によってＡ／Ｄ変換器２４から直接
供給されたＥ（ｎ）ＩＨのデジタル映像データが表示さ
れると共に、コモン電極駆動信号Ｘ１，１によってＲＡ
Ｍ４１から読出したＥ（ｎ−１）１２１Ｈのデジタル映
像データが表示される。また、この有効映像期間ｎの１
２２Ｈのタイミングになると、コモン電極駆動信号Ｘ、
によってＲＡＭ４１から読出したＥ（ｎ）ＩＨのデジタ
ル映像データが表示され、コモン電極駆動信号Ｘ 、、
、 によってＡ／Ｄ変換器２４から直接供給されたＥ
（ｎ）１２１Ｈのデジタル映像データが表示されること
になる。
なお、上記実施例では２分割駆動する液晶表示パネルを
例にとって説明したが、Ｎ（Ｎは整数でＮ≧２）分割駆
動する液晶表示パネルに適用することができる。この場
合のＲＡＭ４１の容量はゞｉミツイールドあればよい。
例にとって説明したが、Ｎ（Ｎは整数でＮ≧２）分割駆
動する液晶表示パネルに適用することができる。この場
合のＲＡＭ４１の容量はゞｉミツイールドあればよい。
また、上記実施例では液晶テレビジョン装置に本発明を
採用したが、これに限ることなく、ビデオモニターやキ
ャラクタディスプレイにも適用することができる。
採用したが、これに限ることなく、ビデオモニターやキ
ャラクタディスプレイにも適用することができる。
この発明によれは、一画面？走査方向ＫＮ分割して構成
した液晶パネルにおいて、１／Ｎフィールド毎に同一の
走査電極を選択するようにしたので、デジタル映像信号
を記憶するメモリの読出しアトＬ／ スト＠：込みアド
レスを一致させることができ、デユーティ比を上げずに
メモリ容量を減らすことができる。
した液晶パネルにおいて、１／Ｎフィールド毎に同一の
走査電極を選択するようにしたので、デジタル映像信号
を記憶するメモリの読出しアトＬ／ スト＠：込みアド
レスを一致させることができ、デユーティ比を上げずに
メモリ容量を減らすことができる。
８ｇ１図は本発明に係る液晶テレビジョン装置の゛ブロ
ック回路図、第２図は本発明の詳細な説明するためのタ
イムチャート、第３図乃至第５図は従来技術を説明する
ための図である。 ２２・・・受信回路、２４・・・Ａ／Ｄ変換器、２７・
・・液晶表示パネル、２８．３０．３２．３４・・・シ
フトレジスタ、２９．３１・・・セグメントＩ１１駆動
回路、３２．３４・・・コモン側駆動回路、４１・・・
ＲＡＭ。 ４２・・・制御回路、４３・・・切換回路。
ック回路図、第２図は本発明の詳細な説明するためのタ
イムチャート、第３図乃至第５図は従来技術を説明する
ための図である。 ２２・・・受信回路、２４・・・Ａ／Ｄ変換器、２７・
・・液晶表示パネル、２８．３０．３２．３４・・・シ
フトレジスタ、２９．３１・・・セグメントＩ１１駆動
回路、３２．３４・・・コモン側駆動回路、４１・・・
ＲＡＭ。 ４２・・・制御回路、４３・・・切換回路。
Claims (1)
- 一画面を走査方向にＮ分割して構成した液晶パネルにお
いて、走査電極駆動信号は１／Ｎフィールド毎に同一の
走査電極を選択することを特徴とする液晶パネルの駆動
方式。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28712385A JPS62145291A (ja) | 1985-12-20 | 1985-12-20 | 液晶パネルの駆動方式 |
| US06/869,410 US4816816A (en) | 1985-06-17 | 1986-06-02 | Liquid-crystal display apparatus |
| EP86108133A EP0206178B1 (en) | 1985-06-17 | 1986-06-13 | Liquid-crystal display apparatus |
| DE8686108133T DE3674259D1 (de) | 1985-06-17 | 1986-06-13 | Fluessigkristallanzeigevorrichtung. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28712385A JPS62145291A (ja) | 1985-12-20 | 1985-12-20 | 液晶パネルの駆動方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62145291A true JPS62145291A (ja) | 1987-06-29 |
Family
ID=17713367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28712385A Pending JPS62145291A (ja) | 1985-06-17 | 1985-12-20 | 液晶パネルの駆動方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62145291A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0216596A (ja) * | 1988-07-05 | 1990-01-19 | Hitachi Ltd | 液晶ディスプレイ装置 |
| JP2009008813A (ja) * | 2007-06-27 | 2009-01-15 | Canon Inc | 表示装置及び方法 |
| JP2012247500A (ja) * | 2011-05-25 | 2012-12-13 | Sumitomo Wiring Syst Ltd | 表示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5479519A (en) * | 1977-12-08 | 1979-06-25 | Seiko Epson Corp | Electrode structure of liquid-crystal televison panel |
| JPS5715393A (en) * | 1980-06-30 | 1982-01-26 | Matsushita Electric Ind Co Ltd | Sheathed heater |
| JPS57178291A (en) * | 1981-04-27 | 1982-11-02 | Sanyo Electric Co | Delay matrix display system |
-
1985
- 1985-12-20 JP JP28712385A patent/JPS62145291A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5479519A (en) * | 1977-12-08 | 1979-06-25 | Seiko Epson Corp | Electrode structure of liquid-crystal televison panel |
| JPS5715393A (en) * | 1980-06-30 | 1982-01-26 | Matsushita Electric Ind Co Ltd | Sheathed heater |
| JPS57178291A (en) * | 1981-04-27 | 1982-11-02 | Sanyo Electric Co | Delay matrix display system |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0216596A (ja) * | 1988-07-05 | 1990-01-19 | Hitachi Ltd | 液晶ディスプレイ装置 |
| JP2009008813A (ja) * | 2007-06-27 | 2009-01-15 | Canon Inc | 表示装置及び方法 |
| JP2012247500A (ja) * | 2011-05-25 | 2012-12-13 | Sumitomo Wiring Syst Ltd | 表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3219640B2 (ja) | ディスプレイ装置 | |
| JP3133216B2 (ja) | 液晶表示装置及びその駆動方法 | |
| JP3148972B2 (ja) | カラー表示装置の駆動回路 | |
| US6646629B2 (en) | Liquid crystal display control device, liquid crystal display device using the same, and information processor | |
| US6340959B1 (en) | Display control circuit | |
| JPH09329807A (ja) | 液晶表示装置 | |
| US6271821B1 (en) | Interface for liquid crystal display | |
| JP2000206492A (ja) | 液晶表示装置 | |
| JPS62145291A (ja) | 液晶パネルの駆動方式 | |
| US20030174109A1 (en) | Liquid crystal display device and its drive method, and camera system | |
| JP3750722B2 (ja) | 液晶装置、その駆動装置及びその駆動方法、並びに電子機器 | |
| JPH08304774A (ja) | 画像表示装置 | |
| JPH084331B2 (ja) | 画像表示装置 | |
| JP2524113B2 (ja) | 液晶表示装置 | |
| JPH03280676A (ja) | 液晶表示装置の駆動回路 | |
| JPH0444092A (ja) | 液晶表示装置 | |
| JPH01174186A (ja) | 液晶駆動回路 | |
| JPH0445483A (ja) | 液晶表示装置 | |
| JPH07121098B2 (ja) | 液晶マトリクス・パネルの駆動方法 | |
| JPS61213897A (ja) | 画像表示装置 | |
| JPH11133934A (ja) | 液晶駆動装置及び液晶駆動方法 | |
| JPS62100795A (ja) | 画像表示方式 | |
| JPH0725829Y2 (ja) | 液晶駆動装置 | |
| JPH0628863Y2 (ja) | 液晶表示装置 | |
| JP3200311B2 (ja) | 液晶表示装置 |