JPH0445482A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH0445482A JPH0445482A JP15256990A JP15256990A JPH0445482A JP H0445482 A JPH0445482 A JP H0445482A JP 15256990 A JP15256990 A JP 15256990A JP 15256990 A JP15256990 A JP 15256990A JP H0445482 A JPH0445482 A JP H0445482A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- video data
- driving
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000007788 liquid Substances 0.000 title 1
- 239000004973 liquid crystal related substance Substances 0.000 claims description 30
- 230000015654 memory Effects 0.000 abstract description 23
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、たとえば液晶テレビジョン受像機等に用いら
れる液晶を駆動する液晶表示装置に関する。
れる液晶を駆動する液晶表示装置に関する。
［従来の技術］
液晶を駆動する際、駆動のフレーム周波数を上げるとコ
ントラストが向上することか知られている。
ントラストが向上することか知られている。
第４図は、従来の液晶駆動において、表示のコントラス
トを良好にするために駆動のフレーム周波数を高めた液
晶駆動装置を示し、第５図は第４図の液晶駆動装置の動
作状態を示すタイミングチャートである。
トを良好にするために駆動のフレーム周波数を高めた液
晶駆動装置を示し、第５図は第４図の液晶駆動装置の動
作状態を示すタイミングチャートである。
まず、受信回路１では受信されたテレビ信号から映像信
号Ｓｖ、水平同期信号φＨ１垂直同期信号φＶが取り出
され、映像信号ＳｖはＡ／Ｄ変換器３へ、水平同期信号
φＨと垂直同期信号φＶは制御回路２へそれぞれ送られ
る。制御回路２は入力された水平同期信号φＨと垂直同
期信号φ■からスタート信号ＳＴ、クロック信号φｓ１
ラッチ信号φｎ、反転信号φＦ、切換え信号ＳＥＬ、ア
ドレス指定信号ＡＤＩ、ＡＤ２、読み出し書き込み信号
Ｒ／Ｗなど各種タイミング信号を発生し、シフトレジス
タ５，８，９、駆動回路６，１０゜１１、切換え回路４
、メモリＡ、Ｂ等に出力する他、複数の種類の液晶駆動
電圧ＶＬＣを発生し駆動回路６，１０．１１に出力する
。
号Ｓｖ、水平同期信号φＨ１垂直同期信号φＶが取り出
され、映像信号ＳｖはＡ／Ｄ変換器３へ、水平同期信号
φＨと垂直同期信号φＶは制御回路２へそれぞれ送られ
る。制御回路２は入力された水平同期信号φＨと垂直同
期信号φ■からスタート信号ＳＴ、クロック信号φｓ１
ラッチ信号φｎ、反転信号φＦ、切換え信号ＳＥＬ、ア
ドレス指定信号ＡＤＩ、ＡＤ２、読み出し書き込み信号
Ｒ／Ｗなど各種タイミング信号を発生し、シフトレジス
タ５，８，９、駆動回路６，１０゜１１、切換え回路４
、メモリＡ、Ｂ等に出力する他、複数の種類の液晶駆動
電圧ＶＬＣを発生し駆動回路６，１０．１１に出力する
。
一方、Ａ／Ｄ変換器３は入力された映像信号Ｓｖをにビ
ットのディジタル映像データＥに変換するとともに、メ
モリＡ、Ｂに出力し、メモリＡ、Ｂは、前記制御回路２
からのアドレス指定信号ＡＤＩ、ＡＤ２および読み出し
書き込み信号Ｒ／Ｗにより映像データＥの偶数フィール
ド（ｎ、ｎ＋２．ｎ＋４．・・・・・・）をメモリＡが
、奇数フィールド（ｎ＋１．ｎ＋３．・・・・・・）を
メモリＢが読み込む。
ットのディジタル映像データＥに変換するとともに、メ
モリＡ、Ｂに出力し、メモリＡ、Ｂは、前記制御回路２
からのアドレス指定信号ＡＤＩ、ＡＤ２および読み出し
書き込み信号Ｒ／Ｗにより映像データＥの偶数フィール
ド（ｎ、ｎ＋２．ｎ＋４．・・・・・・）をメモリＡが
、奇数フィールド（ｎ＋１．ｎ＋３．・・・・・・）を
メモリＢが読み込む。
つぎに、メモリＡに読み込まれたｎフィールドの映像デ
ータはｎ＋１フィールドで、書き込み時の速度の２倍、
すなわち通常の映像データの２倍の速さで２度にわたっ
て読み出されて、出力信号Ｅ＾として切換え回路４に出
力され、同様に、メモリＢに読み込まれたｎ＋１フィー
ルドの映像データはｎ＋２フィールドで、書き込み時の
速度の２倍、すなわち通常の映像データの２倍の速さで
２度にわたって読み出されて、出力信号ＥＢとして切換
え回路４に出力される。切換え回路４に入力された出力
信号ＥＡ、ＥＢは、制御回路２からの切換え信号ＳＥＬ
で１フイ一ルド時間毎に切換えられ、データＤＡＢとな
りシフトレジスタ５に出力されて制御回路２のクロック
信号φＳに同期してシフトレジスタ５に蓄えられる。こ
のシフトレジスタ５に蓄えられたデータＤＡＢは、セグ
メント駆動回路６において制御回路２からのラッチ信号
φｎによって１／２Ｈ（水平走査期間）毎にラッチされ
るとともに、反転信号φＦによって交流駆動を行なうよ
うに極性反転する液晶駆動電圧ＶＬＣにレベルシフトさ
れ液晶表示パネル７のセグメント電極を駆動する。
ータはｎ＋１フィールドで、書き込み時の速度の２倍、
すなわち通常の映像データの２倍の速さで２度にわたっ
て読み出されて、出力信号Ｅ＾として切換え回路４に出
力され、同様に、メモリＢに読み込まれたｎ＋１フィー
ルドの映像データはｎ＋２フィールドで、書き込み時の
速度の２倍、すなわち通常の映像データの２倍の速さで
２度にわたって読み出されて、出力信号ＥＢとして切換
え回路４に出力される。切換え回路４に入力された出力
信号ＥＡ、ＥＢは、制御回路２からの切換え信号ＳＥＬ
で１フイ一ルド時間毎に切換えられ、データＤＡＢとな
りシフトレジスタ５に出力されて制御回路２のクロック
信号φＳに同期してシフトレジスタ５に蓄えられる。こ
のシフトレジスタ５に蓄えられたデータＤＡＢは、セグ
メント駆動回路６において制御回路２からのラッチ信号
φｎによって１／２Ｈ（水平走査期間）毎にラッチされ
るとともに、反転信号φＦによって交流駆動を行なうよ
うに極性反転する液晶駆動電圧ＶＬＣにレベルシフトさ
れ液晶表示パネル７のセグメント電極を駆動する。
さらに、液晶表示パネル７のコモン側は、制御回路２か
らのＩＨ（水平走査期間）のスタート信号ＳＴがシフト
レジスタ８，９に入力されクロック信号φｎによって１
／２Ｈ（水平走査期間）毎に順次シフトレジスタ内をシ
フトされるので、シフトレジスタ８，９からの各出力信
号Ｘ’ １〜Ｘ’ １２０ 、 Ｘ’ １２１〜Ｘ’２
４０はそれぞれ２本ずつコモン電極を駆動するように対
応したコモン電極駆動回路１０．１１に加えられる。こ
のコモン電極駆動回路１０．１１は各出力信号Ｘ゛ １
〜Ｘ１２０ 、 Ｘ’ １２１〜Ｘ’２４０に対応じて
、反転信号φＦによって交流駆動を行なうように極性反
転する液晶駆動電圧ＶＬＣにレベルシフトされ液晶表示
パネル７のコモン電極に印加されコモン電極は２本ずつ
駆動される。
らのＩＨ（水平走査期間）のスタート信号ＳＴがシフト
レジスタ８，９に入力されクロック信号φｎによって１
／２Ｈ（水平走査期間）毎に順次シフトレジスタ内をシ
フトされるので、シフトレジスタ８，９からの各出力信
号Ｘ’ １〜Ｘ’ １２０ 、 Ｘ’ １２１〜Ｘ’２
４０はそれぞれ２本ずつコモン電極を駆動するように対
応したコモン電極駆動回路１０．１１に加えられる。こ
のコモン電極駆動回路１０．１１は各出力信号Ｘ゛ １
〜Ｘ１２０ 、 Ｘ’ １２１〜Ｘ’２４０に対応じて
、反転信号φＦによって交流駆動を行なうように極性反
転する液晶駆動電圧ＶＬＣにレベルシフトされ液晶表示
パネル７のコモン電極に印加されコモン電極は２本ずつ
駆動される。
［発明か解決しようとする課題］
以上によって、液晶表示パネルのコモン電極の１回の選
択時間は１／２、選択周波数は２倍となりコントラスト
は向上する。しかしながら、この従来の液晶駆動装置で
は、シフトレジスタの転送速度を２倍にしなければなら
ない上、メモリ容量は２フイ一ルド分が必要となり、い
ずれもコストの上昇を招く要因となっていた。
択時間は１／２、選択周波数は２倍となりコントラスト
は向上する。しかしながら、この従来の液晶駆動装置で
は、シフトレジスタの転送速度を２倍にしなければなら
ない上、メモリ容量は２フイ一ルド分が必要となり、い
ずれもコストの上昇を招く要因となっていた。
そこで、本発明は、上記の事情に鑑みてなされたもので
、使用するメモリをできるだけ少な（し得、且つセグメ
ント電極駆動回路へのデータ転送速度を速くすることな
く液晶駆動のフレーム周波数を高くし得る液晶表示装置
を提供することを目的とする。
、使用するメモリをできるだけ少な（し得、且つセグメ
ント電極駆動回路へのデータ転送速度を速くすることな
く液晶駆動のフレーム周波数を高くし得る液晶表示装置
を提供することを目的とする。
［課題を解決するための手段および作用コ一連の映像デ
ータの少なくとも最上位ビットの映像データが１水平走
査期間おきに記憶される記憶手段と、この記憶手段に記
憶された少なくとも最上位ビットの映像データと前記記
憶手段を介さない映像データとを周期的に選択して交互
に出力する切換え手段と、この切換え手段からのデータ
に応じてセグメント電極を駆動するセグメント電極駆動
手段と、前記切換え手段から出力される映像データに対
応したコモン電極を複数本づつ駆動するコモン電極駆動
手段とを具備するもので、１／４フイールド×１ビツト
数の容量のメモリに記憶された映像データの最上位ビッ
トのデータと、メモリを介さない生の映像データを周期
的に選択して交互に出力するようにして、セグメント電
極を駆動するとともに、その映像データに対応したコモ
ン電極を２本づつ駆動するものである。
ータの少なくとも最上位ビットの映像データが１水平走
査期間おきに記憶される記憶手段と、この記憶手段に記
憶された少なくとも最上位ビットの映像データと前記記
憶手段を介さない映像データとを周期的に選択して交互
に出力する切換え手段と、この切換え手段からのデータ
に応じてセグメント電極を駆動するセグメント電極駆動
手段と、前記切換え手段から出力される映像データに対
応したコモン電極を複数本づつ駆動するコモン電極駆動
手段とを具備するもので、１／４フイールド×１ビツト
数の容量のメモリに記憶された映像データの最上位ビッ
トのデータと、メモリを介さない生の映像データを周期
的に選択して交互に出力するようにして、セグメント電
極を駆動するとともに、その映像データに対応したコモ
ン電極を２本づつ駆動するものである。
［実施例］
以下図面を参照して本発明の実施例を詳細に説明する。
第１図は、本発明の実施例の液晶駆動装置を示し、第２
図は第１図の液晶駆動装置の動作状態とデータ内容を示
すタイミングチャートである。
図は第１図の液晶駆動装置の動作状態とデータ内容を示
すタイミングチャートである。
まず、受信回路１では受信されたテレビ信号から映像信
号３ｖ、水平同期信号φＨ１垂直同期信号φＶが取り出
され、映像信号ＳｖはＡ／Ｄ変換器３へ、水平同期信号
φＨと垂直同期信号φＶは制御回路１２へそれぞれ送ら
れる。制御回路１２は入力された水平同期信号φＨと垂
直同期信号φＶからスタート信号ＳＴｏ、クロック信号
φＳ１ラッチ信号φｎ１反転信号φＦ５出力禁止信号Ｉ
ＮＨＩ、２、切換え信号５ＥＬｏ、アドレス指定信号Ａ
Ｄ、読み出し書き込み信号Ｒ／Ｗなど各種タイミング信
号を発生し、シフトレジスタ１５゜１８．１９、駆動回
路１６，２０，２１、切換え回路１４、メモリＭ１出力
制御回路２２．２３等に出力する他、複数の種類の液晶
駆動電圧ＶＬＣを発生し駆動回路１６，２０．２１に出
力する。
号３ｖ、水平同期信号φＨ１垂直同期信号φＶが取り出
され、映像信号ＳｖはＡ／Ｄ変換器３へ、水平同期信号
φＨと垂直同期信号φＶは制御回路１２へそれぞれ送ら
れる。制御回路１２は入力された水平同期信号φＨと垂
直同期信号φＶからスタート信号ＳＴｏ、クロック信号
φＳ１ラッチ信号φｎ１反転信号φＦ５出力禁止信号Ｉ
ＮＨＩ、２、切換え信号５ＥＬｏ、アドレス指定信号Ａ
Ｄ、読み出し書き込み信号Ｒ／Ｗなど各種タイミング信
号を発生し、シフトレジスタ１５゜１８．１９、駆動回
路１６，２０，２１、切換え回路１４、メモリＭ１出力
制御回路２２．２３等に出力する他、複数の種類の液晶
駆動電圧ＶＬＣを発生し駆動回路１６，２０．２１に出
力する。
一方、Ａ／Ｄ変換器３は入力された映像信号Ｓｖをにビ
ット例えば３ビツト（Ｄ １〜Ｄ３）の映像データＥに
変換するとともに、メモリＭニ出カシ、メモリＭは、制
御回路１２がらのアドレス指定信号ＡＤおよび読み出し
書き込み信号Ｒ／Ｗに従って映像データＥの最上位ビッ
ト（Ｅ−ＭＳＢ）のデータをＩＨ（水平走査期間）おき
に読み込む。
ット例えば３ビツト（Ｄ １〜Ｄ３）の映像データＥに
変換するとともに、メモリＭニ出カシ、メモリＭは、制
御回路１２がらのアドレス指定信号ＡＤおよび読み出し
書き込み信号Ｒ／Ｗに従って映像データＥの最上位ビッ
ト（Ｅ−ＭＳＢ）のデータをＩＨ（水平走査期間）おき
に読み込む。
つぎに、メモリＭに読み込まれた１／２フイ一ルド分の
データは１／２フイールド後に、制御回路１２からのア
ドレス指定信号ＡＤおよび読み出し書き込み信号Ｒ／Ｗ
に従って、読み出されて、１ビツト（Ｄ４）のデータＥ
ｃとしてシフトレジスタ１５に出力される。シフトレジ
スタ１５に入力されたＡ／Ｄ変換器３からの３ビツト（
Ｄ ＋〜Ｄ３）の映像データＥとメモリＭがらの１ビツ
ト（Ｄ４）のデータＥｃは、制御回路１２のクロック信
号φＳに同期して４ビツトのシフトレジスタ１５に蓄え
られる。このシフトレジスタ１５に蓄えられたデータＥ
とＥＣは、次の水平走査期間Ｈで切換え回路１４に出力
され、この切換え回路１４に入力されたデータＥとＥｃ
は、この切換え回路１４で制御回路１２からの切換え信
号ＳＥＬ 。
データは１／２フイールド後に、制御回路１２からのア
ドレス指定信号ＡＤおよび読み出し書き込み信号Ｒ／Ｗ
に従って、読み出されて、１ビツト（Ｄ４）のデータＥ
ｃとしてシフトレジスタ１５に出力される。シフトレジ
スタ１５に入力されたＡ／Ｄ変換器３からの３ビツト（
Ｄ ＋〜Ｄ３）の映像データＥとメモリＭがらの１ビツ
ト（Ｄ４）のデータＥｃは、制御回路１２のクロック信
号φＳに同期して４ビツトのシフトレジスタ１５に蓄え
られる。このシフトレジスタ１５に蓄えられたデータＥ
とＥＣは、次の水平走査期間Ｈで切換え回路１４に出力
され、この切換え回路１４に入力されたデータＥとＥｃ
は、この切換え回路１４で制御回路１２からの切換え信
号ＳＥＬ 。
に従って、前半はデータＥが３Ｘ１／２Ｈ（水平走査期
間）、後半はデータＥＣが１／２Ｈ（水平走査期間）毎
に周期的に選択されて交互に出力され、セグメント駆動
回路１６に入力される。そしてこのデータＥとＥｃは、
セグメント駆動回路１６において制御回路１２からのラ
ッチ信号φｎによって１／２Ｈ（水平走査期間）毎にラ
ッチされるとともに、反転信号φＦによって交流駆動を
行なうように極性反転する液晶駆動電圧ＶＬＣにレベル
シフトされ液晶表示パネル７のセグメント電極が駆動さ
れる。
間）、後半はデータＥＣが１／２Ｈ（水平走査期間）毎
に周期的に選択されて交互に出力され、セグメント駆動
回路１６に入力される。そしてこのデータＥとＥｃは、
セグメント駆動回路１６において制御回路１２からのラ
ッチ信号φｎによって１／２Ｈ（水平走査期間）毎にラ
ッチされるとともに、反転信号φＦによって交流駆動を
行なうように極性反転する液晶駆動電圧ＶＬＣにレベル
シフトされ液晶表示パネル７のセグメント電極が駆動さ
れる。
さらに、液晶表示パネル７のコモン側は、制御回路１２
からの２Ｈ（水平走査期間）のスタート信号ＳＴｏがシ
フトレジスタ１８．１９に入力されクロック信号φｎに
よってＩＨ（水平走査期間）毎に順次シフトレジスタ内
をシフトされる。そのためシフトレジスタ１８．１９か
らの各出力信号は、コモン電極駆動回路２０．２１かコ
モン電極をそれぞれ２本づつ駆動するように、常時、出
力制御回路２２．２３に出力されるが出力制御回路２２
．２３は、水平同期信号φＨに同期してＩＨ（水平走査
期間）毎に反転する出力禁止信号ＩＮＨＩ、２に従って
ＩＨ（水平走査期間）毎に互に交互に、シフトレジスタ
１８．１９からの出力信号Ｘ’ ｌ 〜Ｘ’ １２０
、 Ｘ’ １２１〜Ｘ’ ２４０をそれぞれ対応したコ
モン電極駆動回路２０゜２１に加える。このコモン電極
駆動回路２０゜２１は各出力信号Ｘ’ ｌ 〜Ｘ’ １
２０ 、 Ｘ’ １２１〜゛Ｘ“２４０に対応じて、反
転信号φＦによって交流駆動を行なうように極性反転す
る液晶駆動電圧ＶＬＣにレベルシフトされ液晶表示パネ
ル７のコモン電極に印加され、コモン電極を２本づつ駆
動する。
からの２Ｈ（水平走査期間）のスタート信号ＳＴｏがシ
フトレジスタ１８．１９に入力されクロック信号φｎに
よってＩＨ（水平走査期間）毎に順次シフトレジスタ内
をシフトされる。そのためシフトレジスタ１８．１９か
らの各出力信号は、コモン電極駆動回路２０．２１かコ
モン電極をそれぞれ２本づつ駆動するように、常時、出
力制御回路２２．２３に出力されるが出力制御回路２２
．２３は、水平同期信号φＨに同期してＩＨ（水平走査
期間）毎に反転する出力禁止信号ＩＮＨＩ、２に従って
ＩＨ（水平走査期間）毎に互に交互に、シフトレジスタ
１８．１９からの出力信号Ｘ’ ｌ 〜Ｘ’ １２０
、 Ｘ’ １２１〜Ｘ’ ２４０をそれぞれ対応したコ
モン電極駆動回路２０゜２１に加える。このコモン電極
駆動回路２０゜２１は各出力信号Ｘ’ ｌ 〜Ｘ’ １
２０ 、 Ｘ’ １２１〜゛Ｘ“２４０に対応じて、反
転信号φＦによって交流駆動を行なうように極性反転す
る液晶駆動電圧ＶＬＣにレベルシフトされ液晶表示パネ
ル７のコモン電極に印加され、コモン電極を２本づつ駆
動する。
以上のように、液晶表示パネル７のセグメント端子で、
１２１Ｈ（ＭＳＢ）、ＩＨ，ＩＨ，２Ｈ。
１２１Ｈ（ＭＳＢ）、ＩＨ，ＩＨ，２Ｈ。
１２３Ｈ（ＭＳＢ）、３Ｈ，３Ｈ，４Ｈ，・・・・・・
のデータが入るとき、コモン端子ではｘ’ 、２゜ｘ’
、 ｘ’ 、、ｘ’ 、とｘ’ ２．Ｘ’ 、２２
とＸ′よ。３．ｘ’ ２とＸ′３．Ｘ′２とＸ′３゜Ｘ
′３とＸ′４・・・・・・と選択され、正しい駆動が行
われる。
のデータが入るとき、コモン端子ではｘ’ 、２゜ｘ’
、 ｘ’ 、、ｘ’ 、とｘ’ ２．Ｘ’ 、２２
とＸ′よ。３．ｘ’ ２とＸ′３．Ｘ′２とＸ′３゜Ｘ
′３とＸ′４・・・・・・と選択され、正しい駆動が行
われる。
第３図は前記切換回路１４の一例を示し、アンド回路３
１〜３６．オア回路３７〜３９．及びインバータ４０よ
り構成される。即ち、４ビツトＤ１〜Ｄ４のシフトレジ
スタ１５に格納された映像データＥ及びメモリデータＥ
ＣのうちＤ１〜Ｄ３はアンド回路３１〜３３の一方の入
力端にそれぞれ対応じて加えられ、Ｄ４はアンド回路３
４〜３６の一方の入力端に加えられる。このアンド回路
３４〜３６の他方の入力端には切換信号５ＥＬ０が加え
られ、前記アンド回路３１〜３３の他方の入力端には切
換信号５ＥＬｏがインバータ４０を介して加えられる。
１〜３６．オア回路３７〜３９．及びインバータ４０よ
り構成される。即ち、４ビツトＤ１〜Ｄ４のシフトレジ
スタ１５に格納された映像データＥ及びメモリデータＥ
ＣのうちＤ１〜Ｄ３はアンド回路３１〜３３の一方の入
力端にそれぞれ対応じて加えられ、Ｄ４はアンド回路３
４〜３６の一方の入力端に加えられる。このアンド回路
３４〜３６の他方の入力端には切換信号５ＥＬ０が加え
られ、前記アンド回路３１〜３３の他方の入力端には切
換信号５ＥＬｏがインバータ４０を介して加えられる。
前記アンド回路３１３４の出力はオア回路３７の入力端
に、前記アンドロ路３２．３５の出力はオア回路３８の
入力端に、前記アンド回路３３．３６の出力はオア回路
３９の入力端にそれぞれ加えられる。この結果、オア回
路３７〜３９の出力端にはＤ１〜Ｄ３が出力されセグメ
ント駆動回路１６に加えられる。
に、前記アンドロ路３２．３５の出力はオア回路３８の
入力端に、前記アンド回路３３．３６の出力はオア回路
３９の入力端にそれぞれ加えられる。この結果、オア回
路３７〜３９の出力端にはＤ１〜Ｄ３が出力されセグメ
ント駆動回路１６に加えられる。
［発明の効果］
以上述べたように、本発明によれば、１／４フイールド
×１ビツト数の容量のメモリに記憶された映像データと
、メモリを介さない生の映像データを、１／２水平走査
期間と、３Ｘ１／２水平走査期間毎に周期的に選択して
交互に出力するようにして、セグメント電極を駆動する
とともに、その映像データに対応したコモン電極を２本
づつ駆動するものであるので、従来に比べて少ない容量
のメモリを用いて、且つ、セグメント電極駆動回路のデ
ータ転送速度を速くせずに駆動周波数を２倍にした液晶
表示装置を提供できる。
×１ビツト数の容量のメモリに記憶された映像データと
、メモリを介さない生の映像データを、１／２水平走査
期間と、３Ｘ１／２水平走査期間毎に周期的に選択して
交互に出力するようにして、セグメント電極を駆動する
とともに、その映像データに対応したコモン電極を２本
づつ駆動するものであるので、従来に比べて少ない容量
のメモリを用いて、且つ、セグメント電極駆動回路のデ
ータ転送速度を速くせずに駆動周波数を２倍にした液晶
表示装置を提供できる。
第１図〜第３図は本発明の一実施例を示すもので、第１
図は液晶駆動装置の回路構成を示すブロック図、第２図
は第１図の各部の波形及びデータの内容を示す説明図、
第３図は第１図の切換え回路の一例を示す説明図、第４
図は従来の液晶駆動装置の一例を示す構成説明図、第５
図は第４図の各部の波形及びデータの内容を示す説明図
である。 Ｍ・・・メモリ、１・・・受信回路、３・・・Ａ／Ｄ変
換器、７・・液晶表示パネル、１２・・・制御回路、１
４・・切換え回路、１５，１８．１９・・・シフトレジ
スタ、１６・・セグメント駆動回路、２０．２１−・コ
モン電極駆動回路、２２．２３・・・出力制御回路。
図は液晶駆動装置の回路構成を示すブロック図、第２図
は第１図の各部の波形及びデータの内容を示す説明図、
第３図は第１図の切換え回路の一例を示す説明図、第４
図は従来の液晶駆動装置の一例を示す構成説明図、第５
図は第４図の各部の波形及びデータの内容を示す説明図
である。 Ｍ・・・メモリ、１・・・受信回路、３・・・Ａ／Ｄ変
換器、７・・液晶表示パネル、１２・・・制御回路、１
４・・切換え回路、１５，１８．１９・・・シフトレジ
スタ、１６・・セグメント駆動回路、２０．２１−・コ
モン電極駆動回路、２２．２３・・・出力制御回路。
Claims (1)
- 【特許請求の範囲】 映像データの少なくとも最上位ビットが１水平走査期間
おきに記憶される記憶手段と、 この記憶手段に記憶された前記少なくとも最上位ビット
の映像データと前記記憶手段を介さない映像データとを
周期的に選択して交互に出力する切換え手段と、 この切換え手段からのデータに応じてセグメント電極を
駆動するセグメント電極駆動手段と、前記切換え手段か
ら出力される映像データに対応したコモン電極を複数本
づつ駆動するコモン電極駆動手段と を具備することを特徴とする液晶表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15256990A JPH0445482A (ja) | 1990-06-13 | 1990-06-13 | 液晶表示装置 |
| US07/702,777 US5376944A (en) | 1990-05-25 | 1991-05-17 | Liquid crystal display device with scanning electrode selection means |
| EP91108441A EP0458349B1 (en) | 1990-05-25 | 1991-05-24 | Liquid crystal display device |
| DE69121138T DE69121138T2 (de) | 1990-05-25 | 1991-05-24 | Flüssigkristallanzeigeeinrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15256990A JPH0445482A (ja) | 1990-06-13 | 1990-06-13 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0445482A true JPH0445482A (ja) | 1992-02-14 |
Family
ID=15543346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15256990A Pending JPH0445482A (ja) | 1990-05-25 | 1990-06-13 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0445482A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009025428A (ja) * | 2007-07-18 | 2009-02-05 | Mitsubishi Electric Corp | 画像表示装置及び画像表示装置の駆動方法 |
-
1990
- 1990-06-13 JP JP15256990A patent/JPH0445482A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009025428A (ja) * | 2007-07-18 | 2009-02-05 | Mitsubishi Electric Corp | 画像表示装置及び画像表示装置の駆動方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5376944A (en) | Liquid crystal display device with scanning electrode selection means | |
| KR100394055B1 (ko) | 액정 표시 장치 및 데이터 래치 회로 | |
| JPS6326897B2 (ja) | ||
| JPH05204339A (ja) | 液晶駆動装置 | |
| JP4727038B2 (ja) | 隣接した列のグループ内を交互走査制御されるマトリクスディスプレイスクリーンへの表示方法 | |
| EP0406022B1 (en) | Display apparatus | |
| JP2747583B2 (ja) | 液晶パネルの駆動回路及び液晶装置 | |
| JPH07121143A (ja) | 液晶表示装置及び液晶駆動方法 | |
| JPH0445482A (ja) | 液晶表示装置 | |
| JP3519514B2 (ja) | 液晶表示装置とその駆動方法 | |
| JPH04120590A (ja) | 液晶駆動装置 | |
| JP3269082B2 (ja) | 液晶駆動装置 | |
| JP3269081B2 (ja) | 液晶駆動装置 | |
| JPH0445483A (ja) | 液晶表示装置 | |
| JPH0573001A (ja) | 液晶表示装置の駆動方法 | |
| JPH0444092A (ja) | 液晶表示装置 | |
| JPH02170784A (ja) | 液晶パネルを駆動するためのラインメモリ回路 | |
| JPH03280676A (ja) | 液晶表示装置の駆動回路 | |
| JP2524113B2 (ja) | 液晶表示装置 | |
| JPS62145291A (ja) | 液晶パネルの駆動方式 | |
| JP2747326B2 (ja) | 液晶表示装置の駆動回路 | |
| JP2524112B2 (ja) | 液晶表示装置 | |
| JP3296728B2 (ja) | 液晶表示装置 | |
| JPH05100640A (ja) | 液晶表示装置 | |
| JPS6112184A (ja) | 走査速度変換回路 |