JP2822991B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2822991B2 JP2822991B2 JP8225645A JP22564596A JP2822991B2 JP 2822991 B2 JP2822991 B2 JP 2822991B2 JP 8225645 A JP8225645 A JP 8225645A JP 22564596 A JP22564596 A JP 22564596A JP 2822991 B2 JP2822991 B2 JP 2822991B2
- Authority
- JP
- Japan
- Prior art keywords
- image data
- source electrode
- electrode wirings
- analog
- analog image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は液晶表示装置の駆動
回路に関する。 【０００２】 【従来の技術】従来のカラー液晶表示装置は、ドットマ
トリクスで構成した画素を１ラインごとに時分割して駆
動する方式であった。また階調表示に関しては、パルス
幅変調によるものが多い。 【０００３】また、薄膜トランジスタアレイを集積した
液晶パネル（以下，ＴＦＴパネルと称す。）において
も、原色信号のある一定時間の情報を画素に書き込む構
成が採られている。 【０００４】 【発明が解決しようとする課題】しかし前述の従来技術
では、時分割駆動する方式においては時分割比を大きく
すると視角特性が悪化するという欠点を有し、線順次で
駆動するためラインメモリー等を必要とするといった欠
点を有する。 【０００５】また従来のＴＦＴパネルでは、原色信号の
ある一定時間の積分値を画素に書き込むことになり、書
き込み時間内に原色信号が急変すると不確実な情報を表
示するので輪郭部が不鮮明になり画質が低下するといっ
た欠点を有する。 【０００６】そこで本発明はこのような問題点を解決す
るもので、その目的とするところは、簡単な回路構成に
より鮮明な画像が得られる液晶表示装置を提供するとこ
ろにある。 【０００７】 【課題を解決するための手段】本発明は、マトリクス状
に配置される複数のゲート電極配線及び複数のソース電
極配線と、該ゲート電極配線と該ソース電極配線の交差
に対応してマトリクス状に配置される複数の画素とを有
する液晶表示装置において、入力されるアナログ画像デ
ータをサンプリングして順次デジタル画像データに変換
するＡ／Ｄ変換手段と、該Ａ／Ｄ変換手段から順次出力
されるデジタル画像データを、互いに異なるタイミング
で順次記憶するｎ個（ｎは複数）の第１の記憶手段と、
該ｎ個の第１の記憶手段と対をなして設けられ、該ｎ個
の第１の記憶手段に記憶された前記ｎ個のデジタル画像
データを同一タイミングで記憶するｎ個の第２の記憶手
段と、該ｎ個の第２の記憶手段に記憶されたｎ個のデジ
タル画像データを、アナログ画像データに変換すると共
に、該ｎ個のデジタル画像データが変化するまで変換後
のアナログ画像データの電圧値を保持するＤ／Ａ変換手
段と、該Ｄ／Ａ変換手段から出力されたｎ個のアナログ
画像データを極性反転する極性反転回路と、該極性反転
回路から出力されたｎ個のアナログ画像データを並列的
に伝送する複数の信号線と、前記複数のソース電極配線
と前記複数の信号線に接続され、該複数の信号線に伝送
されるアナログ画像データを該複数のソース電極配線に
供給する複数のゲート手段と、前記複数のゲート手段の
開閉を順次制御するシフトレジスタと、を少なくとも備
え、前記複数の信号線に伝送されるｎ個のアナログ画像
データは、前記シフトレジスタにより同時に制御される
ｎ個の前記ゲート手段を介してｎ本の前記ソース電極配
線に同時に供給されてなることを特徴とする。 【０００８】 【発明の実施の形態】以下、本発明による一実施例を図
面を参照して説明する。 【０００９】図１はＴＦＴパネルの等価回路図である。
この動作原理は、複数のゲート電極配線１のいずれか１
本を選択することにより、選択されたゲート電極配線１
に接続された薄膜トランジスター４（以下ＴＦＴと称
す。）が導通状態となる。このときソース電極配線２に
アナログ値の画像データを供給すると、画像データはＴ
ＦＴ４を介して画素電極５および共通電極３にて構成さ
れる容量に書き込まれる。画像データが書き込まれたの
ちゲート電極配線１を非選択とすればＴＦＴ４は非導通
状態となり、次にゲート電極１が選択されるまで画像デ
ータは保持される。共通電極３と画素電極５の間には液
晶６が封入されており、書き込まれた画像データに液晶
が応答して表示をおこなう。 【００１０】ＴＦＴ４は各画素に対して２個が直列に作
られているが、これはＴＦＴ４が非導通時の漏れ電流を
低減するためであり１個でも良い。 【００１１】また、フルカラー表示をおこなうため各画
素にカラーフィルターを形成するが、本実施例ではカラ
ーフィルターを、１ライン目では左より赤（Ｒ）、緑
（Ｇ）、青（Ｂ）の順、２ライン目ではＧ、Ｂ、Ｒの
順、３ライン目ではＲ、Ｇ、Ｂの順で、以下これの繰り
返しとなっている。 【００１２】図２は信号処理の回路ブロック図であり、
原色信号の処理をしてＴＦＴパネルに書き込む原色信号
を得るまでの図である。 【００１３】図において、ＲＧＢ切替回路１１は１０ー
Ｒ、１０ーＧ、１０ーＢで示される赤、緑、青の原色信
号を切替るもので、図１にて説明したようにカラーフィ
ルターの色順番が１ラインごとに異なるため、カラーフ
ィルターと原色信号の整合をとるためのものである。 【００１４】ＲＧＢ切替回路１１を通った原色信号１０
はＡ／Ｄ変換１２に入り、サンプリングクロック１８の
立ち上がりエッジにてサンプリングをおこないディジタ
ル値に変換される。Ａ／Ｄ変換１２の出力は本実施例に
おいては１６階調表示としているため４ｂｉｔ出力であ
る。 【００１５】Ａ／Ｄ変換１２の４ｂｉｔ出力は二組の第
１のラッチ１３ー１および１３ー２に入り、それぞれ１
９ー１、１９ー２の第１のラッチクロックにより一時記
憶される。第１のラッチ１３が二組ある理由は、本実施
例によるＴＦＴパネルのソース電極配線が３２０本であ
り、書き込みに必要な時間が約１μｓ必要なためであ
る。すなわち、テレビジョン信号を表示する場合を考え
ると、１水平走査期間は６３．５μｓであり、そのうち
有効表示期間はその８５％程度である。赤、緑、青の３
原色を同時にサンプリングするとすれば１水平走査期間
に必要なサンプリング回数は、 ３２０／３≒１０７（回） となりサンプリング周期は０．５μｓ程度となる。 【００１６】それ故、１μｓの書き込み時間を確保する
ため、第１のラッチを二組必要としている。 【００１７】ＴＦＴパネルの画素構成が変わったり、書
き込み時間等の条件の変化、あるいは階調数の変更等に
より第１のラッチ１３の個数が変わることは当然であ
る。 【００１８】１３ー１および１３ー２の第１のラッチに
順次記憶されたデータは、次に第１のラッチ１３ー１に
新しいデータが記されると同時または直前に第２のラッ
チ１４に第２のラッチクロック２０により記憶され、第
２のラッチ１４の出力はＤ／Ａ変換１５に入りアナログ
値に変換される。Ｄ／Ａ変換１５の出力は第２のラッチ
１４の出力が変化するまで同一レべルの電圧値を保持す
るので、ＴＦＴパネルに対し安定した書き込みをおこな
うことができる。 【００１９】極性反転回路１６はＴＦＴパネルが交流駆
動を必要とするため、１フィールド時間ごとに極性を反
転するものである。 【００２０】以上の回路動作にて、ＴＦＴパネルに書き
込む原色信号１７ー１から１７ー６を得ている。 【００２１】図３はパネル駆動部のブロック図であり、
Ｙ側駆動回路３１はＹ側スタートパルス３４とＹ側クロ
ック３５にて動作し、ＴＦＴパネル３０のゲート電極配
線１を選択し駆動する。 【００２２】Ｙ側スタートパルス３４はゲート電極配線
１の第１ライン目を決定するもので、以降はＹ側クロッ
ク３５にて順次選択をおこなう。テレビジョン画像表示
においてＹ側クロック３５は水平同期信号である。 【００２３】Ｘ側シフトレジスタ３２はその出力にてト
ランスファーゲート３３を制御し、原色信号１７を書き
込む画素を選択するもので、Ｘ側スタートパルス３６お
よびＸ側クロック３７にて動作をおこなう。 【００２４】Ｘ側スタートパルス３６とＸ側クロック３
７にてＸ側シフトレジスタ３２の第１ビットが選択され
るとその出力はセレクト信号３８にてトランスファーゲ
ート３３を導通状態とし、原色信号１７をＴＦＴパネル
３０のソース電極配線に供給し、書き込みをおなう。以
降Ｘ側クロック３７により（Ｘ側シフトレジスタ３２に
よる）セレクト信号３８は順次移動して６画素分が一組
となったトランスファーゲート３３を選択して書き込み
をおこなう。なお、図３におけるパネル駆動部の回路
は、液晶パネルのガラス基板上に、ＴＦＴ素子にて構成
することも可能である。 【００２５】図４は図２および図３で説明した動作のタ
イミングチャートであり、テレビジョン画像表示の例で
ある。 【００２６】図において、原色信号１０はサンプリング
周期がおおむね５００ｎＳのサンプリングクロック１８
の立ち上がりエッジでサンプリングされ、その出力は
（二組の）第１のラッチ１３−１，１３ー２に第１のラ
ッチクロック１９ー１および１９ー２の立ち上がりエッ
ジで記憶される。第２のラッチ１４には第２のラッチク
ロック２０のタイミングで記憶され、おおむね１μｓの
期間記憶されてＴＦＴに書き込む原色信号１７を得る。 【００２７】Ｘ側クロック３７は第２のラッチクロック
２０と同一であり立ち上がりエッジでＸ側シフトレジス
タ３２を転送する。Ｘ側スタートパルス３６はＸ側クロ
ック３７の最初のクロックのときに図に示すタイミング
で入力される。セレクト信号３８は３８ー１から３８ー
３で示すように順次出力される。 【００２８】本発明においては、ＴＦＴパネルを用いる
ことにより、スタティック駆動に近い駆動が可能となる
ため、コントラスト比の高い鮮明で視角特性の良好な画
像が得られる。 【００２９】Ａ／Ｄ変換により原色信号のサンプリング
をおこなうので、輪郭部等がシャープになり、画質が向
上する。 【００３０】複数個の第１のラッチは、Ａ／Ｄ変換の出
力を一時記憶して、ＴＦＴパネルにデータを書き込む時
間を確保するもので、ＴＦＴパネルにデータを書き込む
時間と横の画素数により個数を決定する。 【００３１】第２のラッチは第１のラッチに記憶したデ
ータを並列にラッチして、ＴＦＴパネルに書き込む時間
中保持している。 【００３２】Ｄ／Ａ変換は第２のラッチのデータを一定
のアナログ量に変換して各画素の原色信号を得る。各画
素に書き込む時間中において、データは一定値を保持す
るので安定した書き込みができる。 【００３３】すなわち、以上に述べたように本発明によ
れば、ＴＦＴパネルを用いることによりスタティック駆
動に近い駆動が可能になるため、コントラスト比の高い
鮮明で視角特性の良好な画像が得られるとうい効果を有
するとともに、Ａ／Ｄ変換により原色信号のサンプリン
グをおこなうため、輪郭部等がシャープになり、より画
質が向上するといった効果を有する。 【００３４】第１のラッチにおいてＴＦＴパネルに書き
込む時間を確保するとともに、第２のラッチにて出力電
圧を一定値に保つためＴＦＴパネルへの書き込み動作が
安定しており、画面の全域にわたって均一な画像が得ら
れるという効果を有する。 【００３５】周辺回路の構成が簡単であるとともに、Ｔ
ＦＴパネルの画素数や特性の変更に対しても造成要素を
変更することなく単にラッチ等の個数の変更のみで対応
が可能であり、拡張性が良い、変更が簡単といった効果
を有する。 【００３６】さらには表示に要する時間の遅れが、第１
のラッチで一時記憶する時間のみでほぼリアルタイム処
理が可能であるため、大容量のラインメモリー等を必要
とせずに簡単な回路の付加により鮮明画像が得られると
いった効果を有する。 【００３７】 【発明の効果】以上本発明によれば、以下に述べる顕著
な効果を奏することができる。 （ａ）Ａ／Ｄ変換したデジタル画像データを異なる複数
のタイミングで順次記憶する複数の記憶手段を有し、異
なるタイミングでサンプリングした画像データを、アナ
ログ画像データに変換して信号線に同一タイミングで伝
送し、これを同時に開閉制御されるゲート手段によりソ
ース電極配線に一括供給するように構成したので、ゲー
ト手段を介してソース電極配線に供給するタイミング回
数が少なくなり、その結果ゲート手段により供給する時
間が十分に確保できるので、ソース電極配線に安定して
画像データの供給ができる。また、上述のようにゲート
手段を介してソース電極配線に供給するタイミング回数
が少なくなるので、ゲート手段の開閉を制御するシフト
レジスタの段数を少なくなくできる。 （ｂ）アナログ画像データをＡ／Ｄ変換し、デジタル値
の状態で複数段の記憶手段の間を伝送するため、ノイズ
の影響を受けにくくなる。また、アナログ画像データを
サンプリングした画像データを表示データとするので、
画像の輪郭をシャープにすることができる。 （ｃ）デジタル画像データのＤ／Ａ変換手段は、デジタ
ル画像データが変化するまで変換後のアナログ画像デー
タの電圧値を保持する機能を有するため、その後段のア
ナログ画像データの伝送が安定化される。 （ｄ）Ａ／Ｄ変換手段、複数段の記憶手段、Ｄ／Ａ変換
手段の前段や途中で画像データを極性反転すると、変換
手段は二極性の大きな振幅電圧に対応し記憶手段は二極
性電圧振幅分のデジタルデータを記憶することが必要に
なるが、本発明では画像データのＤ／Ａ変換後に極性反
転するので、極性反転回路の前段の回路を簡単な構成に
することができる。
回路に関する。 【０００２】 【従来の技術】従来のカラー液晶表示装置は、ドットマ
トリクスで構成した画素を１ラインごとに時分割して駆
動する方式であった。また階調表示に関しては、パルス
幅変調によるものが多い。 【０００３】また、薄膜トランジスタアレイを集積した
液晶パネル（以下，ＴＦＴパネルと称す。）において
も、原色信号のある一定時間の情報を画素に書き込む構
成が採られている。 【０００４】 【発明が解決しようとする課題】しかし前述の従来技術
では、時分割駆動する方式においては時分割比を大きく
すると視角特性が悪化するという欠点を有し、線順次で
駆動するためラインメモリー等を必要とするといった欠
点を有する。 【０００５】また従来のＴＦＴパネルでは、原色信号の
ある一定時間の積分値を画素に書き込むことになり、書
き込み時間内に原色信号が急変すると不確実な情報を表
示するので輪郭部が不鮮明になり画質が低下するといっ
た欠点を有する。 【０００６】そこで本発明はこのような問題点を解決す
るもので、その目的とするところは、簡単な回路構成に
より鮮明な画像が得られる液晶表示装置を提供するとこ
ろにある。 【０００７】 【課題を解決するための手段】本発明は、マトリクス状
に配置される複数のゲート電極配線及び複数のソース電
極配線と、該ゲート電極配線と該ソース電極配線の交差
に対応してマトリクス状に配置される複数の画素とを有
する液晶表示装置において、入力されるアナログ画像デ
ータをサンプリングして順次デジタル画像データに変換
するＡ／Ｄ変換手段と、該Ａ／Ｄ変換手段から順次出力
されるデジタル画像データを、互いに異なるタイミング
で順次記憶するｎ個（ｎは複数）の第１の記憶手段と、
該ｎ個の第１の記憶手段と対をなして設けられ、該ｎ個
の第１の記憶手段に記憶された前記ｎ個のデジタル画像
データを同一タイミングで記憶するｎ個の第２の記憶手
段と、該ｎ個の第２の記憶手段に記憶されたｎ個のデジ
タル画像データを、アナログ画像データに変換すると共
に、該ｎ個のデジタル画像データが変化するまで変換後
のアナログ画像データの電圧値を保持するＤ／Ａ変換手
段と、該Ｄ／Ａ変換手段から出力されたｎ個のアナログ
画像データを極性反転する極性反転回路と、該極性反転
回路から出力されたｎ個のアナログ画像データを並列的
に伝送する複数の信号線と、前記複数のソース電極配線
と前記複数の信号線に接続され、該複数の信号線に伝送
されるアナログ画像データを該複数のソース電極配線に
供給する複数のゲート手段と、前記複数のゲート手段の
開閉を順次制御するシフトレジスタと、を少なくとも備
え、前記複数の信号線に伝送されるｎ個のアナログ画像
データは、前記シフトレジスタにより同時に制御される
ｎ個の前記ゲート手段を介してｎ本の前記ソース電極配
線に同時に供給されてなることを特徴とする。 【０００８】 【発明の実施の形態】以下、本発明による一実施例を図
面を参照して説明する。 【０００９】図１はＴＦＴパネルの等価回路図である。
この動作原理は、複数のゲート電極配線１のいずれか１
本を選択することにより、選択されたゲート電極配線１
に接続された薄膜トランジスター４（以下ＴＦＴと称
す。）が導通状態となる。このときソース電極配線２に
アナログ値の画像データを供給すると、画像データはＴ
ＦＴ４を介して画素電極５および共通電極３にて構成さ
れる容量に書き込まれる。画像データが書き込まれたの
ちゲート電極配線１を非選択とすればＴＦＴ４は非導通
状態となり、次にゲート電極１が選択されるまで画像デ
ータは保持される。共通電極３と画素電極５の間には液
晶６が封入されており、書き込まれた画像データに液晶
が応答して表示をおこなう。 【００１０】ＴＦＴ４は各画素に対して２個が直列に作
られているが、これはＴＦＴ４が非導通時の漏れ電流を
低減するためであり１個でも良い。 【００１１】また、フルカラー表示をおこなうため各画
素にカラーフィルターを形成するが、本実施例ではカラ
ーフィルターを、１ライン目では左より赤（Ｒ）、緑
（Ｇ）、青（Ｂ）の順、２ライン目ではＧ、Ｂ、Ｒの
順、３ライン目ではＲ、Ｇ、Ｂの順で、以下これの繰り
返しとなっている。 【００１２】図２は信号処理の回路ブロック図であり、
原色信号の処理をしてＴＦＴパネルに書き込む原色信号
を得るまでの図である。 【００１３】図において、ＲＧＢ切替回路１１は１０ー
Ｒ、１０ーＧ、１０ーＢで示される赤、緑、青の原色信
号を切替るもので、図１にて説明したようにカラーフィ
ルターの色順番が１ラインごとに異なるため、カラーフ
ィルターと原色信号の整合をとるためのものである。 【００１４】ＲＧＢ切替回路１１を通った原色信号１０
はＡ／Ｄ変換１２に入り、サンプリングクロック１８の
立ち上がりエッジにてサンプリングをおこないディジタ
ル値に変換される。Ａ／Ｄ変換１２の出力は本実施例に
おいては１６階調表示としているため４ｂｉｔ出力であ
る。 【００１５】Ａ／Ｄ変換１２の４ｂｉｔ出力は二組の第
１のラッチ１３ー１および１３ー２に入り、それぞれ１
９ー１、１９ー２の第１のラッチクロックにより一時記
憶される。第１のラッチ１３が二組ある理由は、本実施
例によるＴＦＴパネルのソース電極配線が３２０本であ
り、書き込みに必要な時間が約１μｓ必要なためであ
る。すなわち、テレビジョン信号を表示する場合を考え
ると、１水平走査期間は６３．５μｓであり、そのうち
有効表示期間はその８５％程度である。赤、緑、青の３
原色を同時にサンプリングするとすれば１水平走査期間
に必要なサンプリング回数は、 ３２０／３≒１０７（回） となりサンプリング周期は０．５μｓ程度となる。 【００１６】それ故、１μｓの書き込み時間を確保する
ため、第１のラッチを二組必要としている。 【００１７】ＴＦＴパネルの画素構成が変わったり、書
き込み時間等の条件の変化、あるいは階調数の変更等に
より第１のラッチ１３の個数が変わることは当然であ
る。 【００１８】１３ー１および１３ー２の第１のラッチに
順次記憶されたデータは、次に第１のラッチ１３ー１に
新しいデータが記されると同時または直前に第２のラッ
チ１４に第２のラッチクロック２０により記憶され、第
２のラッチ１４の出力はＤ／Ａ変換１５に入りアナログ
値に変換される。Ｄ／Ａ変換１５の出力は第２のラッチ
１４の出力が変化するまで同一レべルの電圧値を保持す
るので、ＴＦＴパネルに対し安定した書き込みをおこな
うことができる。 【００１９】極性反転回路１６はＴＦＴパネルが交流駆
動を必要とするため、１フィールド時間ごとに極性を反
転するものである。 【００２０】以上の回路動作にて、ＴＦＴパネルに書き
込む原色信号１７ー１から１７ー６を得ている。 【００２１】図３はパネル駆動部のブロック図であり、
Ｙ側駆動回路３１はＹ側スタートパルス３４とＹ側クロ
ック３５にて動作し、ＴＦＴパネル３０のゲート電極配
線１を選択し駆動する。 【００２２】Ｙ側スタートパルス３４はゲート電極配線
１の第１ライン目を決定するもので、以降はＹ側クロッ
ク３５にて順次選択をおこなう。テレビジョン画像表示
においてＹ側クロック３５は水平同期信号である。 【００２３】Ｘ側シフトレジスタ３２はその出力にてト
ランスファーゲート３３を制御し、原色信号１７を書き
込む画素を選択するもので、Ｘ側スタートパルス３６お
よびＸ側クロック３７にて動作をおこなう。 【００２４】Ｘ側スタートパルス３６とＸ側クロック３
７にてＸ側シフトレジスタ３２の第１ビットが選択され
るとその出力はセレクト信号３８にてトランスファーゲ
ート３３を導通状態とし、原色信号１７をＴＦＴパネル
３０のソース電極配線に供給し、書き込みをおなう。以
降Ｘ側クロック３７により（Ｘ側シフトレジスタ３２に
よる）セレクト信号３８は順次移動して６画素分が一組
となったトランスファーゲート３３を選択して書き込み
をおこなう。なお、図３におけるパネル駆動部の回路
は、液晶パネルのガラス基板上に、ＴＦＴ素子にて構成
することも可能である。 【００２５】図４は図２および図３で説明した動作のタ
イミングチャートであり、テレビジョン画像表示の例で
ある。 【００２６】図において、原色信号１０はサンプリング
周期がおおむね５００ｎＳのサンプリングクロック１８
の立ち上がりエッジでサンプリングされ、その出力は
（二組の）第１のラッチ１３−１，１３ー２に第１のラ
ッチクロック１９ー１および１９ー２の立ち上がりエッ
ジで記憶される。第２のラッチ１４には第２のラッチク
ロック２０のタイミングで記憶され、おおむね１μｓの
期間記憶されてＴＦＴに書き込む原色信号１７を得る。 【００２７】Ｘ側クロック３７は第２のラッチクロック
２０と同一であり立ち上がりエッジでＸ側シフトレジス
タ３２を転送する。Ｘ側スタートパルス３６はＸ側クロ
ック３７の最初のクロックのときに図に示すタイミング
で入力される。セレクト信号３８は３８ー１から３８ー
３で示すように順次出力される。 【００２８】本発明においては、ＴＦＴパネルを用いる
ことにより、スタティック駆動に近い駆動が可能となる
ため、コントラスト比の高い鮮明で視角特性の良好な画
像が得られる。 【００２９】Ａ／Ｄ変換により原色信号のサンプリング
をおこなうので、輪郭部等がシャープになり、画質が向
上する。 【００３０】複数個の第１のラッチは、Ａ／Ｄ変換の出
力を一時記憶して、ＴＦＴパネルにデータを書き込む時
間を確保するもので、ＴＦＴパネルにデータを書き込む
時間と横の画素数により個数を決定する。 【００３１】第２のラッチは第１のラッチに記憶したデ
ータを並列にラッチして、ＴＦＴパネルに書き込む時間
中保持している。 【００３２】Ｄ／Ａ変換は第２のラッチのデータを一定
のアナログ量に変換して各画素の原色信号を得る。各画
素に書き込む時間中において、データは一定値を保持す
るので安定した書き込みができる。 【００３３】すなわち、以上に述べたように本発明によ
れば、ＴＦＴパネルを用いることによりスタティック駆
動に近い駆動が可能になるため、コントラスト比の高い
鮮明で視角特性の良好な画像が得られるとうい効果を有
するとともに、Ａ／Ｄ変換により原色信号のサンプリン
グをおこなうため、輪郭部等がシャープになり、より画
質が向上するといった効果を有する。 【００３４】第１のラッチにおいてＴＦＴパネルに書き
込む時間を確保するとともに、第２のラッチにて出力電
圧を一定値に保つためＴＦＴパネルへの書き込み動作が
安定しており、画面の全域にわたって均一な画像が得ら
れるという効果を有する。 【００３５】周辺回路の構成が簡単であるとともに、Ｔ
ＦＴパネルの画素数や特性の変更に対しても造成要素を
変更することなく単にラッチ等の個数の変更のみで対応
が可能であり、拡張性が良い、変更が簡単といった効果
を有する。 【００３６】さらには表示に要する時間の遅れが、第１
のラッチで一時記憶する時間のみでほぼリアルタイム処
理が可能であるため、大容量のラインメモリー等を必要
とせずに簡単な回路の付加により鮮明画像が得られると
いった効果を有する。 【００３７】 【発明の効果】以上本発明によれば、以下に述べる顕著
な効果を奏することができる。 （ａ）Ａ／Ｄ変換したデジタル画像データを異なる複数
のタイミングで順次記憶する複数の記憶手段を有し、異
なるタイミングでサンプリングした画像データを、アナ
ログ画像データに変換して信号線に同一タイミングで伝
送し、これを同時に開閉制御されるゲート手段によりソ
ース電極配線に一括供給するように構成したので、ゲー
ト手段を介してソース電極配線に供給するタイミング回
数が少なくなり、その結果ゲート手段により供給する時
間が十分に確保できるので、ソース電極配線に安定して
画像データの供給ができる。また、上述のようにゲート
手段を介してソース電極配線に供給するタイミング回数
が少なくなるので、ゲート手段の開閉を制御するシフト
レジスタの段数を少なくなくできる。 （ｂ）アナログ画像データをＡ／Ｄ変換し、デジタル値
の状態で複数段の記憶手段の間を伝送するため、ノイズ
の影響を受けにくくなる。また、アナログ画像データを
サンプリングした画像データを表示データとするので、
画像の輪郭をシャープにすることができる。 （ｃ）デジタル画像データのＤ／Ａ変換手段は、デジタ
ル画像データが変化するまで変換後のアナログ画像デー
タの電圧値を保持する機能を有するため、その後段のア
ナログ画像データの伝送が安定化される。 （ｄ）Ａ／Ｄ変換手段、複数段の記憶手段、Ｄ／Ａ変換
手段の前段や途中で画像データを極性反転すると、変換
手段は二極性の大きな振幅電圧に対応し記憶手段は二極
性電圧振幅分のデジタルデータを記憶することが必要に
なるが、本発明では画像データのＤ／Ａ変換後に極性反
転するので、極性反転回路の前段の回路を簡単な構成に
することができる。
【図面の簡単な説明】
【図１】 本発明のカラー液晶表示装置に用いるＴＦＴ
パネルの等価回路図。 【図２】 信号処理の回路ブロック図。 【図３】 パネル駆動部のブロック図。 【図４】 図２及び図３による回路のタイミングチャー
ト。 【符号の説明】 １・・・ゲート電極配線 ２・・・ソース電極配線 ３・・・共通電極 ４・・・ＴＦＴ ５・・・画像電極 ６・・・液晶 １０・・・原色信号 １１・・・ＲＧＢ切替回路 １２・・・Ａ／Ｄ変換 １３，１４・ラッチ １５・・・Ｄ／Ａ変換 １６・・・極性反転回路 １８・・・サンプリングクロック ２０・・・ラッチクロック ３０・・・ＴＦＴパネル ３１・・・Ｙ側駆動回路 ３２・・・Ｘ側シフトレジスタ ３３・・・トランスファーゲート ３４・・・Ｙ側スタートパルス ３５・・・Ｙ側クロック ３６・・・Ｘ側スタートパルス ３７・・・Ｘ側クロック ３８・・・セレクト信号 ３９・・・Ｘ側クロック
パネルの等価回路図。 【図２】 信号処理の回路ブロック図。 【図３】 パネル駆動部のブロック図。 【図４】 図２及び図３による回路のタイミングチャー
ト。 【符号の説明】 １・・・ゲート電極配線 ２・・・ソース電極配線 ３・・・共通電極 ４・・・ＴＦＴ ５・・・画像電極 ６・・・液晶 １０・・・原色信号 １１・・・ＲＧＢ切替回路 １２・・・Ａ／Ｄ変換 １３，１４・ラッチ １５・・・Ｄ／Ａ変換 １６・・・極性反転回路 １８・・・サンプリングクロック ２０・・・ラッチクロック ３０・・・ＴＦＴパネル ３１・・・Ｙ側駆動回路 ３２・・・Ｘ側シフトレジスタ ３３・・・トランスファーゲート ３４・・・Ｙ側スタートパルス ３５・・・Ｙ側クロック ３６・・・Ｘ側スタートパルス ３７・・・Ｘ側クロック ３８・・・セレクト信号 ３９・・・Ｘ側クロック
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 矢島 章隆
長野県諏訪市大和３丁目３番５号 株式
会社諏訪精工舎内
(72)発明者 曽根原 富雄
長野県諏訪市大和３丁目３番５号 株式
会社諏訪精工舎内
(72)発明者 有賀 修二
長野県諏訪市大和３丁目３番５号 株式
会社諏訪精工舎内
(56)参考文献 特開 昭56−99394（ＪＰ，Ａ)
特開 昭57−201295（ＪＰ，Ａ)
特開 昭59−43689（ＪＰ，Ａ)
特開 昭60−247389（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.6，ＤＢ名)
G09G 3/36
G02F 1/133
Claims (1)
- (57)【特許請求の範囲】 １．マトリクス状に配置される複数のゲート電極配線及
び複数のソース電極配線と、該ゲート電極配線と該ソー
ス電極配線の交差に対応してマトリクス状に配置される
複数の画素とを有する液晶表示装置において、 入力されるアナログ画像データをサンプリングして順次
デジタル画像データに変換するＡ／Ｄ変換手段と、 該Ａ／Ｄ変換手段から順次出力されるデジタル画像デー
タを、互いに異なるタイミングで順次記憶するｎ個（ｎ
は複数）の第１の記憶手段と、 該ｎ個の第１の記憶手段と対をなして設けられ、該ｎ個
の第１の記憶手段に記憶された前記ｎ個のデジタル画像
データを同一タイミングで記憶するｎ個の第２の記憶手
段と、 該ｎ個の第２の記憶手段に記憶されたｎ個のデジタル画
像データを、アナログ画像データに変換すると共に、該
ｎ個のデジタル画像データが変化するまで変換後のアナ
ログ画像データの電圧値を保持するＤ／Ａ変換手段と、 該Ｄ／Ａ変換手段から出力されたｎ個のアナログ画像デ
ータを極性反転する極性反転回路と、 該極性反転回路から出力されたｎ個のアナログ画像デー
タを並列的に伝送する複数の信号線と、 前記複数のソース電極配線と前記複数の信号線に接続さ
れ、該複数の信号線に伝送されるアナログ画像データを
該複数のソース電極配線に供給する複数のゲート手段
と、 前記複数のゲート手段の開閉を順次制御するシフトレジ
スタと、を少なくとも備え、 前記複数の信号線に伝送されるｎ個のアナログ画像デー
タは、前記シフトレジスタにより同時に制御されるｎ個
の前記ゲート手段を介してｎ本の前記ソース電極配線に
同時に供給されてなることを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8225645A JP2822991B2 (ja) | 1996-08-27 | 1996-08-27 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8225645A JP2822991B2 (ja) | 1996-08-27 | 1996-08-27 | 液晶表示装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60181356A Division JP2613370B2 (ja) | 1985-08-19 | 1985-08-19 | カラー液晶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09120271A JPH09120271A (ja) | 1997-05-06 |
| JP2822991B2 true JP2822991B2 (ja) | 1998-11-11 |
Family
ID=16832552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8225645A Expired - Lifetime JP2822991B2 (ja) | 1996-08-27 | 1996-08-27 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2822991B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5699394A (en) * | 1980-01-11 | 1981-08-10 | Citizen Watch Co Ltd | Display panel drive circuit |
| JPS57201295A (en) * | 1981-06-04 | 1982-12-09 | Sony Corp | Two-dimensional address device |
-
1996
- 1996-08-27 JP JP8225645A patent/JP2822991B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09120271A (ja) | 1997-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5365284A (en) | Liquid crystal display device and driving method thereof | |
| JP2852042B2 (ja) | 表示装置 | |
| KR100264506B1 (ko) | 화상 표시 장치와 화상 표시 방법과 표시 구동 장치와 이를 이용한 전자기기 | |
| US8269706B2 (en) | Operating unit of liquid crystal display panel and method for operating the same | |
| JPS6334593A (ja) | 多階調表示方法 | |
| TW200422707A (en) | Liquid crystal display panel, liquid crystal display and driving method thereof | |
| JPH0950265A (ja) | カラー表示装置の駆動回路 | |
| JPH1124632A (ja) | アクティブマトリクス型画像表示装置及びその駆動方法 | |
| JP2714161B2 (ja) | 液晶ディスプレイ装置 | |
| JP3661324B2 (ja) | 画像表示装置、画像表示方法及び表示駆動装置並びにそれを用いた電子機器 | |
| JPH05232898A (ja) | 画像信号処理回路 | |
| JP2854621B2 (ja) | 表示装置の駆動回路 | |
| JPH05297827A (ja) | 液晶表示装置 | |
| US6362804B1 (en) | Liquid crystal display with picture displaying function for displaying a picture in an aspect ratio different from the normal aspect ratio | |
| JP2822991B2 (ja) | 液晶表示装置 | |
| JP2000250495A (ja) | 液晶表示パネルのデータ線駆動装置 | |
| JPH07306660A (ja) | 液晶表示装置の階調駆動回路及びその階調駆動方法 | |
| JP2854620B2 (ja) | 表示装置の駆動方法 | |
| JP2613370B2 (ja) | カラー液晶装置 | |
| JPH08241060A (ja) | 液晶表示装置及びその駆動方法 | |
| WO2000045364A1 (fr) | Procede d'attaque de cristaux liquides et circuit d'attaque de cristaux liquides | |
| JPH02170784A (ja) | 液晶パネルを駆動するためのラインメモリ回路 | |
| JPH0916131A (ja) | 液晶表示装置及び液晶表示素子の駆動方法 | |
| JPH06266310A (ja) | 液晶表示装置 | |
| JP2001324970A (ja) | 画像表示装置、画像表示方法及び表示駆動装置並びにそれを用いた電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |