JPS61205983A

JPS61205983A - デイスプレイコントロ−ラ

Info

Publication number: JPS61205983A
Application number: JP60045952A
Authority: JP
Inventors: 石井　孝寿; 誠金子
Original assignee: ASCII Corp; Nippon Gakki Co Ltd
Current assignee: ASCII Corp; Nippon Gakki Co Ltd
Priority date: 1985-03-08
Filing date: 1985-03-08
Publication date: 1986-09-12
Anticipated expiration: 2009-12-14
Also published as: JPH06103431B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野１この発明は、液晶表示装置あるいはＣＲＴ（ブラウン管
）表示装置等に用いられるディスプレイコントローラに
関する。

［従来技術Ｊ近年の液晶表示装置は、通常第１１図の構成が採られる
。この図において、１はＣＰＬＪ　（中央処理装置）、
２はディスプレイコントローラ、３は表示用メモリ、４
は液晶モジュールである。また、液晶モジュール４は、
第１２図に示すように液晶パネル５と、その周辺に設け
られたパネル駆動回路６とから構成されている。液晶パ
ネル５は、例えば横６４０本、縦２００本の電極を有し
、６４０ｘ２００ドツトによる画像表示を行う。また、
この液晶パネル５は表示ブロックＡ１Ｂに分割され、２
個のパネルとして駆動される。シフトレジスタ７ａ　（
６４０ビツト）、ラッチ８ａ　（６４０ビツト）、電極
駆動回路９ａは各々表示ブロックＡの列電極を駆動する
回路、シフトレジスタ７ｂ（６４０ビツト）、ラッチ８
ｂ（６４０ビツト）、電極駆動回路９ｂは各々表示ブロ
ックＢの列電極を駆動する回路、シフトレジスタ１１（
１００ビツト）および電極駆動回路１２は行電極を駆動
する回路である。なお、この液晶モジュール４は通常パ
ネルメーカにおいて製造、販売される。　以上の構成に
おいて、ＣＰＬＪＩ（第１１図）は画像データを表示用
メモリ３内に自込み、そして、ディスプレイコントロー
ラ２へ表示指令を出力する。

ディスプレイコントローラ２は、この表示指令を受け、
表示用メモリ３から画像データを読出し、読出した画像
データに基づいて表示データＬＤａ。

ＬＤｆｌ　　（シリアルデータ）を作成し、シフトクロ
ックＳＣＫと共に液晶モジュール４へ出力する。

これにより、表示データｌＤａ、ＬＤｂが各々シフトレ
ジスタ７ａおよび７ｂに順次読込まれる。

そして、６４０ビツトの表示データＬＤａ、ＬＤｂが各
々シフトレジスタ７ａ、７ｂに読込まれた時点で、ディ
スプレイコントローラ２がラッチクロックＬＣおよびフ
レーム信号ＦＬＭを各々出力する。これらの信号ＬＣお
よびＦＬＭが出力されると、シフトレジスタ７ａ、７ｂ
内のデータがラッチ８ａ、　８ｂに読込まれ、またシフ
トレジスタ１１の第１番目の記憶セル内に“′１″信号
が読込まれ、これにより液晶パネル５の第０行（最下行
）および第１００行のドツト表示が行われる。次にディ
スプレイコントローラ２は第１行および第１０１行の各
ドツトを表示させるためのデータＬＤａ、ＬＤｂを各々
シフトクロックＳＣＫと共に出力し、シフトレジスタ７
ａ、７ｂ内に全データ（６４０ビツト）が読込まれた時
点でラッチクロックＬＣを出力する。これにより、シフ
トレジスタ７ａ、７ｂ内のデータがラッチ８ａ、８ｂ内
に読込まれ、また、シフトレジスタ１１の第２番目の記
憶セル内に“１′°信号が読込まれ、液晶パネル５の第
１行および第１０１行のドツト表示が行われる。以下、
上記の過程が繰返えされてパネル表示が行われる。なお
、フレーム信号ＦＬＭは１フレーム走査につき１回（走
査開始時点）出力される。また、フレーム周波数は通常
７０Ｈ２である。

［発明が解決しようとする問題煮］ところで、従来、液晶パネルの階調表示は、（１）各ド
ツトへ印加する電圧をドツト毎に制御する（特開昭５９
−１４９３９３号参照）、（２）各ドツトへ印加する信
号のパルス幅をドツト毎に制御する、等の方法により行
われており、階調表示のための回路は液晶モジ１−ル内
に組込まれていた。しかしながら、上記の方法によれば
階調表示のための回路が極めて複雑になり、この結果、
液晶モジュールの価格が高くなる欠点があった。

また、従来階調表示を行なおうとする場合は、この高価
な液晶モジュールを購入しなければ階調表示を行うこと
ができなかった。なお゛、第１２図に示す液晶モジュー
ル４は階調表示を行うことができないタイプの５のであ
る。

以上の事情に鑑み、この発明の出願人は、高価な階調表
示可能な液晶モジュールを用いることなく、安価な階調
表示不能な液晶モジュールを用いて階調表示を行うこと
ができ、しかも階調表示のための構成が極めて簡単なデ
ィスプレイコントローラを出願した（この出願と同日の
提出による特許出願・発明の名称「ディスプレイコント
ローラ」）。このディスプレイコントローラにおける階
調表示の概略は次の通りである。まず、例えば８フレ一
ム周期を１表示単位として設定する。なお、以下、８フ
レ一ム周期からなる表示単位を表示周期と称する。そし
て、あるドツト（以下、ドツトＸという）の階調（輝度
）を示す階調データＹＤが「７」　（黒）の場合は表示
周期における８回のフレーム走査の各々において表示を
行い、また、ドツトＸの階調データＹＤが［０１（白）
の場合は、８回のフレーム周期のいずれにおいても表示
を行わず、また、ドツトＸの階調データＹｒ）が「１」
〜「６」の場合は、８回のフレーム周期において、階調
データＹＤに対応する回数だけ表示を行う。例えば、階
調データＹＤが「６」の場合は７回表示を行い、「５」
の場合は６回表示を行う。すなわち、この先願発明のコ
ントローラにおいては、１表示周期において何回表示を
行わせるかに基づいて階調表示を行う。なお、「表示を
行う」とは、具体的にはそのドツトに電圧をかけること
を意味し、言い換えれば、そのドツトを表示させるため
のデータとしてシフトレジスタ７ａまたは７ｂ　　（第
１２図〉にＩＩ　１１１を読込ませることを意味する。

第１３図は、１表示周期ＤＰにおける階調データＹＤと
表示タイミングとの関係の一例を示すタイミング図であ
り、例えば階調データＹＤが「７」の場合は第Ｏ〜第７
フレーム周期の各々において表示が行われ、また例えば
階調データＹＤが「４」の場合は、第１．３．４．６．
７フレ一ム周期において表示が行われる。

以上が先願に係るディスプレイコントローラにおける階
調表示の概略である。しかしながら、このディスプレイ
コントローラにも未だ中間調の表示の際にちらつきが発
生する欠点がある。そして、このちらつきは特に同一階
調で比較的大きな面積を表示する場合に著るしい。

そこでこの発明は、先願発明の効果、すなわち高価な階
調表示可能な液晶モジュールを用いることなく階調表示
を行うことができ、かつ、階調表示のための構成が簡単
になるという効果が得られると共に、さらに、表示のち
らつきをも防止することができるディスプレイコントロ
ーラを提供することを目的としている。

［問題を解決するための手段］この発明は、表示画面の１回の走査毎に出力されるフレ
ーム信号をカウントするカウンタと、表示輝度を示す階
調データおよび前記カウンタの出力が供給され、前記表
示データを出力する第１゜第２の表示データ発生手段と
、前記第１．第２の表示データ発生手段の出力を横方向
のドツト毎に交互に、かつ、縦方向のドツト毎に交互に
選択して出力する選択手段とを具備している。そして、
前記第１．第２の表示データ発生手段は、前記カウンタ
の各タイミングにおいて各々表示信号または非表示信号
を前記表示データとしで出力するものであり、また、前
記カウンタの１周期内において前記表示信号を１ドツト
につぎ出力する回数が、前記階調データに対応する回数
となっており、さらに、前記表示信号を出ノ〕するタイ
ミングが互いにほぼ異なっていることを特徴としている
。

［実施例］第１図はこの発明の一実施例によるディスプレイ」ント
ローラ１５を適用した液晶表示装置の構成を示すブロッ
ク図であり、この図において１６はＣＰＵ、１７はＣＰ
Ｕ１６において用いられるプログラムが記憶されたＲＯ
Ｍおよびデータ記憶用のＲＡＭからなるメモリ、１８は
表示用メモリ（ＲＡＭ）、４は第１２図に示す液晶モジ
ュールである。表示用メモリ１８は、ＣＰＵ−１６から
出力されるカラーコードが書込まれるメモリであり、こ
の実施例においては、液晶モジュール４内の液晶パネル
５の各ドツトの各々に対応して４ビツトのカラーコード
が書込まれる。なお、この実施例によるディスプレイコ
ントローラ１５は液晶パネルおよびＣＲＴ表示装置の双
方を駆動できるようになっており、液晶モジュール４に
代えてＣＲＴ表示装置を結合した場合は、表示用メモリ
１８内のカラーコードに基づくカラー表示が行われる。

一方、第１図のように液晶モジュール４を結合した場合
は、液晶パネル５において、カラーコードの色に対応す
る輝度（濃淡）で表示が行われる。

なお、説明を簡単にするため、第１図には液晶モジュー
ル４を駆動する回路構成のみを示している。

次に、ディスプレイコントローラ１５において、表示制
御回路２０は表示用メモリ１８内の各カラーコードを順
次読出し、読出したカラーコードをＲＧＢ　（レッド、
グリーン、ブルー）データＲＤ。

ＧＤ、ＢＤ　（各３ビツト）に変換して出力する回路で
ある。すなわち、いま液晶パネル５の各ドツトに第２図
に示すように番号を振れば、表示制御回路２０は、まず
表示ブロックＡの第Ｏドツト〜第７ドツトの各カラーコ
ードを読出し、順次、データＲＤ％ＧＤ、ＢＤに変換し
て出力し、次いで表示ブロックＢの第Ｏドツト〜第７ド
ツ！〜の各カラーコードを読出し、順次、データＲＤ、
ＧＤ、ＢＤに変換して出力し、次いで表示ブロックＡの
第８ドツト〜第１５ドツトの各カラーコードを順次デー
タＲＤ、ＧＯ，ＢＤに変換して出力し、以下この処理を
繰り返す。なお、第１表にカラーコードとデータＲＤ、
ＧＤ、ＢＤ、の対応関係の一例を示す。

〔以下余白〕

第１表階調演算回路２１はデータＲＤ、ＧＤ、８Ｄを階ｍ（輝
度）データＹＤに変換する回路であり、表示制御回路２
０から逐次供給されるデータＲＤ、ＧＤ、ＢＤに次の演
算を施すことにより階調データＹＤ　（３ビツト）を作
成し、表示データ形成部２３へ順次出力する。

Ｒ２ＲＩ　　ＲＯ８２［３＋ここで、Ｒｏ　１Ｒ＋　、Ｒ２は各々データＲＤの第０
１第１、第２ピツ］・であり、Ｇｏ−０２、Ｂｏ〜Ｂ２
についても同様である。また、階暉データＹＤとして出
力されるのは、上記の演算の解の第１〜第３ピツトＹ１
〜Ｙ３であり、解の第２〜第４ビツトＹ２〜Ｙ４を使用
しないのは、最大値が６となってしまい、３ビツトで実
現可能な８階調を実現できなくなるためである。第１〜
第３ビツトＹ１〜Ｙ３を使用すれば、第１表を書き換え
て８階調を得ることができる。なお、この演算式は、ア
ナログＲＧＢ信号を輝度信号に変換する周知の公式％式％タイミング信号発生回路２２は、第１１図および第１２
図において説明した液晶駆動用のシフトクロックＳＣＫ
、ラッチクロックＬＣ，フレーム信＠　Ｆ　Ｌ　Ｍを発
生すると共に、シフトクロックＳＣＫの２倍の周波数の
クロックパルス５ＣＫａを発生し、また、表示用メモリ
１８内のカラーコード読み出しに必要な各種のタイミン
グ信号を発生する回路である。

表示データ形成部２３はこの発明の要旨に係る部分であ
り、階調データＹＤに基づいて表示データＤＤ（シリア
ルデータ）を作成し、出力する回路である。なお、この
表示データ形成部２３については後に詳述する。

分配回路２４は表示データＤＤが１６ビツト入力される
毎にラッチし、ラッチしたデータの内の表示ブロックＡ
（第１２図）表示用のデータ８ビツトをデータＬＤａと
して、表示ブロックＢ表示用のデータ８ビツトをデータ
ＬＤｂとして各々、シフトクロックＳＣＫのタイミング
で順次用ツノする。出力されたデータＬＤａ、ＬＤｂは
各々、第１２図に示すシフトレジスタ７ａ、７ｂ４Ｃ読
込まれ、これにより液晶パネル５にｌｉｉ！！調表示が
行表示る。

次に、表示データ形成部２３の詳細を説明する８まず、
この実施例にＪ３ける階調表示の基本的考え方は前述し
た先願発明と同じである。しかしながら、前述したよう
に先願発明の場合ちらつきが発生する欠点がある。そこ
で、この実施例においては次の方法によってちらつきを
防止している。

すなわち、液晶パネル５の各ドツトを第３図に示すよう
にα、βの千鳥格子状の２グループに分ける。そして、
ドツトαの駆動の場合は第１３図に示り゛パターンに基
づいて駆動する。一方、ドツトβの駆動の場合は、第４
図に示すパターンに基づいて駆動する。ここで、第４図
のパターンは、各階調データＹＤに対応する表示回数（
“１”となる回数）は第１３図のパターンと同じである
が、表示が行われるタイミングが異なっている。すなわ
ら、第４図のパターンと第１３図のパターンは略逆位相
となっている。この結果、例えば相隣り合う２個のドツ
トが同時に同じ階調′データＹＤ−で駆動された場合、
先願発明のものでは２個のドッ゛トが同じフレーム周期
において同時にオンとされ、あるいはオフとされ、これ
によりちらつきが顕著になるが、この実施例においては
両者がオン／オフされるフレーム周期が異なってＪ３す
、この結果ちらつきが目立たなくなる。

°次に、表示データ形成部２３の詳細を説明する。

第５図は表示データ形成部２３の構成を示すブロック図
であり、この図において２５はフレーム信号ＦＬＭをア
ップカウントする３ビツトのカウンタである。ここで、
フレーム信号ＦＬＭは、前述したようにフレーム走査の
開始時点で１回出力される信号であり、したがって、こ
のカウンタ２５の１周期は第１３図および第４図に示す
表示周期ＤＰに等しく、またそのカウント出力は同図に
示すフレーム周期番号を示している。２６．２７は各々
表示データ発生回路であり、表示データ発生回路２６は
第１３図に示すタイミング図に基づいてドツトα（第３
図参照）駆動用の表示データＤＤαを発生し、また、表
示データ発生回路２７は第４図に示すタイミング図に基
づいてドツトβ駆動用の表示データＤＤβを発生する。

第６図は表示データ発生回路２６の構成を示す回路図で
あり、この図において２８はカウンタ２５のカウント出
力ＶＤをデコードするデコーダ、２９は階調データＹＤ
をデコードするデコーダ、３０〜３７はオアゲートであ
る。これらのオアゲート３０〜３７は各々、Ｏ印の信号
のオアをとる回路である。例えば、オアゲート３２はデ
コーダ２９の２．３．５．６．７出力端の信号のオアを
とる回路であり、また、オアゲート３５はデコーダ２９
の２．５．６．７出力端の信号のオアをとる回路である
。３９〜４６はアンドゲート、４８はオアゲートであり
、このオアゲートの出力端から表示データＤＤαが出力
される。

このような構成において、カウンタ２５から［０１が出
力されると、アンドゲート４６が開状態となり、オアゲ
ート３７の出力がアンドゲート４６、オアゲート４８を
介して、表示データＤＤαとして出力される。ここで、
オアゲート３７の出力は、デコーダ２９の７出力端が１
゛の場合、すなわち階調データＹＤが「７」の場合にの
み“１”となる。すなわち、カウンタ２５の出力が「０
」の場合は、階調データＹＤが「７」の場合のみデータ
Ｄ　Ｄαが“１”となり、階調データＹＤが「０〜６」
の場合はデータＤＤαがＯｎとなる（第１３図参照）、
同様に、力１クンタ２５の出力が「１」の場合は、階調
データＹＯが「３〜７」の場合にデータＯＤαが“１″
となり、カウンタ２５の出力が「２」の場合は階調デー
タＹＤが「２．５〜７」の時データＤＤαが“１ｎとな
り、他の場合も同様である。しかして、上述した表示デ
ータ発生回路２６によれば、階調データＹＤの値に応じ
て、第１３図に示すタイミングで“１′となる表示デー
タＤＯαを発生することができる。　第７図は第４図に
示すタイミング図に基づいて表示データＤＤβを発生す
る表示データ発生回路２７の構成を示す回路図である。

この図に示す回路は、オアゲート３０ａ〜３７ａの入力
信号（○印の位置参照）を除けば第６図の回路と全く同
じであり、したがって詳細な説明を省略する。

次に、第５図において５０は、セレクト端子Ｓ１へ供給
される切換信号Ｇが°゛Ｏ″の時表示データＤＤαを出
力し、′″１″の時表示データＤＤβを出力するセレク
タであり、その出力は表示データＤＤとして分配回路２
４（第１図）へ供給される。また、５１はイクスクルー
シブオアゲート、５２．５３は共にフリップフロップで
ある。

次に、第５図に示す表示データ形成部２３の動作を第８
図および第９図に示すタイミング図を参照して説明する
。まず、第８図（イ）はクロックパルス５ＣＫａの波形
を示す図であり、階調データＹＤは同図（ロ）に示すよ
うにクロックパルス５ＣＫａに同期して表示データ発生
回路２６．２７へ供給される。これにより、表示データ
発生回路２６．２７から各々階調データＹＤに対応する
表示データＤＯα、ＤＤβがクロックパルス５ＣＫａに
同期して出力される。なお、第８図（ロ）において、Ｙ
ＤＯａ、ＹＤｌａ・・・は各々第２図に示す表示ブロッ
クへの第Ｏドツト、第１ドツト・・・の階調データＹＯ
を示し、また、ＹＤＯｂ、ＹＤｌｂ・・・は各々表示ブ
ロックＢの第０ドツト、第１ドツト・・・の階調データ
ＹＤを示す。一方、フリップフロップ５２はクロックパ
ルス５ＣＫａによってトリガされ、ラッチクロックＬＣ
によってリセットされる。したがって、フリップフロッ
プ５２のＱ出力信号は第８図（ハ）に示すようになり、
クロックパルス５ＣＫａのタイミングでｌ　Ｑ　ＩＩ。

゛１”を繰り返す。また、フリップフロップ５３はラッ
チクロックＬＣによってトリガされ、フレーム信号ＦＬ
Ｍによってリセットされる。いま、フリブフロツブ５３
のＱ出力信号が０″であるとすると、イクスクルーシブ
オアゲート５１が単なるバッフ７アンブとして動作し、
フリップフロップ５２のＱ出力信号がそのまま切換信号
Ｇとしてセレクタ５０へ供給される。この結果、セレク
タ５０からデータＤＤとして、第８図（ニ）に示すよう
に表示データＤＤαおよびＤＤβが交互に出力される。

次に、液晶パネル５の第０行目および第１００行目の表
示データＤＤ（合計１２８０ピツト）が全てセレクタ５
０から出力されると、タイミング信号発生回路２２（第
１図）からラッチクロックＬＣが供給される。これによ
り、フリップフロップ５２がリセットされ、またフリッ
プ７Ｏツブ５３がトリガされる。フリップフロップ５３
がトリガされると、そのＱ出力信号が１”となり、この
結果、以後イクスクルーシブオアゲート５１がインバー
タとして動作し、フリップフロップ５２のＱ出力信号が
反転されてセレクタ５０へ供給される。しかして、第９
図（イ）に示すように、第１行目および第１０１行目の
階調データＹＤが逐次供給されると、この場合フリップ
フロップ５２のＱ出力信号が同図（ロ）に示すように変
化し、したがって切換信号Ｇが同図（ハ）に示すように
変化することから、同図（ニ）に示す表示データＤＤが
セレクタ５０から出力される。

すなわら、前述した第Ｏ行目、第１００行目のドツト表
示用のデータＤＤとしては、表示データＤＤα、ＤＤβ
がＤ　Ｄα、ＤＤβの順で交互に出力されたのに対し、
第１行目、第１０１行目のドツト表示用のデータＤＯと
しては、表示データＤＤα、ＤＤβがＤＤβ、ＤＤαの
順で交互に出力される。以下同様の過程が繰り返えされ
る。そして、上述ｊノだ表示データＤＤが分配回路２４
を介して液晶モジュール４へ供給されると、液晶パネル
５の各ドツトの階調表示が第３図に示す千鳥格子状に割
当てられたパターン（第１３図および第４図に示すパタ
ーン）に基づいて行われる。

第１０図は第５図における破線部分Ｈの他の構成例を示
す回路図であり、この図において符＠６０〜６９は各々
○印の信号のアンドをとるアンドゲート、７１はオアゲ
ート、７２〜７５はインバータ、７６〜７８はイクスク
ルーシブオアゲート、７９．８０はアンドゲートである
。また、ＹＤ（０）〜ＹＤ（２）は各々階調データＹＤ
の第Ｏビット〜第２ビｙ　ｔ−（ＭＳＢ）　、ＶＤ　（
０）　〜ＶＤ（２）は各々カウンタ２５のカウント出力
ＶＤの第Ｏビット〜第２ビット（ＭＳＢ）である。この
図に示す構成によれば、第５図〜第７図に示ず構成に比
較しはるかに簡単な構成によって全く同一の機能を達成
することができる。

なお、上記実施例においては、表示用メモリ１８内にカ
ラーコードを記憶させたが、これに代えて予め階調デー
タＹＤを記憶させておいてもよい。

また、上記実施例はこの発明を液晶表示装置に適用した
場合であるが、この発明はモノクロ表示によるＣＲＴ表
示装置等に適用することも可能である。

［発明の効果］以上説明したように、この発明によれば、高価な階調表
示可能な液晶モジュールを用いることなく、安価な液晶
モジュールを用いて階調表示を行うことができ、また、
階調表示のための回路構成が極めて簡単であり、さらに
、表示のちらつきを防止することができる効果も得られ
る。

【図面の簡単な説明】

第１図はこの発明の一実施例によるディスプレイコント
ローラを用いた液晶表示装置の構成を示すブロック図、
第２図は同液晶表示装置における液晶パネル５の各ドツ
トの番号を示す図、第３図はららつきを防止するための
構成を説明するための液晶パネル図、第４図は階調デー
タＹｌ）と表示タイミングとの関係を示す図、第５図は
第１図における表示データ形成部２３の構成を示すブロ
ック図、第６図、第７図は各々第５図におりる表示デー
タ発生回路２６．２７の構成を示す回路図、第８図、第
９図は各々第５図に示す回路の動作を説明するためのタ
イミング図、第１０図は第５図における破１部分ト１の
他の構成例を示す回路図、第１１図は一般的な液晶表示
装置の構成例を示すブロック図、第１２図は第１１図に
おける液晶モジュール４の構成を示すブロック図、第１
３図は階調データＹＤと表示タイミングとの関係を示す
図である。１５・・・・・・ディスプレイコントローラ、２５・・
・・・・カウンタ、２６．２７・・・・・・表示データ
発生回路、５０・・・・・・セレクタ、５１・・・・・
・イクスクルーシブオアゲート、５２．５３・・・・・
・フリップフロップ。第３図ＶＤ（２１ＶＤ（＋）　ＶＤ（０）　Ｇ　　ＹＤ（２）
　ＹＤ（＋）　ＹＤ（０）手続補正書（自発９１．事件の表示昭和６０年特許願第４５９５２号２、発明の名称ディスプレイコントローラ３、補正をする者

Claims

【特許請求の範囲】表示部へ表示データを出力してドットマトリックス表示
を行うディスプレイコントローラにおいて、表示画面の１回の走査毎に出力されるフレーム信号をカ
ウントするカウンタと、表示輝度を示す階調データおよび前記カウンタの出力が
供給され、前記表示データを出力する第１、第２の表示
データ発生手段と、前記第１、第２の表示データ発生手段の出力を横方向の
ドット毎に交互に、かつ、縦方向のドット毎に交互に選
択して出力する選択手段とを具備し、前記第１、第２の表示データ発生手段は、前記カウンタ
の各タイミングにおいて各々表示信号または非表示信号
を前記表示データとして出力するものであり、また、前
記カウンタの１周期内において前記表示信号を１ドット
につぎ出力する回数が、前記階調データに対応する回数
となっており、さらに、前記表示信号を出力するタイミ
ングが互いにほぼ異なっていることを特徴とするディス
プレイコントローラ。