JPS61205982A

JPS61205982A - デイスプレイコントロ−ラ

Info

Publication number: JPS61205982A
Application number: JP60045951A
Authority: JP
Inventors: 石井　孝寿; 誠金子
Original assignee: ASCII Corp; Nippon Gakki Co Ltd
Current assignee: ASCII Corp; Nippon Gakki Co Ltd
Priority date: 1985-03-08
Filing date: 1985-03-08
Publication date: 1986-09-12
Anticipated expiration: 2010-10-25
Also published as: JPH0799466B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］この発明は、液晶表示装置あるいはＣＲＴ　（ブラウン
管）表示装置等に用いられるディスプレイコントローラ
に関する。

［従来技術］近年の液晶表示装置は、通常第６図の構成が採られる。

この図において、１はＣｒ’Ｕ　（中央処理装置）、２
はディスプレイコントローラ、３は表示用メモリ、４は
液晶モジュールである。また、液晶モジュール４は、第
７図に示すように液晶パネル５と、その周辺に設けられ
たパネル駆動回路６とから構成されている。液晶パネル
５は、例えば横６４０本、縦２００本の電極を有し、６
４０Ｘ２００ドツトによる両会表示を行う。また、この
液晶パネル５は表示ブロックＡ、Ｂに分割され、２個の
パネルとして駆動される。シフトレジスタ７ａ　（６４
０ビツト）、ラッチ８ａ　（６４０ビツト）、電極駆動
回路９ａは各々表示ブロックＡの列電極を駆動する回路
、シフトレジスタ７ｂ（６４０ビツトフ、ラッチ８ｂ（
６４０ビツト）、電極駆動回路９ｂは各々表示ブロック
Ｂの列電極を駆動する回路、シフトレジスタ１１（１０
０ビツト）および電極駆動回路１２は行電極を駆動する
回路である。なお、この液晶モジュール４は通常パネル
メーカにおいて製造、販売される。

以上の構成において、ＣＰＵ１　（第６図）は画像デー
タを表示用メモリ３内に書込み、そして、ディスプレイ
コントローラ２へ表示指令を出力する。ディスプレイコ
ントローラ２は、この表示指令を受け、表示用メモリ３
から画像データを読出し、読出した画像データに基づい
て表示データＬＤａ　、ＬＤｂ　　（シリアルデータ）
を作成し、シフトクロックＳＣＫと共に液晶モジュール
４へ出力する。これにより、表示データＬＤａ　、ＬＤ
ｂが各々シフトレジスタ７ａおよび７ｂに順次読込まれ
る。そして、表示データＬＤａ　、ＬＤｂ　　（各６４
０ビツト〉が各々シフトレジスタ７ａ、７ｂに読込まれ
た時点で、ディスプレイコントローラ２がラッチクロッ
クＬＧおよびフレーム信号ＦＬＭを各々出力する。これ
らの信号Ｌ　ＣおよびＦｌ−Ｍが出力されると、シフト
レジスタ７ａ、７ｂ内のデータがラッチ８ａ、８ｂに読
込まれ、またシフトレジスタ１１の第１番目の記憶セル
内に“１″信号が読込まれ、これにより液晶パネル５の
第０行（最上行）および第１００行のドツト表示が行わ
れる。次にディスプレイコントローラ２は第１行および
第１０１行の各ドツトを表示させるためのデータＬＤａ
　、ＬＤｂを各々シフトクロックＳＣＫと共に出力し、
シフトレジスタ７ａ、７ｂ内に全データ（６４０ビツト
）が読込まれた時点でラッチクロックＬＣを出力する。

これにより、シフトレジスタ７ａ、７ｂ内のデータがラ
ッチ（３ａ。

８ｂ内に読込まれ、また、シフトレジスタ１１の第２番
目の記憶セル内に“１″信号が読込まれ、液晶パネル５
の第１行および第１０１行のドツト表示が行われる。以
下、上記の過程が繰返えされてパネル表示が行われる。

なお、フレーム信号Ｆ【Ｍは１フレーム走査につき１回
（走査開始時点）出力される。また、フレーム周波数は
通常７０Ｈ７である。

［発明が解決しようとする問題点］ところで、従来、液晶パネルの階調表示は、（１）各ド
ツトへ印加する電圧をドツト毎に制御する（特開昭５９
−１４９３９３号参照）、（２）各ドツトへ印加する信
号のパルス幅をドツト毎に制御する、等の方法により行
われており、階調表示のための回路は液晶モジュール内
に組込まれていた。しかしながら、上記の方法によれば
階調表示のための回路が極めて複雑になり、この結果、
液晶モジュールの価格が高くなる欠点があった。

また、従来階調表示を行なおうとする場合は、この高価
な液晶モジュールを購入しなければ階調表示を行うこと
ができなかった。なお、第７図に示１液晶モジュール４
は階調表示を行うことができないタイプのものである。

この発明は上記の事情に鑑みてなされたもので、その目
的は、高価な階調表示可能な液晶モジュールを用いるこ
となく、階調表示を行うことができないタイプの液晶モ
ジュールを用いて階調表示を行うことができ、しかもＮ
ＷＡ表示のための回路構成が極めて簡単なディスプレイ
コントローラを提供することにある。

［問題を解決するための手段１この発明によるディスプレイコントローラは、フレーム
信号をカウントするカウンタと、表示輝度を示す階調デ
ータおよび上記カウンタの出力が各々入力され、表示デ
ータを出力する表示データ発生手段とを有している。そ
して、表示データ発生手段は、カウンタの各タイミング
において各々表示信号（１１１ＩＩ倍信号または非表示
信号（“１０　ｎ信号）を出力するものであり、前記カ
ウンタの１周期内において表示信号を１ドツトにつき出
力する回数が階調データに対応づる回数であることを特
徴としている。

［実施例１第１図はこの発明の一実施例によるディスプレイコント
ローラ１５を適用した液晶表示装置の構成を示すブロッ
ク図であり、この図において１６はＣＰＵ、１７はＣＰ
ＬＪ　１６において用いられるプログラムが記憶された
ＲＯＭおよびデータ記憶用のＲＡＭからなるメモリ、１
８は表示用メモリ（ＲＡＭ）、４は第７図に示す液晶モ
ジュール１ある。表示用メモリ１８は、ＣＰＵ１６から
出力されるカラーコードが書込まれるメモリであり、こ
の実施例においては、液晶モジュール４内の液晶パネル
５の各ドツトの各々に対応して４ビツトのカラーコード
が書込まれる。なお、この実施例によるディスプレイコ
ントローラ１５は液晶パネルおよびＣＲＴ表示装置の双
方を駆動できるようになっており、液晶モジュール４に
代えてＣＲＴ表示装置を結合した場合は、表示用メモリ
１８内のカラーコードに基づくカラー表示が行われる。

一方、第１図のように液晶モジュール４を結合した場合
は、液晶パネル５において、カラーコードの色に対応す
る輝度（ＩＩ淡）で表示が行われる。

なお、説明を簡単にするため、□第１図には液晶モジュ
ール４を駆動する回路構成のみを示している。

次に、ディスプレイコントローラ１５において、表示制
御回路２０は表示用メモリ１８内の各カラーコードを順
次読出し、読出したカラーコードをＲＧＢ　（レッド、
グリーン、ブルー）データＲＤ、ＧＤ、ＢＤ　（各３ビ
ツト）に変換して出力する回路である。すなわち、いま
液晶パネル５の各ドツトに第２図に示すように番号を撮
れば、表示制御回路２０は、まず表示ブロックＡの第Ｏ
ドツト〜第７ドツトの各カラーフードを読出し、順次、
データＲＤ、ＧＤＳＢＤに変換して出力し、次いで表示
ブロックＢの第Ｏドツト〜第７ドツトの各カラーニード
を読出し、順次、データＲ１）、ＧＤ、ＢＤに変換して
出力し、次いで表示ブロックＡの第８ドツト〜第１５ド
ツトの各カラーコードを順次データＲＤ、ＧＯＳＢＤに
変換して出力し、以下この処理を繰り返す。なお、第１
表にカラーコードとデータＲＤ、ＧＤ、ＢＤ、の対応関
係の一例を示す。

〔以下余白〕

第１表一門階調演算回路２１はデータＲＤ、ＧＤ、ＢＤを階調（輝
度）データＹＤに変換する回路であり、表示制御回路２
０から逐次供給されるデータＲＤ、ＧＤ、ＢＤに次の演
算を１１寸ことにより階調データＹＤ　（３ビツト〉を
作成し、表示データ形成部２３へ順次出力する。

Ｒ２ＲＩ　　Ｒ８８２Ｂ＋ここで、Ｒｏ、ＲＩ　、Ｒ２は各々データＲｒ）の第０
１第１、第２ビツトであり、ＧＯ−０２、Ｂｏ〜Ｂ２に
ついても同様である。また、階調データＶＤとして出力
されるのは、上記の演算の解の第１〜第３ビツトＹ１〜
Ｙ３であり、解の第２〜第４ビツトＹ２〜Ｙ４を使用し
ないのは、最大値が６となってしまい、３ビツトで実現
可能な８階調を実現できなくなるためである。第１〜第
３ビツトＹ１〜Ｙ３を使用すれば、第１表を書き換えて
８階調を得ることができる。なお、この演算式は、アナ
ログＲＧ［３信号を輝度信号に変換する周知の公式％式％に基づいている。

タイミング信号発生回路２２は、第６図および第７図に
おいて説明した液晶駆動用のシフトクロックＳＣＫ、ラ
ッチクロックＬＣ，フレーム信号ＦＬＭを発生Ｊると共
に、表示用メモリ１８内のカラーコード読み出しに必要
な各種のタイミング信号を発生する回路である。

表示データ形成部２３はこの発明の要旨に係る部分であ
り、階調データＹＤに基づいて表示データＤＤ（シリア
ルデータ）を作成し、出力する回路である。この表示デ
ータＤＩ）を、分配回路２４を介して液晶モジュール４
へ供給すると、液晶パネル５の各ドツトが階調データＹ
Ｄに対応する輝度（ＩＩ淡）で表示される。以下、詳述
する。

まず、この実施例における階調表示の基本的考え方は次
の通りである。すなわち、まず表示を８フレ一ム周期単
位（以下、表示周期という）で行う。そして、あるドツ
ト（以下、ドツトＸという）の階調データＹＤが「７」
　（黒）の場合は表示周期における８回のフレーム走査
の各々において表示を行い、また、ドツトＸの階調デ゛
−タＹＤが「Ｏ」　（白）の場合は、８回のフレーム周
期のいずれにおいても表示を行わず、また、ドツトＸの
階調データＹＤが「１」〜「６」の場合は、８回のフレ
ーム周期において、階調データＹＤに対応する回数だけ
表示を行う。例えば、階調データＹＤが「６」の場合は
７回表示を行い、「５」の場合は６回表示を行う。すな
わら、この実施例においては、１表示周期において何回
表示を行わせるかに基づいて階調表示を行う。なお、「
表示を行う」とは、具体的にはそのドツトに電圧をかけ
ることを意味し、言い換えれば、そのドツトを表示させ
るためのデータとしてシフトレジスタ７ａまたは７ｂ　
　（第７図）に１″を読込ませることを意味する。第３
図は、１表示周期ＤＰにおける階調データＹＤと表示タ
イミングとの関係の一例を示すタイミング図であり、例
えば階調データＹＤが「７」の場合は第０〜第７フレー
ム周期の各々において表示が行われ、また例えば階調デ
ータＹＤが「４」の場合は、第１．３．４．６．７フレ
一ム周期において表示が行われる。

次に、表示データ形成部２３の構成を説明する。

この表示データ形成部２３は、第３図に示すタイミング
図に基づいて表示データＤＤを作成する回路であり、第
４図に示すように、カウンタ２６と表示データ発生回路
２７とから構成されている。

カウンタ２６はフレーム信号ＦＬＭをアップカウントす
る３ビツトのカウンタである。ここで、フレーム信号Ｆ
ＬＭは、前述したようにフレーム走査の開始時点で１回
出力される信号であり、したがって、このカウンタ２６
の１周期は第３図に示す表示周期ＤＰに等しく、またそ
のカウント出力は同図に示すフレーム周期番号を示して
いる。次に、表示データ発生回路２７において、２８は
カウンタ２６のカウント出力をデコードするデコーダ、
２９は階調データＹＤをデコードするデコーダ、３０〜
３７はオアゲートである。これらのオアゲート３０〜３
７は各々、○印の信号のオアをとる回路である。例えば
、オアゲート３２はデコーダ２９の２．３．５．６．７
出力端の信号のオアをとる回路であり、また、オアゲー
ト３５はデコーダ２９の２．５．６．７出力端の信号の
オアをとる回路である。３９〜４６はアンドゲート、４
８はオアゲートであり、このオアゲートの出力端から表
示データＤＤが出力される。

以上の構成において、カウンタ２６から［０１が出力さ
れると、アンドゲート４６が開状態となり、オアゲート
３７の出力がアンドゲート４６、オアゲート４８を介し
て、表示データＤＤとして出力される。ここで、オアゲ
ート３７の出力は、デコーダ２９の７出力端が“１′′
の場合、すなわら階調データＹＤが「７」の場合にのみ
１″となる。すなわち、カウンタ２６の出力が「０」の
場合は、階調データＹ　Ｄがｒ７Ｊの場合のみデータＤ
Ｄが“１″となり、階調データＹＤが［０〜６］の場合
はデータＤＤがＯ１１となる（第３図参照）。同様に、
カウンタ２６の出力が「１」の場合は、階調データＹＤ
が［３〜７１の場合にデータＤｒ）が“１″となり、カ
ウンタ２６の出力がｒ２Ｊの場合は階調データＹＤが［
２，５〜７Ｊの時データＤＤが“１゛′となり、他の場
合も同様である。しかして、上述した表示データ形成部
２３によれば、階調データＹＤの値に応じて、第３図に
示すタイミングで“１″となる表示データＤＤを発生す
ることができる。そして、この表示データＤＤに基づい
て液晶パネル５を駆動すれば、第３図の波形に対応する
輝度でドツト表示を行うことができる。第５図は、第４
図に示す表示データ発生回路２７の他の構成例を示す回
路図であり、この図において■Ｏ〜Ｖ２はカウンタ２６
の出力の第０ビツト〜第２ビツト（ＭＳＢ）、ＹＤＯ〜
ＹＤ２は階調データＹＤの第０ビツト〜第２ビツト（Ｍ
ＳＢ）、５０〜５２はインバータ、５３〜６２はＯ印の
信号のアンドをとるアンドゲート、・６３はオアゲート
である。この回路によれば、第４図の回路より簡単な構
成で全く同じ機能を達成することができる。

次に、第１図における分配回路２４は、表示データＤＤ
が１６ビツト入力される毎にラッチし、ラッチしたデー
タの内の表示ブロックＡ（第７図）表示用のデータ８ビ
ツトをデータＩＤａとして、表示ブロックＢ表示用のデ
ータ８ビツトをデータＬＤｂとして各々、シフトクロッ
クＳＧＫのタイミングで順次出力する。出力されたデー
タＬＤａ。

ＬＤｂは各々、第７図に示すシフトレジスタ７ａ、７ｂ
に読込まれ、液晶パネル５に表示される。

なお、上記実施例においては、表示用メモリ１８内にカ
ラーコードを記憶させたが、これに代えて予め階調デー
タＹｒ）を記憶させておいてもよい。

また、上記実施例はこの発明を液晶表示装置に適用した
場合であるが、この発明はモノクロ表示によるＣＲＴ表
示装置等に適用することも可能である。

［発明の効果］以上説明したように、この発明によれば、高価な階調表
示可能な液晶モジュールを用いることなく、安価な液晶
モジュールを用いて階調表示を行うことができる利点が
得られる。また、この発明によれば階調表示のための回
路構成が、例えば第５図に示す様に極めて簡単になる利
点も得られる。

【図面の簡単な説明】

第１図はこの発明によるディスプレイコントローラを用
いた液晶表示装置の構成を示すブロック図、第２図は同
液晶表示装置における液晶パネル５の各ドツトの番号を
示す図、第３図は階調データＹＤと表示タイミングとの
関係の一例を示すタイミング図、第４図は第１図におけ
る表示データ形成部２３の構成例を示ず回路図、第５図
は第４図における表示データ発生回路２７の他の構成例
を示す回路図、第６図は一般的な液晶表示装置の構成を
示すブロック図、第７図は第６図における液晶モジュー
ル４の構成を示すブロック図である。１５・・・・・・ディスプレイコントローラ、２６・・
・・・・カウンタ、２７・・・・・・表示データ発生回
路。

Claims

【特許請求の範囲】表示部へ表示データを出力してドット表示を行うディス
プレイコントローラにおいて、表示画面の１回の走査が終了する毎に出力されるフレー
ム信号をカウントするカウンタと、表示輝度を示す階調
データおよび前記カウンタの出力が各々入力され、前記
表示データを出力する表示データ発生手段とを具備し、前記表示データ発生手段は、前記カウンタの各タイミン
グにおいて各々表示信号または非表示信号を前記表示デ
ータとして出力するものであり、また、前記カウンタの
１周期内において前記表示信号を１ドットにつき出力す
る回数が、前記階調データに対応する回数であることを
特徴とするディスプレイコントローラ。