JPH01198792A

JPH01198792A - 表示制御装置

Info

Publication number: JPH01198792A
Application number: JP26182188A
Authority: JP
Inventors: Hiroshi Katsuta; 勝田　博志
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1987-10-26
Filing date: 1988-10-17
Publication date: 1989-08-10
Anticipated expiration: 2012-11-12
Also published as: JP2674145B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、表示制御装置に関し、特に表示データを階調
制御してディスプレイ装置に出力する機能を有する表示
制御装置に関する。

〔従来の技術〕

近年、マン・マシンインターフェースとしてのディスプ
レイ装置はますますその重要性を増してきており、市場
も急速に拡大しつつある。従来、ディスプレイデバイス
には、カラー表示、高解像度などの表示品質及びコスト
パフォーマンスに優れたＣＲＴ　Ｃブラウン管）が主流
に使われていた。

しかし、ＩＣ，ＬＳＩ技術と発展に伴い、パーソナルコ
ンピュータ、ワードプロセッサを始めとするＯＡ関連機
器や、銀行端末、車載用などの各種産業機器の小型化、
高性能化が進むなかで、これらに採用するディスプレイ
の薄型化、軽量化の要望が急激に高まっている。そして
、これらの要望に適合する液晶ディスプレイ（ＬＣＤ）
、プラズマディスプレイ（Ｆ　Ｄ　Ｐ）などの各種パネ
ルディスプレイはＬＳＩの開発と相まって、ローコスト
化、薄型化、軽量化が進むとともに表示品質の向上を進
めながら利用分野を広げつつある。特に、ＯＡ関連機器
においては、ＣＲＴに匹敵する６４０×２００ドツト〜
６４０Ｘ４００ドツトクラスの解像度をもった大型フル
ドツトのパネルディスプレイが中心になってきており、
ＣＲＴ画面に相当する規模の表示データをそのまま表示
させることも可能になっている。

また、これらのパネルディスプレイのカラー化は、技術
的、コスト的な面からＣＲＴに比べると不利であるため
、５インチ型程度の小型サイズにとどまっており、大型
のパネルディスプレイでは、モノクロ表示が現在のとこ
ろ主流に用いられている。

ここで、モノクロ表示のパネルディスプレイでは、表示
ピクセルの有無しか表現できないため、従来ＣＲＴなど
に表示していたカラーデータをこのようなパネルディス
プレイい表示する場合には、例えばカラーデータがオー
ル“Ｏ”ならばピクセル無し、カラーデータがオール“
０”以外ならばピクセル有りのように、全てのカラーデ
ータを２値の表示パターンに変換する。ところが、この
ような単なるモノクロ表示のパターンでは、画面上で各
カラー毎の表示領域の識別の不可能なため、表示装置に
おいて、表示ピクセスのカラーデータに対してこれを判
別し、各カラーに対応してあらかじめ定められた農淡の
情報に変換して表示する階調処理を施して各表示ピクセ
ルのカラーの区別を表現することが不可欠になってきて
いる。

従来、この種の濃淡の表示を行う方法としては、専用の
階調制御回路により、各カラーに対応して定められたタ
イミング（以下、階調パターンと呼ぶ。）で表示ピクセ
ルデータの出力を周期的に禁止／許可する方法が一般的
に採用されているが、表示画面の多色カラー化、多様化
がますます進むなか、これに対応するために様々な階調
パターンによる階調処理を施すことができる表示制御装
置が望まれている。

第１７図は上述の階調制御部を行う表示制御装置の一例
を示すブロック図であり、以下、その動作について説明
する。

第１７図の装置では、マイクロプロセッサ２００はシス
テムバス２０８を経由してシステム全体の動作を制御し
、メインメモリ２０１にマイクロプロセッサ２００が実
行するプログラムや処理データを記憶させ、周辺制御部
２０２を介してキーボード２０６や外部記憶のディスク
装置２０７にインターフェースし、表示信号発生部２０
４により表示メモリ２０３に格納された表示データを読
み出してＬＣＤ、ＦＤＰなどのパネルディスプレイ２０
５に所望の画面表示を行い、各種の処理機能を実現して
いる。

パネルディスプレイ２０５に対する階調表示は、表示信
号発生部２０４が自身で発生する表示タイミングに同期
して表示メモリ２０３から読み出した表示データのカラ
ー情報に基づき、内部の階調制御回路でそのカラー情報
を判別し、各カラーに対応した階調パターン発生回路に
駆動して表示データの出力を表示タイミングに応じて周
期的に禁止／許可することにより実現する。

例えば、表示データのカラー情報が２ピツ）で指定され
、その組合せで白、黄、シアン、黒の４色カラー表示を
行っていたものを階調表示する場合、Ａ、Ｂ、Ｃ，Ｄの
４種類の異なる階調パターンを発生する階調パターン発
生回路を設け、各カラーにそれぞれＡ、Ｂ、Ｃ，Ｄの階
調パターンを割り当てる。これにより、表示データが順
次表示メモリ２０３から読み出されると、表示データの
カラー情報に対応してＡ−Ｄのうち１種類を選択する信
号が出力され、これに対応する階調パターンＡ〜Ｄが選
択されて、パネルディスプレイ２０５上には本来白のカ
ラーの部分は階調Ａ、黄の部分は階調Ｂ、シアンの部分
は階調Ｃ２黒の部分は階調りになって表示される。各カ
ラーに対応する濃淡の度合いは、階調パターン発生回路
の内部で１画面走査（以下、フレームと呼ぶ。）の周期
に基づく出力の禁止／許可の頻度のパターンとして定め
られ、第１８図に示すように、表示ビクセル有りの部分
が、常時表示される階調Ａ、４フレーム周期のうち３フ
レームの期間のみ表示される階調Ｂ、４フレーム周期の
うち２フレームの期間のみ表示される階調Ｃ１常時表示
されない階調りの各パターンがハードウェア的に決めら
れている。

ここで、接続するパネルディスプレイ２０５０種類、表
示画面の内容、表示情報の性質等に応じて、カラー情報
と階調パターンとの対応を変更させるような応用では、
表示データのカラー情報に基づいて対応する階調パター
ン選択情報を発生し、また両者の組合せを変更すること
ができるコード変換器を設け、マイクロプロセッサ２０
０の実行する命令により、コード変換器へデータ設定し
、例えば黄の部分は階調Ｃ、シアンの部分は階調Ｂなど
のように変更する。

〔発明が解決しようとする課題〕

上述の階調制御回路を備えた従来の表示制御装置では、
装置としての用途に応じて接続するパネルディスプレイ
の種類が異なるような場合に、例えばＬＣＤでは画面の
応答速度が比較的遅いため、第１８図に示した２フレ一
ム期間禁止、２フレ一ム期間許可の繰り返しといった複
数フレーム単位での周期的な表示データの出力制御を行
えば良いが、ＰＤＰのように画面の応答速度が早いパネ
ルディスプレイでは、１フレ一ム単位で禁止／許可を繰
り返すような高速タイミングで表示データの出力制御を
行い、画面がちらつかないようにしなければならない。

従って、各種のパネルディスプレイに適合した階調制御
を行えるようにするためには、パネルディスプレイの種
類毎に独立した専用の階調パターン発生のためのハード
ウェアを備えなければならないという欠点を有していた
。

また、使用する複数のカラーお識別するための階調表示
を行うには、各階調パターンを生成するための階調パタ
ーン発生のハードウェアをそれぞれ用意する必要が有り
、テキスト表示を始め、特にグラフィックス表示の分野
においてはますます多色カラー化が進むなか、これに対
応するためには専用のハードウェアが使用するカラーの
種類の数だけ増大することになり、経済性の悪いものと
なっていた。

本発明は、このような従来の階調表示制御における問題
点を改善し、低コストでかつ融通性の高い表示装置を提
供して表示システム全体の性能を向上させることを目的
としている。

〔課題を解決するための手段〕

本発明の表示制御装置は、ディスプレイ装置に表示する
表示情報を記憶する表示メモリと、表示タイミング信号
とディスプレイ装置の同期信号とを発生する表示タイミ
ング発生器と、前記表示メモリの内容を書き換える処理
を実行するマイクロプロセッサとを備え、ディスプレイ
装置に前記表示情報を表示することができる表示制御装
置において、ディスプレイ装置に送出する表示情報の出
力の禁止又は許可を指定する複数のタイミング情報を記
憶するデータメモリと、前記マイクロプロセッサにより
前記タイミング情報を前記データメモリから選択して読
み出す手段と、前記マイクロプロセッサにより読み出さ
れたタイミング情報を記憶し、前記マイクロプロセッサ
により書き換え可能なレジスタと、前記レジスタの内容
に基づいて生成されるタイミング信号によりディスプレ
イ装置に送出する表示情報の出力を禁止又は許可する手
段と、前記マイクロプロセッサにより前記ビジスタの内
容を書き換える処理を前記表示タイミング信号に同期し
て実行する手段とを備えることにより、表示データのカ
ラー情報をマイクロプロセッサの実行する処理により濃
淡情報に変換して表示させるようにしたものである。

〔実施例１〕以下に、本発明の第１の実施例として、データメモリ上
に用意した階調パターンによりグラフィック画面の階調
表示制御を行うようにした表示制御装置について述べる
。第１図は本発明の実施例１の表示制御装置のブロック
構成図である。

第１図の装置は、システム全体の動作をマイクロプロセ
ッサｌで制御し、プログラムメモリ２にマイクロプロセ
ッサ１が実行するプログラムを、データメモリ３にマイ
クロプロセッサ１の処理データを記憶させ、マルチプレ
クサ３０を介して表示メモリ４の表示データを操作して
所望の画面表示を実現している。表示メモリ４には、表
示情報としてグラフィックデータが格納されている。

グラフィックデータは、第２図に示すように、ｌピクセ
ル当り０２〜ＣＯの３ビツトが割り当てられ、各ビット
はそれぞれＲ（赤）、Ｇ（緑）、Ｂ（青）のカラー情報
として用いられ、各ピクセル毎に８色のカラーから１色
を選択する。表示タイミング発生回路２０は、自身で発
生する表示タイミングに同期して、１フレームの終了毎
に発生するフレームタイミング信号２１と、階調制御回
路５０に対するドツトタイミング信号２２と、パネルデ
ィスプレイ５に対する同期信号２３と、表示データを読
み出すための表示メモリ４に対する表示アドレス２４と
を生成する。フレームタイミング信号２１は、マイクロ
プロセッサ１に供給され、割込み信号として用いられる
。表示メモリ４から読み出したパラレルのグラフィック
データは、シフトレジスタ゛４０においてドツトタイミ
ング信号２２のタイミングでシリアルデータに変換され
て階調制御回路５０に供給され、制御レジスタ６０の出
力に基づき濃淡の情報に変換されてパネル表示データと
してパネルディスプレイ５に送出される。アドレスデコ
ーダ１０は、マイクロプロセッサｌが制御レジスタ６０
に対する書込み信号８を発生した時に書込みストローブ
信号１１を生成して制御レジスタ６０に出力する。マル
チプレクサ３０は、同期信号２３のブランキング期間中
に表示メモリ４へのアドレスをマイクロプロセッサ１の
アドレスバス６に切り換え、表示メモリ４のデータを書
き換え可能にする。ブランキング期間以外ならば表示タ
イミング発生回路２０からの表示アドレス２４の出力が
接続される。

第３図は、第１図に示したシフトレジスタ４０と階調制
御回路５０と制御レジスタ６０の詳細なブロック図であ
る。制御レジスタ６０は、８ビツトのラッチで、マイク
ロプロセッサ１による書込み動作で発生する書込みスト
ローブ信号１１のタイミングで第１図のデータバス７上
の書込みデータをラッチする。デコーダ５２は、シフト
レジスタ４０から１ピクセル単位でシリアルに読み出さ
れた０２〜ＣＯの３ビツトのカラー情報を８コードにデ
コードし、０２〜ＣＯの３ビツトのカラー情報を８コー
ドにデコードし、０２〜ＣＯの３ビツトの組合せが“０
００”にのときＳＯｌ“００１”のときＳＬなどのよう
に、３ビツトデータの値ｎに対してＳｎがそれぞれアク
ティブになるようにデコード信号を生成する。このデコ
ード信号は、制御レジスタ６０の各ビット出力Ｍ７〜Ｍ
Ｏとともにアンドゲート５３に入力され、マスク制御さ
れる。アンドゲート５３の各出力はオアゲート５４によ
り１ビツト表示データとなり、ドツトタイミング信号２
２に基づきＤフリップフロップ５５により１ドツト毎の
タイミングに切り直され、表示データ出力５１となりパ
ネルディスプレイ５に出力される。

次に、表示タイミング発生回路２０からのフレームタイ
ミング信号２１により１フレームの終了毎に起動される
、プログラムメモリ２に格納されたマイクロプロセッサ
１の割込みプログラム処理のフローチャートを第４図に
示し、階調表示制御のための制御レジスタ６０へのデー
タ転送処理について説明する。

データメモリ３にはプログラムで処理する変数として、
キーボード入力等により得た、第５図に示す階調パター
ンテーブルＰＴＯ〜ＰＴ７と、そのアドレスを指定する
テーブルアドレスＴＡと、テーブルの格納開始アドレス
を示すスタートアドレスＳＡと、転送の回数をカウント
するターミナルカウンタＣとが割り付けられている。

プログラムでは、まず、テーブルアドレスＴ　Ａの内容
をアドレスとして階調パターンテーブルＰＴＯ〜ＰＴ７
のデータの１つを読み出し、制御レジスタ６０に転送（
ステップ１００）する。続いてテーブルアドレスＴＡの
内容を＋１インクリメント（ステップ１０１）Ｌ、ター
ミナルカウンタＣを一１デクリメント（ステップ１０２
）する。

ターミナルカウンタＣが０でなければ割込みプログラム
処理を終了（ステップ１０３）してメインプログラムに
復帰する。ステップ１０３でターミナルカウンタＣが０
ならば、スタートアドレスＳＡの内容をテーブルアドレ
スＴ″Ａに設定（ステップ１０４）Ｌ、ターミナルカウ
ンタＣに７を設定（ステップ１０５）して割込みプログ
ラム処理を終了し、メインプログラムに復帰する。

以上の一連の処理を１フレームの終了毎に行うとにより
、第３図の制御レジスタ６０の各ビット出力Ｍ７〜ＭＯ
は、第６図に示すような８フレ一ム周期の８種類のパタ
ーンになり、これにより、Ｃ２〜ＣＯの３ビツトのカラ
ー情報に基づく８７〜ＳＯのデコード信号出力がそれぞ
れ異なるＭ７〜ＭＯのパターンでマスク制御される。例
ｔ）ｆ、０２〜ＣＯが“０００”の表示ビクセルは常時
表示禁止され、”ｌ　１１”表示ピクセルは常時表示さ
れる。また、”０１１″の表示ビクセルは１フレームお
きに表示が禁止され、′１１１”の表示ピクセルに比べ
２分の１の輝度で表示される。このようにして、８色の
カラーデータがそれぞれ対応する８パターンの濃淡の意
味をもった表示データに変換されることになる。

この際のマイクロプロセッサ１の処理としては、１フレ
ームの終了毎に制御レジスタ６０の書か換えの処理を行
うだけ良く、割込みによる単純なデータ転送、比較、演
算のみであり、処理時間は極めて短い。

また、カラー情報と濃淡の度合いの対応を変更したい場
合には、データメモリ３に割り付けられた階Ｘ１１パタ
ーンテーブルＰＴＯＮＰＴ７の所定のビット位置のデー
タを入れ換えれば良い。さらに、階調の度合いを変更ま
たは微調整したい場合には、階調パターンテーブルＰＴ
Ｏ〜ＰＴ７のデータ配列を変更するだけで良い。

〔実施例２〕次に、本発明の第２の実施例として、テキスト画面の階
調表示制御を行うようにした表示制御装置について述べ
る。第７図は本発明の実施例２の表示制御装置のブロッ
ク構成図である。

第７図の装置は、システム全体の動作をマイクロプロセ
ッサで制御し、プログラムメモリ２にマイクロプロセッ
サ１が実行するプログラムを、データメモリ３にマイク
ロプロセッサ１の処理データを記憶させ、マルチプレク
サ３０を介して表示メモリ４の表示データを操作して所
望の画面表示を実現している。

表示メモリ４には、表示情報としてキャラクタコードと
、カラーアトリビュートコードが格納されている。キャ
ラクタコードは、キャラクタジェネレータ７０に対する
アドレス情報として供給され、一方、カラーアトリビュ
ートフードは、第８図に示すように、１キヤラクタにお
けるドツト有り部分（以下、フォアグラウンドと呼ぶ。

）のカラーと、ドツト無しの部分（以下、バックグラウ
ンドと呼ぶ。）のカラーについて、それぞれＯＡ１〜Ｃ
ＡＯ１ＣＢＩ〜ＣＢＯの各２ビツトずつが割り当てられ
、各ビットの組合せによりそれぞれ４色のカラーから１
色を選択して表示する。表示タイミング発生回路２０は
、自身で発生する表示タイミングに同期して、１フレー
ムの終了毎に発生するフレームタイミング信号２１と、
階調制御回路５０に対するドツトタイミング信号２２と
、パネルディスプレイ５に対する同期信号２３と、表示
データを読み出すための表示メモリ４に対する表示アド
レス２４と、カラーレジスタ８０に対するキャラクタタ
イミング信号２５を生成する。

フレームタイミング信号２１は、マイクロプロセッサ１
に供給され、割込み信号として用いられる。表示メモリ
４から読み出したキャラクタコードに基づきキャラクタ
ジェネレータ７０から読み出されたキャラクタパターン
データは、シフトレジスタ４０においてドツトタイミン
グ信号２２のタイミングでシリアルパターン４１に変換
されて階調制御回路５０に供給される。表示メモリ４か
ら読み出したカラーアトリビュートコードは、カラーレ
ジスタ８０を介して階調制御回路５０に供給され、制御
レジスタ６０の出力に基づき濃淡の情報に変換されてパ
ネル表示データとしてパネルデイスフレイ５に送出され
る。アドレスデコーダ１０は、マイクロプロセッサ１が
制御レジスタ６０に対する書込み信号８を発生した時に
書込みストローブ信号１１を生成して制御レジスタ６０
に出カスる。マルチプレクサ３０は、同期信号２３のブ
ランキング期間中に表示メモリ４へのアドレスをマイク
ロプロセッサ１のアドレスバス６い切り換え、表示メモ
リ４のデータを書き換え可能にする。ビランキング期間
以外ならば表示タイミング発生回路２０からの表示アド
レス２４の出力が接続される。

第９図は、第７図に示したシフトレジスタ４０と階調制
御回路５０と制御レジスタ６０とカラーレジスタ８０の
詳細なブロック図である。制御レジスタ６０は、８ビツ
トのラッチで、マイクロプロセッサ１による書込み動作
で発生する書込みスロープ信号１１のタイミングで第７
図のデータバス７上の書込みデータをラッチする。表示
メモリ４から読み出したＣＡＬ〜ＣＡＯ１ＣＢＩ〜ＣＢ
０の各カラーアトリビュートコードは、それぞれカラー
レジスタＡ８１、カラーレジスタＢ８２にキャラクタタ
イミング信号２５のタイミングでラッチされ、デコーダ
Ａ５６、デコーダＢ５７で各２ビツトのカラー情報を４
コードにデコードし、ＣＡＬ〜ＣＡＯの２ビツトの組合
せが“°００”のときＳＯ１′０１”のときＳｌ、　　
“１０”のときＳ２、“１１”のときＳ３、ＣＢＩ〜Ｃ
ＢＯの２ビツトの組合せが“０”のときＳ４、“０１”
のときＳ５、′１０”のときＳ６、”１１”のときＳ７
がそれぞれアクティブになるようにデコード信号を生成
する。このデコード信号は、制御レジスタ６０の各ビッ
ト出力Ｍ７〜ＭＯとともにアンドゲート５３に入力され
、マスク制御される。アンドゲート５３の各出力はオア
ゲー）５８．５９によりそれぞれＳＯ〜Ｓ３、Ｓ４〜Ｓ
７に対応する各４ビツトからフォアグラウンド、バック
グラウンドの１ビツトの表示データを生成する。各表示
データは、アントゲ−）５１０，５１１に入力され、シ
フトレジスタ時４０からのシリアルパターン４１により
、′１”の時はドツト有りとしてアンドゲート５１０が
選択されてフォアグラウンドの表示データがオアゲート
５１２を経由して出力され、“０”の時はドツト無しと
してアントゲ−）５１１が選択されてバックグラウンド
の表示データがオアゲー）５１２を経由して出力される
。オアゲート５１２の出力は、ドツトタイミング信号２
２に基づきＤフリップフロップ５５により１ドツト毎の
タイミングに切り直され、表示データ出力５１となりパ
ネルディスプレイ５に出力される。

次に、表示タイミング発生回路２０からのフレームタイ
ミング信号２１により１フレームの終了毎に起動される
。プログラムメモリ２に格納されたマイクロプロセッサ
１０割込みプログラム処理のフローチャートを第１Ｏ図
に示し、階調表示制御のための制御レジスタ６０へのデ
ータ転送処理について説明する。

データメモリ３にはプログラムで処理する変数として、
キーボード入力等により得た、第１１図に示す階調パタ
ーンテーブルＰＴＯ〜ＰＴ３と、そのアドレスを指定す
るテーブルアドレスＴＡと、テーブルの格納開始アドレ
スを示すスタートアドレスＳＡと、転送の回数をカウン
トするターミナルカウンタＣとが割り付けられている。

プログラムでは、まず、テーブルアドレスＴＡの内容を
アドレスとして階調パターンテーブルＰＴＯ〜ＰＴ７の
データの１つを読み出し、制御レジスタ６０に転送（ス
テップ１００）する。続いてテーブルアドレスＴＡの内
容を＋１インクリメント（ステップ１０１）Ｌ、ターミ
ナルカウンタＣを一１デクリメント（ステップ１０２）
する。

ターミナルカウンタＣがＯでなければ割込みプログラム
処理を終了（ステップ１０３）してメインプログラムに
復帰する。ステップ１０３でターミナルカウンタＣが０
ならば、スタートアドレスＳＡの内容をテーブルアドレ
スＴＡに設定（ステップ１０４）Ｌ、ターミナルカウン
タＣに３を設定（ステップ１０６）して割込みプログラ
ム処理を終了し、メインプログラムに復帰する。

以上の一連の処理を１フレームの終了毎に行うことによ
り、第９図の制御レジスタ６０の各ピッ゛　ト出力Ｍ７
〜ＭＯは、第１２図に示すような４フレ一ム周期の４種
類のパターンになり、これにより、ＣＡＩ〜ＣＡＯ，Ｃ
ＢＩ〜ＣＢＯの各２ビツトのカラー情報に基づ＜８７〜
ｓ４、ｓ３〜ＳＯのデフード信号出力がそれぞれ異なる
Ｍ７〜ＭＯのパターンでマスク制御され、実施例１と同
様にして４色のカラーデコードがそれぞれ対応する４パ
ターンの濃淡の意味をもった表示データに変換されるこ
とになる。また、フォアグラウンドとバックグラウンド
とバックグラウンドで階調パターンテーブルＰＴＯ−Ｐ
Ｔ３の設定値を異なる組合せにしておけば、全体で８パ
ターンの濃淡と意味を持った表示データに変換させるこ
ともできる。

この際のマイクロプロセッサ１の処理としては、実施例
１と同様に１フレームの終了毎に制御レジスタ６０の書
き換えの処理を行うだけで良く、割込みによる単純なデ
ータ転送、比較、演算のみであり、処理時間は極めて短
い。

さらに、カラー情報と濃淡の度合いの対応を変更したい
場合や、諧調の度合いを変更または微調整したい場合に
も、実施例１と同様にデータメモリ３に割り付けられた
諧調パターンテーブルＰＴＯ〜ＰＴ３のデータを書き換
えるだけで良い。

〔実施例３〕次に本発明の第３の実施例として、表示画面のうち、所
定の領域に対してのみ階調制御を行うようにした表示装
置について述べる。

第１３図は、本発明の実施例３の表示制御装置のうち特
に第１図の実施例１の表示タイミング発生回路２０に相
当する表示タイミング発生回路３００及びマイクロプロ
セッサ１について示した図である。実施例３の表示制御
装置では、表示タイミング発生回路３００からマイクロ
プロセッサｌに供給する割込み信号が、実施例１と異な
ることを除き、他のブロック構成及び動作は第１図の実
施例１の表示制御装置と同じであり、図及びその詳細な
説明は省略する。

第１３図の表示タイミング発生回路３００は、第１図の
階調制御回路５ｏ及びシフトレジスタ４０に対して表示
データの１ドツト毎のタイミングを示すドツトタイミン
グ信号２２を発生するクロックジェネレータ３０２と、
ドツトタイミング信号２２に基づき、画面の水平方向の
ドツト数をカウントするドツトカウンタ３０３と、ドツ
トカウンタ３０３の桁上りに基づき画面の垂直方向のラ
イン数をカウントするラインカウンタ３０４と、ライン
カウンタ３０４の桁上り及びドツトカウンタ３０３の桁
上りに基づき同期信号２３を発生する同期信号発生回路
３０５と、ドツトカウンタ３０３０カウント値とライン
カウンタ３０４のカウント値より第１図の表示メモリ４
に対する表示アドレスを生成する表示アドレス生成回路
３０６とを備えている。ここで、ドツトカウンタ３０３
の桁上りは、ｌ水平走査の終了タイミングを示すｌＨタ
イミング信号３０１として、また、ラインカウンタ３０
４の桁上りは、１フレーム走査の終了タイミングを示す
フレームタイミング信号２１として共にマイクロプロセ
ッサ１に供給され、それぞれ第１の割込み信号、第２の
割込み信号として用いられる。

また、実施例３の表示制御装置におけるシフトレジスタ
４０２階調制御回路５０及び制御レジスタ６０の内部構
成及び動作については、第１図の実施例１のシフトレジ
スタ４０２階調制御回路５０及び制御レジスタ６０と同
じであるので、その詳細な説明は省略する。

次に、表示タイミング発生回路３００からのＩＨタイミ
ング信号３０１により１水平走査の終了毎に起動される
。プログラムメモリ２に格納されたマイクロプロセッサ
１の第１の割込みプログラム処理のフローチャートを第
１４図に示し、画面上の階調表示を行う領域を制御する
ための制御レジスタ６０及びデータメモリ３へのデータ
転送処理について説明する。

データメモリ３には、実施例１と同じ第５図に示す階調
パターンテーブルＰＴＯ〜ＰＴ７．テーブルアドレスＴ
Ａ、スタートアドレスＳＡ及びターミナルカウンタＣと
、新たに階調制御を行う開始ライン位置を示すラインス
タートアドレスＳＡと、階調制御を終了する終了ライン
位置を示すラインエンドアドレスＬＥＡと、１水平走査
毎にライン数をカウントするラインカウンタＬＣとが割
り付けられている。

プログラムでは、まず、ラインカウンタＬＣの値を＋１
インクリメント（ステップ４００）する。

次にラインスタートアドレスＬＳＡとラインカウンタＬ
Ｃの値を比較（ステップ４０１）Ｌ、ラインカウンタＬ
ＣがラインスタートアドレスＬＳＡより小であれば、制
御レジスタ６０にイミーディエトデータＥ　（Ｈ）を転
送（ステップ４０４）Ｌ、制御レジスタ６０のＭＯＬだ
後、第１の割込みプログラム処理を終了し、メインプロ
グラムに復帰する。

一方、ステップ４０１でラインカウンタＬＣがラインス
タートアドレスＬＳＡより大きいか又は等しければ、ラ
インエンドアドレスＬＥＡとラインカウンタＬＣの値を
比較（ステップ４０２）Ｌ、ラインカウンタＬＣがライ
ンエンドアドレスＬＥＡより大きければ、制御レジスタ
６０にＥ　（Ｈ）を転送（ステップ４０４）Ｌ、第１の
割込みプログラム処理を終了し、メインプログラムに復
帰する。一方、ラインカウンタＬＣがラインエンドアド
レスＬＥＡより小さいか又は等しければテーブルアドレ
スＴＡの内容をアドレスとして階調パターンテーブルＰ
ＴＯ〜ＰＴ７のデータの１つを読み出し、制御レジスタ
６０に転送（ステップ４０３）した後、第１の割込みプ
ログラム処理を終了し、メインプログラムに復帰する。

また、表示タイミング発生回路３００からのフレームタ
イミング信号２１により１フレームの終了毎に起動され
る、プログラムメモリ２に格納されたマイクロプロセッ
サ１の第２の割込みプログラムのフローチャートを第１
５図に示し、階調制御を行うための制御変数生成処理に
ついて説明する。

プログラムでは、まず、ラインカウンタＬＣを０にクリ
ア（ステップ４０５）Ｌ、続いてテーブルアドレスＴＡ
の内容を＋１インクリメント　（ステップ１．０１）Ｌ
、ターミナルカウンタＣを一１デクリメント（ステップ
１０２）する。ターミナルカウンタＣが０でなければ第
２の割込みプログラム処理を終了（ステップ１０３）し
てメインプログラムに復帰する。一方、ステップ１０３
でターミナルカウンタＣがＯならば、スタートアドレス
ＳＡの内容をテーブルアドレスＴＡに設定（ステップ１
０４）Ｌ、ターミナルカウンタＣに７を設定（ステップ
１０５）して割込みプログラム処理を終了し、メインプ
ログラムに復帰する。

以上の第１の割込み処理及び第２の割込み処理をそれぞ
れ１水平走査終了毎及び１フレームの終了毎に行うこと
により、第１６図に示すように、表示画面のラインスタ
ートアドレスＬＳＡ及びラインエンドアドレスＬＥＡで
指定された領域に対してのみ階調制御のための制御デー
タを制御レジフタ６０に転送し、表示データがフレーム
周期単位でマスク制御され、階調表示される。なおマス
ク制御による階調制御の動作については実施例１と同様
である。

例えば、一画面の全ライン数が２００ラインのパネルデ
ィスプレイを使用した場合、ラインスタートアドレスＬ
ＳＡ、ラインエンドアドレスＬＥＡにそれぞれ１９，１
９１を設定すれば、画面の第１ラインから第１９ライン
までの領域では、制御レジスタ６００Ｍ０に“０”、Ｍ
ｌ〜Ｍ７に１′。

が設定され、カラー情報Ｃ２〜ＣＯが°０００°′の表
示ピクセルは常時表示禁止され、カラー情報０２〜Ｃｏ
が“０００”以外の表示ピクセルは常時表示される。ま
た、画面の第２０ラインから第１９２ラインまでの領域
では、３ビツトのカラー情報による８色のカラーデータ
が実施例１と同様にしてそれぞれ対応する８パターンの
濃淡の表示データに変換される、さらに第１９３ライン
から第２００ラインまでの領域はカラー情報０２〜ＣＯ
が“０００”の表示ピクセルは常時表示禁止され、カラ
ー情報０２〜ＣＯが“０００”以外の表示ピクセルは常
時表示される。このようにして、例えば表示データの内
容に応じて、メニュー画面の文字表示部分は階調表示せ
ず、グラフィック表示部分のみ階調表示することができ
るため、文字表示は一定の輝度による表示を維持したま
ま、グラフィック表示をカラー情報と階調パターンとの
対応を最適なものにすることができ、見易い表示画面を
得ることができる。

さらに、ラインスタートアドレスＬＳＡ及びラインエン
ドアドレスＬＥＡの値を変更するだけで画面上の階調表
示領域を任意に設定することが可能である。

この際のマイクロプロセッサ１の処理としては、１水平
走査終了毎の領域判別と制御レジスタ６０の書き換えの
処理と、１フレームの終了毎の制御変数生成処理がある
が、いずれも割込みによる単純なデータ転送、比較、演
算のみであり、処理時間は極めて短い。

また、本実施例では、所定の領域以外は階調制御されず
、２値表示となる例について説明しているが、第１の割
込み処理において、階調パターンテーブルＰＴＯ〜ＰＴ
７に、領域に異なるデータを設定することにより、画面
の領域毎にカラー情報と濃淡の度合いとの対応を変える
こともできる。

〔発明の効果〕

上述の実施例では、８階調又は４階調のパターン制御に
よる階調表示の例について示したが、４ビツトのカラー
情報による１６６階調パターン制御など、８階調を越え
る階調表示についても、本発明の装置を用いれば簡単に
実現できる。

以上説明したように、本発明によれば、濃淡の度合い、
すなわち表示データの階調パターンをデータメモリ上で
容易に変更でき、また、様々なパターンを専用のハード
ウェアを使用せずに生成できるため、表示画面の内容、
表示情報の性質等に応じて最適な階調の度合いに微調整
したり、ＬＣＤ％ＦＤＰなどの異なる種類のパネルディ
スプレイに対しても容易に適合できるなど、従来の階調
表示の性能を大幅に改善することができる。

また、カラー情報と濃淡の度合いとの変更を、カラーパ
レットなどの専用のコード変換器を使用せずにデータメ
モリの一部を流用することにより実現することができ、
さらに、多色カラー表示に対応した多階調表示への拡張
を、複雑なハードウェアによらず、ラッチ、アンドゲー
トなどの単純な最小のハードウェアの追加だけで行える
。

このように、本発明によれば、既存のハードウェアを共
用化し、最小限のハードウェアと、マイクロプロセッサ
による簡単なプログラム処理により、安価で融通性の高
い階調表示機能を備えた表示制御装置を提供するこがで
きる効果が有る。

【図面の簡単な説明】

第１図は本発明の実施例１の表示制御装置のブロック構
成図、第２図は実施例１の表示データの構成図、第３図
は実施例１のシフトレジスタ４０、階調制御回路５０、
制御レジスタ６０の詳細なブロック図、第４図は実施例
１０割込みプログラム処理のフローチャート、第５図は
実施例１の階調パターンテーブルＰＴＯ〜ＰＴ７の構成
図、第６図は実施例１の階調パターンＭ７〜ＭＯのタイ
ミング図、第７図は本発明の実施例２の表示制御装置の
ブロック構成図、第８図は実施例１の表示データの構成
図、第９図は実施例２のシフトレジスタ４０、階調制御
回路５０、制御レジスタ６０、カラーレジスタ８０の詳
細のブロック図、第１０図は実施例２の割込みプログラ
ム処理のフローチャート、第１１図は実施例２０階階調
表ターンーブルＰＴＯ〜ＰＴ３の構成図、第１２図は実
施例２０階調パターンＭ７〜ＭＯのタイミング図、第１
３図は本発明の実施例３の表示タイミング生成回路の詳
細ブロック構成とマイクロプロセッサの構成を示した図
、第１４図は実施例３の第１の割込みプログラム処理の
フローチャート、第１５図は実施例３の第２の割込みプ
ログラム処理のフローチャート、第１６図は実施例３の
表示画面の一例を示した図、第１７図は従来の表示制御
装置のブロック構成図、第１８図は従来の表示制御装置
における階調表示パターンの例を示すタイミング図であ
る。ｌ・・・・・・マイクロプロセッサ、２・・・・・・プ
ログラムメモリ、３・・・・・・データメモリ、４・・
・・・・表示メモリ、５・・・・・・パネルディスプレ
イ、６・・・・・・アドレスバス、７・・・・・・デー
タバス、８・・・・・・書込み信号、１０・・・・・・
アドレスデコーダ、１１・・・・・・書込みストローブ
信号、２０，３００・・・・・・表示タイミング生成回
路、２１・・・・・・フレームタイミング信号、２２・
・・・・・ドツトタイミング信号、２３・・・・・・同
期信号、２４・・・・・・表示アドレス、２５・・・・
・・キャラクタタイミング信号、３０・・・・・・マル
チプレクサ、４０・・・・・・シフトレジスタ、４１・
・・・・・シリアルパターン、５０・・・・・・階調制
御回路、５１・・・・・・表示データ出力、５２・・・
・・・デコード、５３，５１０，５１１・・・・・・ア
ンドゲート、５４．５−８．５９，５１２・・・・・・
オアゲート、５５・・・・・・Ｄフリップフロップ、５
６・・・・・・デコーダＡ１５７・・・・・・デコーダ
Ｂ１６０・・・・・・制御レジスタ、７０・・・・・・
キャラクタジェネレータ、８０・・・・・・カラーレジ
スタ、８０・・・・・・カラーレジスタＡ１８２・・・
・・・カラーレジスタＢ、２００・・・・・・マイクロ
プロセッサ、２０１・・・・・・メインメモリ、２０２
・・・・・・周辺制御部、２０３・・・・・・表示メモ
リ、２０４・・・・・・表示信号発生部、２０５・・・
・・・パネルディスプレイ、２０６・・・・・・キーボ
ード、２０７・・・・・・ディスク装置、２０８・・・
・・・システムバス、３０１・・・・・・ＩＨタイミン
グ信号。代理人　弁理士　　内　原　　　音表示データ第Ｚ図第４図第５図術乙図表力酎ラキー湯光ｎフボーＸ？ント躬８図第１／図第１３図第７７図消７８図

Claims

【特許請求の範囲】

表示情報を記憶する表示メモリと、表示タイミング信号
とディスプレイ装置の同期信号とを発生する表示タイミ
ング発生器と、前記表示メモリの内容を書き換える処理
を実行するマイクロプロセッサとを備え、ディスプレイ
装置に前記表示情報を表示することができる表示制御装
置において、ディスプレイ装置に送出する表示情報の出
力の禁止又は許可を指定する複数のタイミング情報を記
憶するデータメモリと、前記マイクロプロセッサにより
前記タイミング情報を前記データメモリから選択して読
み出す手段と、前記マイクロプロセッサにより読み出さ
れたタイミング情報を記憶するレジスタと、前記レジス
タの内容に基づいて生成されるタイミング信号によりデ
ィスプレイ装置に送出する表示情報の出力を禁止又は許
可する手段と、前記マイクロプロセッサにより前記レジ
スタの内容を書き換える処理を前記表示タイミング信号
に同期して実行する手段とを有することを特徴とする表
示制御装置。