JPS6125191A

JPS6125191A - 表示制御装置

Info

Publication number: JPS6125191A
Application number: JP14558484A
Authority: JP
Inventors: 石井　孝寿
Original assignee: ASCII Corp
Current assignee: ASCII Corp
Priority date: 1984-07-13
Filing date: 1984-07-13
Publication date: 1986-02-04

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［技術分野１本発明は、表示用制御装置の改良と統一に関する。

「背景技術」従来におい゛（は、ＣＲＴと比較して、液晶（以下、ｒ
ＬＣＤＪという）が小型であった。たとえば、１画面当
たり、ＣＲＴでは８０字×２５行の表示ができたのに、
ＬＣＤでは４０字×４行しか表示できなかった。このた
めに、ＬＣＤ用表示制御装置とＣＲＴ用表示制御装置と
は全く別のものであり、それらの一方の表示制御装置に
よつ工、他方の表示制御装置を共用することができなか
った。

ところで、近年、ハンドベルトコンピュータ（以下、ｒ
　Ｈ）（ＣＪという）が普及し、このＨ１−ＩＣの表示
装置は、低消費電力である必要性からＬＣＤ表示装置が
用いられている。この場合、ＩｃＤは、画面の上下方向
に２つに分けられてｎいに密着配置し、並列表示を行な
っている。そして、ＨＨＣは高性能化および高機能化が
進んでａ３す、ＬＣＤの表示性能はＣＲＴの表示性能に
近付きつつある。したがって、１＠ＨＣにおいて、ｌ−
ＣＤおよびＣＲＴの画表示装置を駆動できる表示用制御
装置の出現が要請されている。このような要請が行なわ
れるのは、現在、ＬＣＤとＣＲＴとで全く異なる表示制
御を行なっているものの、ＬＣＤとＣＲＴとは、本質的
には同じ表示制御を行なうことができるものであるとい
う背景があるからである。

［背景技術の問題点］しかし、現実的には、まず、ＬＣＤの表示仕様が物理的
に固定されている（たとえば、水平の走査線の数がしＣ
Ｄによって固定されている）し、ＬＣＤの場合は垂直ま
たは水平の帰線が必要ないので、ソフトウェアの互換性
を完全に維持したまま、それらの種々の仕様を有するＬ
　ＣＤに対して、ＣＲＴと同様に充分な表示制御を行な
うことができないという問題がある。

また、従来は、Ｌ　ＣＤ−はＷＡｍ表示（中間調）がで
きないために、ＯＲ’Ｔと同じ表示ができないという問
題がある。

さらには、Ｌ、　ＣＤは一般に表示クロックスピードが
遅いので表示制御装置のスピードが遅くなり、ＣＰＵか
らのメモリのアクセスも遅くなってしまい、ＣＲ７表示
の場合よりも装置の性能が低下するという問題がある。

また、従来の表示制御装置は、外部レジスタの、追加が
できないので、構成制御が必要な場合に、これに必要な
回路が多くなるという問題がある。

さらに、従来のソフトウェアを使用する場合、装置が機
能拡張されていると、そのソフトウェアの実行に際し機
能拡張部の保護ができないという問題もある。

［発明の目的］本発明は、上記従来の問題点に着目してなされたもので
あり、ソフトウェアの互換性を完全に維持したまま、そ
れらの種々の仕様を実現し、Ｌ　ＣＤ表示において階調
表示を行ない、ＣＲ７表示と同じ程度のアクセスを実現
し、構成制御を可能とし、ざらに、従来のソフトウェア
において機能拡張した場合の保護ができる表示制御回路
を提供Ｊ゛ることを目的とするものである。

［発明の概要］本発明は、ＣＲＴを表示Ｍｉｌｌするモード、または液
晶を表示制御するモードを選択するモード選択手段を設
け、そのＣＲＴの表示制御を実行する手段と、その液晶
の表示制御を実行する手段とを有するものである。

［発明の実施例］第１図は、本発明の一実施例を示すブロック図である。

Ｌ　ＣＤ　Ｃ１０は、ＬＣＤまたはＣＲＴの表示を制御
するＬＳ［である。このＬＣＤＣ１０は、ＣＲＴコント
ローラ１１と、データ信号を増幅するドライバ１２ど、
アトリビュートグラフィック１３と、アルファ１４と、
カラーセレクタ１５と、色変換を行なう色パレット１６
と、コンポジットカラージ１ネレータ１７と、モードヒ
レクトレジスタ７１とを有する。ＣＲＴコントローラ１
１は、パラメータをセットするとそれに基づいてタイミ
ング信号を発生ずるものである。カラーセレクタ１５は
、表示手段２０としてカラーＣＲ−ｒを使用する場合に
はカラーを指定する４ピッ１−のデジタル信号を出力り
るものである。〕ンボジットカラージエネレ〜り１７は
、Ｙ信号を作るため及び７すＯグＲＧＢ信８を作るため
に、Ｄ／Ａ変換したり、ＬＣＤのタイプ１〜３の各モー
ドに合せて出力信号を発生するものである。

しｃｏｃｉｏは、また、内部コントロールレジスタ１８
お・よび第１図に示す回路を有する。

表示“手段２０としては、ＣＲＴまたはしＣＤが使用さ
れる。

ＬＣＤＣｌ　Ｏの外部には、ＤＲＡＭまたはＳＲＡＭか
らなるＶＲＡＭ（ビデＡ用ＲＡＭ）３０と、ＣＰＬＩか
らのアドレス信号をラッチするアドレスラッチ３１と、
ＬＣＤＣ１０からのデータをラッチするデータラッチ３
２と、データラップ−３２からの信号に基づいて、文字
情報をドツトに変えるキャラクタジェネレータ３３と、
内部コントロールレジスタ１８からのデータを受ける外
部コントロールレジスタ３４とが設けられている。

次に、上記実施例の動作の概要につい工説明する。

第２図は、ＬＣＤＣｌ　Ｏの中に設けられた■１０レジ
スタの総てを示す図である。このＩ１０レジスタは、互
いに異なる複数のレジスタの機能を有ツる。

ここで、表示手段２０としてのＣＲＴに、文字を表示す
るには、図示しないｃ　ｐ　ｕ　６ｓらのデータ信号が
ドライバ１２を介してＶＲＡＭに一旦書込まれる。ＣＲ
−ｒ　Ｃ１０は、ＣＲ１の同期・走査に合せてＶＲＡＭ
３０を繰返し読出す。この読出しデータはデータラッチ
３２にラッチされ、そのデータがキャラクタジェネレー
タ３３およびアルファ１４によってドツトに変えられ、
カラーセレクタ１５によって色信号に変換されてＣＲＴ
に送られる。また、色変換を行ないたい場合には、カラ
ーパレット１６が使用され、］ンボジッ１〜カラージェ
ネレータ１７によっ’Ｕ　Ｄ　／　Ａ変換されてＹ信号
がＣＲＴに送られる。

一方、表示手段２０として、Ｌ　ＣＤを使用した場合に
は、コンポジットカラージェネレータ１７において、Ｄ
／Ａ変換されずに、別の操作によってＬＣＤを表示制御
する。この操作については、後述する。なＪ３、Ｌ　Ｃ
Ｄを使用した場合に、そのＬ　ＣＤに送られる信号は、
第１図においてＬＣＤＣ１０と表示す段２０どの間のイ
ンタフェースに、（）で囲んで示しである。

このようにして、上記インタフェースは、ＣＲＴとＬＣ
Ｄとに共用されている。

Ｉ１０レジスタに、アドレス信号として、Ｄ（）ＩＥＸ
）つまり、ｒｌｌｏｌＪを送ると、第２図の表に示すよ
うに、データ「Ｐ、Ｄ６．・・・・・・・・・。

ＤＯＪを書込むことができる。このデータは、第３図に
示すレジスタバンクのアドレスとしての機能を有するレ
ジスタを指定するものである。ここで、上記ｒＰＪは後
述するプロテクトビットであるが、これを別にし、［Ｄ
６．・・・・・・・・・、ＤＯＪの７ビツトが、第３図
に示すアドレスと同じものであり、このアドレスと各レ
ジスタの機能との対応関係は、同じく第３図に示しであ
る。

たとえば、第２図のアドレスＤ　（１−ＩＥＸ）におけ
る［Ｄ６．・・・・・・・・・、ＤＯＪの７ビツトが、
［１１００１０１Ｊであれば、第３図における７ビツト
のデータはモニタコントロールとし′（のレジスタの機
能を発揮する。この場合、ビット７は、入力手段として
マウスまたはライトベンを選択するビットであり、それ
が「１」のどきにマウスを選択し、それが「０」のとき
にライトペンを選択り−るものぐある１、ピッ１−〇は
、第１図に示すＶＲＡＭ３０どしてＳＲＡＭ（スタティ
ックＲＡＭ）またはＤＲＡＭ　（ダイナミックＲＡＭ）
を選択づ−るビットであり、−ぞれが「１」のとぎにＳ
ＲＡＭを選択し、それが１−０」のとぎにＤ　ＲＡ　Ｍ
を選択するものである。ビット５は、表示手段２０どし
てＬ　ＣＤまたはＣＲＴを選択するビットであり、それ
が「１」のとぎにＬＣＤを選択し、それがｒＯＪのとき
にＣＲＴを選択するものである。

一方、第２図のアドレスＤ　（ＨＥＸ）における［Ｄ６
．・・・・・・・・・、ＤＯＪの７ビツトが、「１１０
０１１０」であれば、第３図における８ビツトのデータ
はテスｈ　／　Ｌ　ＣＤコントロール／ラスタアジャス
トとしてのレジスタの機能を発揮する。この場合、ビッ
ト５，４．．３．２は、Ｌ　ＣＤのタイプ１〜３（これ
らの各タイプについては後述する）を選択するピッ］−
であり、ピッｌ−１，０は、第４図で説明する垂直表示
位置（ラスタアジレスト）の量を選択するビットである
。

第４図は、垂直表示位置調整回路を示す図である。

垂直表示位置調整回路４０は、シフトレジスタ４１とセ
レクタ４２とで構成されている。シフトレジスタ４１は
、垂直同期信号と、りＯツクとし、ての水平同期信号と
を受【ノ、その水平同期信号が０．１．・・・・・・、
５，６個それぞれ避れた信号を出力するものである。入
力された水平同期信号と同じタイミングの出力信号が上
部フレーム信号Ｆ［Ｍ（Ｕ）となる。この上部フレーム
信号ＦＬ、Ｍ（Ｕ）は、画面の垂直方向の上部に設けた
上部液晶４３（第４図Ｂ参照）を走査Ｊ−るときにダイ
ミンクを取るものである。

セレクタ４２は、シフトレジスタ４１の出力信号を選択
し、下部フレーム信号ＦＬＹ（Ｌ）として送出すもので
ある。下部フレーム信号ト［Ｍ（Ｌ）は、画面の垂直方
向の下部に設【ノだ下部液晶４４（第４図Ｂ参照）を走
査するとぎにタイミングを取るものであり、画面の走査
線の数に応じて、上部液晶４３の表示位相に対して、下
部液晶４４の表示位相を変化させるものである。実施例
の場合には、下部液晶４３の表示位相に対して、下部液
晶４４の表示位相が遅れている。なお、上部液晶４３と
下部液晶４４とを密着して配設づ′ることによっ′Ｃ１
つの画面を構成している。

たとえば、第４図Ｂに示すように、６４０ｘ２０４のＬ
　ＣＤを使用し、６４０ｘ２００の画面を表示する場合
には、上部液晶４３のボーダー４３ｂとして２本の走査
線分たり表示部４３　ｄを下げる必要がある。、このた
めに、下部フレーム信号ＦＬＭ（Ｌ）は、走査線２本分
だけ遅れる。この状態を第４図Ａに示しである。

第４図において、ラスタアジャスト０信号（第３図にお
いてはＲＡＪＯで示されている）と、ラスタアジャスト
・１信号（第３図においてはＲＡＪｌで示されている）
とを変化させることによって、下部フレーム信ＱＦＬＭ
（Ｕ）の遅れ量を制御できる。すなわら、ラスタアジャ
ストＯ＠号、５スタアジャス１−１信号を、ｒｏ、ＯＪ
　、ｒｏ、ＩＪ　。

ｒｌ、ＯＪ、Ｉｌ、ＩＪにすると、遅れ本数は、それぞ
れ０，２，４．６本である。この遅れ本数を適当に調節
１゛ることによって、上部液晶４３と下部液晶４４との
間で、表示部分の切れ目が生じないようにすることがで
きる。

第５図は、コンポジットカラージェネレータ１７の詳細
を丞り一回路図である。この回路１７は、ＣＲＴを表示
する場合の表示制御信号と、ＬＣＩ）を表示する場合の
表示制御信号とを発生ずるものであり、ＬＣｐ表示制御
信号としては、ＬＣＤのタイプ１，２．３用の３種類の
制御信号を発生する。

Ｄ／Δコンバータ１７ａは、カラーパレット１６から受
１ノたＲ’、Ｇ、Ｂのそれぞれのデジタル信号をアナロ
グ信号に変換するものであり、この変換されたアナログ
信号がＣＲＴの表示制御信号として使用される。アダー
１７ｂは、カラーパレット１６から送られたＲ、Ｇ、Ｂ
の各デジタル信号を入力して、（’４Ｇ＋２Ｒ＋８）の
演算を行ない、その演算結果に重みを付けて二進値とし
て所定のビット数で出力するものである。Ｄ／Ａコンバ
ータ１７ｃは、アダー１７ｂの出力信号をアナログに変
換してＹ（１、号（輝度信号）としてＣＲ１−に出力す
るものである。

また、ｌｆｆ１引き回路１７ｄは、Ｌ−ＣＤに表示すべ
きドラ１−の輝肛に応じて、そのＬ　ＣＤに印加づ−る
電圧のデユー）イサイクルをドラ１〜毎に変換さけるも
のであり、１重直走査毎に出力値を決定する（間引く）
・ｂのである。この間引き回路１７ｄは、ＲＯＭで構成
され、ぞの出力信号はＬＣＤのタイプ１（後述りる）用
の表示制御データであり、この信号はシフｌ−レジスタ
５２（第５図Ｃ参照）に送られる。

フィールドカウンタ１７ｅは、垂直同期信号をカラン１
−シ、その結果を３ピッｌ−で出力り“るちのである。

この３ピツトの出力信号と、アダー１７ｂの出力（ｉｔ
号の上位４ビツトとに基づいて、間引き回路１７６にａ
３いて、上記間引き動作を実行するものである。。

直列−並列−１ンバータ１７ｆは、・間引き回路１７ｄ
の出力信号を４ビツトの並列信号に変換するものである
。この：」ンバータ１７ｆの出力信号はＬ　ＣＤのタイ
プ２（後述する）用の表示デ〜り信号であり、この信号
はシフトレジスタ５３（第５図Ｃ参照）に送られる。

ラッチ回路１．７　ｇは、アダー１７ｄの出力信号のう
ち、上位４ビツトをラッチするものであり、ＬＣＤの輝
麿重み信号を出力するものである。このラッチ回路１７
ｇの出力信号はＬＣＤのタイプ３（後述する）用の表示
データ信号であり、この信号はシフトレジスタ５４（第
５図Ｃ参照）に送られる。

第５図Ｃ参照は、それぞれのタイプのＬＣＤゼグメグメ
ントドライバー中フｌ−レジスタの並び方を示す図であ
る。

これらの図において、シフトレジスタ５２，５３．５４
のイれぞれと液晶４３との罰に存在するラッチは省略し
て示しである。

ＷＣＫ重みクロック回路は、ＣＲＴコントローラ１１内
に存在し、第３図のアドレス６７　（ＨＥＸ）のビット
４〜０のＥ　Ｈビットに応じて、ＳＣＫクロックをカウ
ントダウンすることによって、重みクロックＷＣＫを作
る。

そして、第；ｊ図△には、１ドツトを単位として、間引
き回路１７ｄを使用して、画面の１垂直走査毎に、上記
電Ｒ；の印加を制御づるｂのが示しである。これが、Ｌ
　ＣＤのタイプ１である。すなわち、液晶４３の水平方
向のドツト数（たどえば３２０ドツト）と同じ数だけノ
リツブ７０ツブ５２が設【プられ、１つの直列シフトレ
ジスタを構成する。

このシフトレジスタには、間引き回路１７ｄの出ツノ信
号が順次印加され、所定の表示を行なう。

第５図りは、ＬＣＤのタイプ１，２において、８段階の
階調コントロールを行なった場合の５’　−夕を示した
ものである。つまり、輝度に応じて、８つのフィールド
のうち所定数のフィールドの間引きを行ない、その間引
きが行なわれた場合には、当該ドツトに電圧が印加され
ない。これによって、平均の明るさが８段階に制御でき
る。

ここで、所定フィールド（たとえば８つのフィールド）
を単位どし、その８フイールドの間において、所定のド
ツトに着目する゛。そして、そのドツトの輝度を最も高
くしたいとぎ秤は、そのドツトに対応する一ノリツブフ
ロップ５２に、８フイールドの総て（こついて電圧を印
加する。これは、第５図りにｄ３い℃、ビットｒ１１１
Ｊとして示しである。その輝度を中程瓜に高くシ！こい
ときには、そのドツトに対応するフリップフ「ｊツブ５
２への信号入力を、所定回数（所定フィールドについて
）だけ間引く。これは、第５図りにおいて、たとえばビ
ットｒ　１００　Ｊどして示しである。つまり、８フイ
ールドのうら３フイ一ルド分だけ間引く。

この間引く動作については、間引き回路１７６が実行す
る。

一方、第５図１３には、上記ＬＣＤのタイプ１と基本的
には同じであるが、ノリツブノロツブ５２の全部を直列
に１つのシフ１〜レジスタを構成させる代りに、フリッ
プ７０ツブ５，３の所定数によって１つのシフトレジス
タを構成させ、つまり、複数並列のシフトレジスタを有
づるものを示しである。これが、Ｌ　ＣＤのタイプ２で
ある。このようにすることにＪ：って、ＬＣＤのタイプ
１よりも、フリップフロップ５３の電力消費が少なくな
る。

この場合も、第５図りで説明した原理が適用される。第
５図Ｂにおいては、フリップフロップ８０個で１つのシ
フトレジスタを構成し、全部で４つのシフトレジスタ（
■、■、■、■で示し工ある）が存在する例を示しであ
る。間引き回路１７ｄからの計度情報は、■、■、■、
■の順序で記憶され、その切換はクロックＥＣＫが行な
う。

また、第５図Ｃには、１ドツト毎に、輝度の幅の最小単
位時間を与えることによって、液晶４３への電圧の印加
を制御するものが示されている。

これが、ＬＣＤのタイプ３である。上記輝度の幅の最小
単位時間は、たとえば、交流化信号（１ドツトをドライ
ブする時間、１ラインをドライブする時間でもある）の
半サイクルの１６分の１である。これを実行するために
４ビツトを使用し、各ビットは、上記最小時間のそれぞ
れ１．２，４．。

８倍の重み幅の意味を持たせ、つまり各ビットに重みを
持たせている。そして、１ドツト毎に、最小時間と重み
幅とを４ビツトの値に対応して組合わぜて、上記電圧の
印加時間を制御するものである。

ラッチ回路１７ｇの出力信号と、ＩＣＤのドライブ波形
との関係の例を第５図Ｅに示しである。

つまり、１水平走査時間内に、輝度に応じて、輝度の幅
の最小単位時間の整数倍だけ、液晶に電圧を印加させる
。これによって、平均の明るさが１６段階に制御できる
。第５図Ｅの場合、−ｉ−’２．５■と−２，５■どを
有する交流化信号に従って、所定のデユーティ波形で液
晶に電圧を印加する。

ＣＲＴコントロアう１１において、ウェイト重みパルス
ＷＣＫに基づいて、パルスＷＯ，Ｗ１．Ｗ３が作られる
。パルスＷＯは、輝喰の幅の最小単位時間に対応するパ
ルスである。パルスｗｉ、ｗ２、Ｗ３はそれぞれ、パル
スＷＯの２．４．ａ（ｇのパルス幅を有するパルスであ
る。ラッチ回路１７ｇの出力信号がｒｌｌｌｌＪの場合
には、１水平走査時間の総てに亘って交流化信号が印加
されることが好ましいが、多少の隙間が存在してもよい
。

すなわち、第６図に示す１０ｎ（ｎは０〜７の整数であ
り、このＬＤｎは、シフトレジスタ５４から送られる）
゛ジタル情報であって、４ビツトで構成されている）の
各表示制御信号と、上記パルスＷＯ，Ｗ１　、Ｗ２．Ｗ
３とを論即回路で処理した信号に基づいて、ＬＣＤを制
御（る。具体的には、４つのＡＮＤ回路と１つのＯＲ回
路とが設けられ、ＬＤＯとＷＯとが１つ目のＡＮＤ回路
で処理され、ＬＤＩとＷｌとが２つ目のＡＮＤ回路で処
理され、１．Ｄ２とＷ２とが３つ目のＡＮＤ回路で処理
され、Ｌ、　Ｄ　３とＷ３とが４つ目のＡＮＤ回路で処
理され１．１−記４つのＡＮＤ回路の出力信号が上記Ｏ
Ｒ回路に入力され、このＯＲ回路の出力信号に基づいて
、ＬＣＤの輝度が制御される。

このようにして、ドツトの中間輝度（中間調）を複数設
定できる。

第６図は、各表示手段に対する表示制御信号を示した図
表である。

この図表では、ＣＲＴとり、　ＣＤのタイプ１〜３との
それぞれについて、発生する表示制御信号を示しである
。ここで、ＶＳＹＮＣは垂直同期信号であり、Ｈ８ＹＮ
Ｃは水平同期信号であり、ＬＣはシフトレジスタからラ
ッチにビデオ信号を取出すクロックであり、ＳＣＫはビ
デオ信号をシフトレジスタに入れるクロックであり、Ｅ
ＣＫはＬＣＤのドライバをイネーブルにするクロックで
あり、ＷＣＫは輝度の重みの単位となるウェイｌ−クロ
ックである。そして、Ｂ、Ｇ、Ｒ，Ｙはそれぞれ青の原
色輝度信号、緑の原色１４度信号、赤の原色輝度信号、
モノクロ輝度信号である。まｔ＝、ｃｌ−１は色位相信
号であり、Ｍは交流化信号である。なお、図中ＬＪ、Ｌ
はそれぞれ上部液晶用、下部液晶用を示す記号である。

第７図は、ＣＰＵタイムスロットと表示タイムスロット
との関係を示した図である。

第７図（１）には、ＣＰＵタイムスロットとＣＲＴの表
示タイムスロットとが示されており、両タイムスロット
は互いにほぼ同じ長さで繰り返して発生する。一方、第
７図（２）には、ＣＰＵタイムスロットとＬＣＤの表示
タイムスロットとが示されており、ＣＰＵタイムスロッ
トの長さは［ＣＤの表示タイムスロットの長さのほぼ３
倍に設定されている。

ｍ７１ｉ４（２）について、全体的に見ると、しＣＤの
表示タイハス１−］ツトの合計時間を短くし、ＣＰＵタ
イムスロットの合計時間を長くしている。

これは、Ｌ　Ｃｌ）のアクセススピードがＣＲＴのそれ
よりも一般に近いために、ＬＣＤの表示タイムスロット
を少ムクシでも支障がなく、これにＪ二つて余裕ができ
た時間をＣＰＵタイムスロットとして使用することによ
って、ＣＰ　ｊＪの動作を速くするためである。

第７図Ａは、液晶表示時のメモリアクセス高速化回路を
示り“図である。

この図において、基本クロック回路６１からの基本クロ
ックが、ＣＲＴ用タイミング信号発生回路６２と、ＬＣ
Ｄ用タイミング信号発生回路６３とに送られる。ＣＲＴ
用タイミング信号発生回路６２は、ＣＲＴ用のローアド
レスセレクト信号ＣＲＡＳとＣＲＴ用のカラムアドレス
セレクト信号ＣＣＡＳとをセレクタ６４に送るｎＬＣ［
）用タイミング信号発生回路６３は、ＬＣＤ用の［１−
アドレスセレクト信号ＬＲＡＳとＬＣＤ用のカラムアド
レスセレクト信＠　Ｌ　ＣＡ　Ｓとをセレクタ６４に送
る。

また、セレクタ６５は、表示手段２０としてＣＲＴを使
用するかまたはＬＣＤを使用するかを示すＣＲＴ／ＬＣ
ＤｖＪ検え信号を受けて、セレクタ６４に対して、ＣＲ
Ｔ用のローアドレスセレクト信号ＣＲＡＳまたはＬＣＤ
用のローアドレスセレクト信号しＲＡＳを、ローアドレ
スセレクト信号ＲＡＳとして出力させ、ＣＲＴ用のカラ
ムアドレスセレクト信号ＣＣＡＳまたはｌ−ＣＤ用のカ
ラムアドレスセレクト信号Ｌ　ＣＡ　Ｓを、カラムアド
レスセレクト信号ＣＡＳとして出力させる。

これによって、第７図Ｄ（１）に示寸ＣＲＴ使用時のタ
イムスロットと、第７図（２）に示−ｉ　１−ＣＤ使用
時のタイムスロットとが切換えて使用される。メモリア
クセスの繰り返しの１サイクルの間に、ＣＲＴ使用時の
タイムスロットにおいてはＣＰ（Ｊタイムスロット−が
２つであるのに対して、ＬＣＤ使用時のタイムスロット
においてはＣＰＵタイムス［１ツトが３゛つどなるので
、ＣＰ　Ｕの処理がいくぶん高速になる。図中、ＣＰ　
ＵはＣＰＵタイムスロット、（ＣＲＴは（ＣＲＴタイム
スロット、Ｌ、　ＣＤは１．、　ＣＩ）タイムスロツ１
−１（［）は偶数番目、（０）【よ奇数番目を示してい
る。

なお、第７図Ｃは、ＣＲＴ使用時の一般的なタイムスロ
ッ１〜を；Ｊクシである。図中、ＲＯＷはローアドレス
信Ｙ）、ＣＯＩ−はカラムアドレス信号を示すものであ
る。

第７図Ｂは、Ｌ、　Ｃｌ）表示時のＣＰＵアクレスがＣ
ＲＴ表示時のＣＰＵアクセスに比べで遅くなる回路図で
ある。１この回路は、基本クロックをそのままタイミン
グ信号発生回路６７に送ったときに、第７図Ｄ（１）に
示ｒＪＣＲＴ使用「１のタイムスロットが実行され、分
周回路６６ににっで基本クロックを１／２に分周してか
ら、タイミング信号発生回路６７に送っＩこときに、第
７図Ｄ（３）’に示すＣＲＴ使用時のタイムスロットの
状態になる。

第７図Ｂに示す回路よりも、第７図へに示り一回路の方
が、ＩｃＤ使用時のメモリアクセスが高速になる。

第８図は、外部コントロールレジスタを示゛す回路図で
ある。

図において、内部］ン１〜ロールレジスタ１８は、Ｌ　
ＣＤ　Ｃ１０の中に設けられ、外部］ンｌ−１７１−ル
レジスタ３４は、ＬＣＤＣ１０の外に設番ノられている
。両コントロールレジスタ１８．３／Ｉは、互いにデー
タバスを介して接続されている。そして、ゲート３５は
、水平同期信号が出（いるときに、データを受は入れる
ものである。したがって、外部コントロールレジスタ３
４は、水平同期信号が発生して％（−るときに、内部コ
ントロールレジスタ１８からデータを受けることができ
る。

その外部コントロールレジスタ３４の用途は種々考えら
れるが、たとえば、ＣＲＴとＬ　ＣＤとの選択を行なう
信号を記憶したり、外部ページレジスタとして使用して
もよい。したがって、その外部コントロールレジスタ３
４によって、構成＆ｌＪ　ＩＩＩが可能になるという利
点がある。

第８図へは、水平同期信号とデータバスの信号との関係
を示すタイムヂャートである。第８図Ｂは、表示タイミ
ングと同期信号のタイミングとを示す図である。この図
において、斜線を施した部分が同期信号のタイミングで
ある。

なお、水平１ｉ’、１期イＲ号の代りに垂直同期信号を
使用してもよい。これらを含めてスｌ〜１コープパルス
ど呼ぶ。

第８図のようにすることによっ（、外部コントロールレ
ジスタ３４を設ける場合、ＩＣのビン数を増やす必要が
なく、また、新たな周辺部品を必要としないという利点
がある。

第９図は、所定ビットをプロテクトする回路図である。

図において、モードセレクトレジスタ７１は、第１図の
ＬＣＤＣｌ０内に示してあり、ＣＰ　Ｕがらのアドレス
８（ＨＦＸ）へのライトストロ−ブ信号を受け、ピッ１
−０〜７に対応する８つのモード選択信号を取込み出力
するものである。そのライトストローブ信号は、第２図
に示すＩ１０レジスタのポート８（ＨＥＸ）から出力さ
れるしのて゛ある。ビット６および７の出力端子には、
それぞれＡＮＤ回路７２．７３が接続されている。

ここで、ビット６は、拡張機能１６０Ｘ２００カラーモ
ードの意味を有するものであり、ビット７は、スタンバ
イモードの意味を右するものである。Ａ　Ｎ　り回路７
２．７３の他端には、第２図に示すＩ１０レジスタのボ
ートＤ　（）ＩＥＸ）　、すなわち、レジスタバンク゛
アドレスのピッ１−７であるプロテクトビットｒＰＪの
信号が印加される。

つまり、プロｉクトビッ１−ｒＰＪが［１］の場合には
、モードセレクトレジスタ７１のビット６゜７がそのま
ま出力され、逆に、プロテクトビットｒＰＪが「０」の
場合には、モードセレクトレジスタ７１のビット６．７
が出力されない。すなわち、プロテクトビットがセット
された場合には、機能拡張されたビットが無視される。

したがって、従来は、たとえば、上記ピッ１−６゜７は
使用されて゛いなかったので、市場にあるソフｉ−ウェ
アに、１３いてピッ１−６，７を気にしないで使ってい
るものがあると予想される。つまり、上記例の場合、し
でツｈ６．’７が定義されていないので、それらは「１
」でしよく、また「０」でもよく、そのいずれ（・ある
かわからない状態である。ところが、機能拡張した場合
には一般に種々のプログラムの間では互換性の維持が困
難であるが、その場合においても、プロｊり１−ビット
「Ｐ」をｒＯＪにしておきさえＪればにいので、ソフト
ウ］”アの互換性を確保りる操作が非常に容易であると
いう利点がある。

「発明の効果」本発明は、ラフ１〜ウエアの！ｌ互換性完全に維持した
まま、（れらの種々の仕様を実現でき、ＬＣＤ表示にお
いて階調表示が可能であるのでＣＲＴ表示と同じ程度の
利用が実現でき、また、構成制御を可能どし、さらに、
従来のソフ１〜つ」−アにおいて機能拡張した場合の保
護が可能であるという効果を有する。

【図面の簡単な説明】

第１図は本発明の一実施例を示り１０７９図、第２図は
Ｉ１０レジスタの機能説明図、第３図はレジスタバンク
の説明図、第４図は垂直表示位置調整回路を示す回路図
、第４図へはデータ信号とフレーム信号との関係を示す
タイムチャート、第４図ＢはＬＣＤにお（〕る表示状態
を示す図、第５図はコンポジットカラージェネレータの
詳細を示すブロック図、第５図Ａ、Ｂ、Ｃは各タイプの
ＬＣＤセグメン１〜ドライバー中のシフトレジスタの並
び方を承す図、第５図りはＬＣＤのタイプ１゜２を使用
した場合において、Ｙ信号をＤ／Ａ変換りる前の−Ｌ位
３ビットとフィールドとの関係を示す図、第５図Ｆは輝
度の最小単位時間の組合わせを示Ｊ”図、第６図は各表
示手段に対する表示制御信号を示す図表、第７図はＣＰ
Ｕタイムスロットと表示タイムスロットとの関係を示す
図、第７図Ａは液晶表示時のメモリアクセス高速化回路
を示す図、第７Ｂ図は液晶表示時のメモリアクセスが高
速化されない回路図、第７図ＣはＣＲＴ使用時の一般的
なタイムスロットを説明する図、第７図りはメモリアク
レスの繰り返しの１リイクルを示す図、第８図（，１外
部二］ン１−ロールレジスタを示η図、第８図△は外部
■１ンｌ−Ｉ〕−ルレジスタのタイムチャート、第８図
Ｂは水平同期信号とデータバスの信号との関係を丞プ図
、第９図は所定ビットをプロテクト号−る回路図である
。１０−Ｌ　ＣＤ　Ｃ１１１川ＣＲ−ｒｒｌント［１−ラ
、１７　ａ・Ｉ’）／Ａコンパー１、ｉ７ｂ・ｚグー、
１７Ｃ・・・Ｏ／Δ−］］ンバータ１７ｄ・・・間引ぎ
回路、１７ｅ・・・フィールドカウンタ、１７［・・・
直列−並列二１ンバータ、１８・・・内部コントロール
レジスタ、１９・・・アドレスラッチ／タイミング発生
、２ｏ・・・表示手段、３０・・・Ｖ　ＲＡ　Ｍ、３４
・・・外部コントロールレジスタ、７１１・・・シフト
レジスタ、４２・・・セレクタ、４３・・・下部液晶、
４４・・・下部液晶、５２゜５３．５４・・・シフトレ
ジスタ、７１・・・モードセレクトレジスタ。第５図Ａ第５図Ｃ第５図Ｄ °　１１１（７）　「−一一一一１１０（６）　　Ｌ！−一 □□１（１）Ｌ−ｍ−「１−一−ｊ］第８図Ａ第８図Ｂ第９図

Claims

【特許請求の範囲】機能拡張されたビットを有するレジスタと；プロテクト
ビットとを有するレジスタと；前記プロテクトビットがセットされているときに、前記
機能拡張されたビットを無視する手段と；を有すること
を特徴とする表示制御装置。