JP2666739B2 - 表示制御装置 - Google Patents
表示制御装置Info
- Publication number
- JP2666739B2 JP2666739B2 JP6235304A JP23530494A JP2666739B2 JP 2666739 B2 JP2666739 B2 JP 2666739B2 JP 6235304 A JP6235304 A JP 6235304A JP 23530494 A JP23530494 A JP 23530494A JP 2666739 B2 JP2666739 B2 JP 2666739B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- display
- thinning
- unit
- gradation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0266—Reduction of sub-frame artefacts
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
Description
【０００１】
【産業上の利用分野】本発明は、書物、新聞、雑誌の文
字、線画、写真などの内容を、電子的、光学的、磁気的
な記録媒体に保存し、これを読み出し平板型ディスプレ
イ装置に表示する表示制御装置に関する。
字、線画、写真などの内容を、電子的、光学的、磁気的
な記録媒体に保存し、これを読み出し平板型ディスプレ
イ装置に表示する表示制御装置に関する。
【０００２】
【従来の技術】現在、書物、新聞、雑誌の文字、線画、
写真などの文字データや階調を含む画像データなどのデ
ータを電子的、光学的、あるいは磁気的な記録媒体に記
録し、この記録したデータを読み出して、液晶ディスプ
レイ装置等の平板型ディスプレイ装置に表示する表示デ
ータを生成する表示制御装置を備えた携帯端末装置の開
発が行われている。これらの携帯端末装置は、記録媒体
に記録したデータをＶＲＡＭなどの半導体メモリに格納
し、格納したデータを読み出し、平板型ディスプレイ装
置に階調表示を行う表示制御装置を備えている。
写真などの文字データや階調を含む画像データなどのデ
ータを電子的、光学的、あるいは磁気的な記録媒体に記
録し、この記録したデータを読み出して、液晶ディスプ
レイ装置等の平板型ディスプレイ装置に表示する表示デ
ータを生成する表示制御装置を備えた携帯端末装置の開
発が行われている。これらの携帯端末装置は、記録媒体
に記録したデータをＶＲＡＭなどの半導体メモリに格納
し、格納したデータを読み出し、平板型ディスプレイ装
置に階調表示を行う表示制御装置を備えている。
【０００３】表示装置としては、カラーＣＲＴを用いた
カラー表示が一般的であるが、近年、機器の小型化のニ
ーズに対応して、ラップトップ型、ノート型といわれる
機器が製品化されている。ラップトップ型、ノート型で
は、軽量化と装置を薄くするために、表示装置としてＣ
ＲＴではなく、液晶ディプレイ装置やプラズマディプレ
イ装置等の平板型ディスプレイ装置が用いられる。
カラー表示が一般的であるが、近年、機器の小型化のニ
ーズに対応して、ラップトップ型、ノート型といわれる
機器が製品化されている。ラップトップ型、ノート型で
は、軽量化と装置を薄くするために、表示装置としてＣ
ＲＴではなく、液晶ディプレイ装置やプラズマディプレ
イ装置等の平板型ディスプレイ装置が用いられる。
【０００４】ところで、液晶ディプレイ装置やプラズマ
ディスプレイ装置は、一部でカラータイプが開発されて
いるものの、まだ高価であり、通常は単色表示である。
尚、カラー表示データを液晶ディプレイ装置やプラズマ
ディスプレイ装置などの単色表示のデータに変換する技
術は、例えば、特開平２−２９９０２０号公報、特開平
３−８５６８７号公報に詳細が記載されている。
ディスプレイ装置は、一部でカラータイプが開発されて
いるものの、まだ高価であり、通常は単色表示である。
尚、カラー表示データを液晶ディプレイ装置やプラズマ
ディスプレイ装置などの単色表示のデータに変換する技
術は、例えば、特開平２−２９９０２０号公報、特開平
３−８５６８７号公報に詳細が記載されている。
【０００５】液晶ディプレイ装置の階調表示において、
記録したデータをＶＲＡＭに格納する際、重み付けをし
たビットパターンに変換したデータとして格納する。重
み付けは、例えば８階調表示を行う場合は、１画素の表
示データを３ビット幅で構成し、［０００］を階調１、
［００１］を階調２、…、［１１１］を階調８という具
合に表現する。階調データをＶＲＡＭに格納する際、３
ビット幅で構成したデータの２ビット目のデータ領域、
１ビット目のデータ領域、０ビット目のデータ領域とい
うように、各ビットプレーンごとに分けて格納される。
表示データを生成する表示制御装置を備えた携帯端末装
置は、このＶＲＡＭに格納されたビットパターンを読み
出して階調表示データを生成している。
記録したデータをＶＲＡＭに格納する際、重み付けをし
たビットパターンに変換したデータとして格納する。重
み付けは、例えば８階調表示を行う場合は、１画素の表
示データを３ビット幅で構成し、［０００］を階調１、
［００１］を階調２、…、［１１１］を階調８という具
合に表現する。階調データをＶＲＡＭに格納する際、３
ビット幅で構成したデータの２ビット目のデータ領域、
１ビット目のデータ領域、０ビット目のデータ領域とい
うように、各ビットプレーンごとに分けて格納される。
表示データを生成する表示制御装置を備えた携帯端末装
置は、このＶＲＡＭに格納されたビットパターンを読み
出して階調表示データを生成している。
【０００６】液晶ディプレイ装置に表示する階調表示デ
ータは、ＶＲＡＭから読み出したデータの間引きを行っ
たものである。データ間引きの方法には、フレーム間引
きなど時間的に読み出されたデータを間引き、表示デー
タに変換するものが考えられる。液晶ディプレイ装置の
表示は、表示画素をオン／オフすることによって行わ
れ、フレーム間引きは、このオン／オフを時間的に制御
するものである。
ータは、ＶＲＡＭから読み出したデータの間引きを行っ
たものである。データ間引きの方法には、フレーム間引
きなど時間的に読み出されたデータを間引き、表示デー
タに変換するものが考えられる。液晶ディプレイ装置の
表示は、表示画素をオン／オフすることによって行わ
れ、フレーム間引きは、このオン／オフを時間的に制御
するものである。
【０００７】図１０にある画素の８階調表示の階調を表
示させようとした場合の例を示す。この場合、フレーム
１からフレーム７までの７つのフレームを１つの表示周
期とする。例えば、階調３表示のデータをみると、時間
的に［０００００１１］を液晶ディスプレイ装置に出力
すれば、階調３を表示することになる。すなわち、当該
画素位置のフレーム１からフレーム５はオフとし、フレ
ーム６、フレーム７はオンとする。
示させようとした場合の例を示す。この場合、フレーム
１からフレーム７までの７つのフレームを１つの表示周
期とする。例えば、階調３表示のデータをみると、時間
的に［０００００１１］を液晶ディスプレイ装置に出力
すれば、階調３を表示することになる。すなわち、当該
画素位置のフレーム１からフレーム５はオフとし、フレ
ーム６、フレーム７はオンとする。
【０００８】液晶ディスプレイ装置を使った表示装置
は、蛍光灯の周波数と液晶ディスプレイ装置の表示デー
タの周波数の干渉が原因でフリッカが発生する。また、
液晶ディスプレイ装置の階調表示を行う表示制御装置
は、表示データのフレーム周波数の低下や表示データの
並び方による画面のちらつきが発生する可能性が生じ
る。これは、表示を行っている表示画素のオン／オフを
人間の目が認識してしまうためである。
は、蛍光灯の周波数と液晶ディスプレイ装置の表示デー
タの周波数の干渉が原因でフリッカが発生する。また、
液晶ディスプレイ装置の階調表示を行う表示制御装置
は、表示データのフレーム周波数の低下や表示データの
並び方による画面のちらつきが発生する可能性が生じ
る。これは、表示を行っている表示画素のオン／オフを
人間の目が認識してしまうためである。
【０００９】いま、一定領域に同じ階調の表示データを
出力する場合を考えてみる。前述の階調３の表示データ
を出力すると、この一定領域の表示画素のオン／オフが
領域内のすべての画素で同時に行われる。同時にオン／
オフが行われると、このオン／オフを人間の目が認識し
てしまい、表示画面のちらつきとなってしまう。
出力する場合を考えてみる。前述の階調３の表示データ
を出力すると、この一定領域の表示画素のオン／オフが
領域内のすべての画素で同時に行われる。同時にオン／
オフが行われると、このオン／オフを人間の目が認識し
てしまい、表示画面のちらつきとなってしまう。
【００１０】このちらつきを低減するために、表示デー
タの構成を変更することも行われることがある。前述の
表示データ［０００００１１］を例にとると、まず表示
データのフレーム周波数をあげるために、［００１００
０１］という構成にする。そして、ラインごと、画素ご
とに表示データの構成を変更する。たとえば、水平方向
の表示データを考えると、表示画面の奇数画素は［００
１０００１］と表示し、偶数画素は［１０００１００］
と表示するように、画素ごとに表示データの構成を変更
する。垂直方向の表示データの構成も同様に変更する。
垂直方向は、ライン番号により表示データの構成を変更
する。
タの構成を変更することも行われることがある。前述の
表示データ［０００００１１］を例にとると、まず表示
データのフレーム周波数をあげるために、［００１００
０１］という構成にする。そして、ラインごと、画素ご
とに表示データの構成を変更する。たとえば、水平方向
の表示データを考えると、表示画面の奇数画素は［００
１０００１］と表示し、偶数画素は［１０００１００］
と表示するように、画素ごとに表示データの構成を変更
する。垂直方向の表示データの構成も同様に変更する。
垂直方向は、ライン番号により表示データの構成を変更
する。
【００１１】図８に従来の表示制御装置２０´の構成を
示す。図８に示すように、従来の表示制御装置２０´
は、階調表示を行うために重み付けしたビットデータを
格納するＶＲＡＭ２２と平板型ディスプレイ装置（本例
では、液晶ディスプレイ装置）２４との間に設けられ、
前記ＶＲＡＭ２２に格納されたデータを読み出し、間引
きを行い液晶ディスプレイ装置２４に出力し表示する装
置である。
示す。図８に示すように、従来の表示制御装置２０´
は、階調表示を行うために重み付けしたビットデータを
格納するＶＲＡＭ２２と平板型ディスプレイ装置（本例
では、液晶ディスプレイ装置）２４との間に設けられ、
前記ＶＲＡＭ２２に格納されたデータを読み出し、間引
きを行い液晶ディスプレイ装置２４に出力し表示する装
置である。
【００１２】表示制御装置２０´は、第１乃至第３のラ
ッチ回路２６、２７、２７、階調データ生成部３０、ア
ドレス発生部３２、表示制御部３４、間引き制御部３６
´、階調テーブルレジスタ部３８、間引き部４０´、お
よび表示データラッチ部４２で構成されている。液晶デ
ィスプレイ装置２４に出力される表示データは、ライン
番号、ライン判別信号、画素判別信号に基づいて間引き
されたデータである。間引きされるデータは、前述のフ
リッカやちらつきの低減に対応するために、後述するよ
うにレジスタ構成になっている階調テーブルレジスタ部
３８に格納されている。ＶＲＡＭ２２から読み出し階調
データに変換されたデータにより、任意の値を書き込ま
れた階調テーブルレジスタ部３８のレジスタを選択し、
このデータに対して間引きが行われる。
ッチ回路２６、２７、２７、階調データ生成部３０、ア
ドレス発生部３２、表示制御部３４、間引き制御部３６
´、階調テーブルレジスタ部３８、間引き部４０´、お
よび表示データラッチ部４２で構成されている。液晶デ
ィスプレイ装置２４に出力される表示データは、ライン
番号、ライン判別信号、画素判別信号に基づいて間引き
されたデータである。間引きされるデータは、前述のフ
リッカやちらつきの低減に対応するために、後述するよ
うにレジスタ構成になっている階調テーブルレジスタ部
３８に格納されている。ＶＲＡＭ２２から読み出し階調
データに変換されたデータにより、任意の値を書き込ま
れた階調テーブルレジスタ部３８のレジスタを選択し、
このデータに対して間引きが行われる。
【００１３】ＶＲＡＭ２２は、重み付けされたデータが
各ビットプレーンごとに分けられて格納されている半導
体メモリである。本例では、ビットプレーンはプレーン
３、プレーン２、およびプレーン１の３つのプレーンを
備えている。第１乃至第３のラッチ回路２６、２７、２
８は、ぞれぞれ、プレーン３〜１に格納されたデータを
読み出し、プレーン３〜１のデータを保持する回路がで
ある。階調データ生成部３０は、各プレーンごとにラッ
チに保持されたデータから階調データを生成する。
各ビットプレーンごとに分けられて格納されている半導
体メモリである。本例では、ビットプレーンはプレーン
３、プレーン２、およびプレーン１の３つのプレーンを
備えている。第１乃至第３のラッチ回路２６、２７、２
８は、ぞれぞれ、プレーン３〜１に格納されたデータを
読み出し、プレーン３〜１のデータを保持する回路がで
ある。階調データ生成部３０は、各プレーンごとにラッ
チに保持されたデータから階調データを生成する。
【００１４】アドレス発生部３２は、ＶＲＡＭ２２の読
み出しアドレスを発生する。表示制御部３４は、ＶＲＡ
Ｍ２２の読み出し、間引き制御部３６の制御、および液
晶ディプレイ装置２４の制御を行う。間引き制御部３６
´は、間引きを行う奇／偶画素判別信号、奇／偶ライン
判別信号およびフレーム番号などの制御信号を間引き部
４０´に出力する。階調テーブルレジスタ部３８は、Ｃ
ＰＵバスに接続され、任意の値に書き込むことができる
８ビット幅のレジスタを４個備えている。
み出しアドレスを発生する。表示制御部３４は、ＶＲＡ
Ｍ２２の読み出し、間引き制御部３６の制御、および液
晶ディプレイ装置２４の制御を行う。間引き制御部３６
´は、間引きを行う奇／偶画素判別信号、奇／偶ライン
判別信号およびフレーム番号などの制御信号を間引き部
４０´に出力する。階調テーブルレジスタ部３８は、Ｃ
ＰＵバスに接続され、任意の値に書き込むことができる
８ビット幅のレジスタを４個備えている。
【００１５】間引き部４０´は、間引き制御部３６´か
ら供給されるフレーム番号、奇／偶ライン判別信号およ
び奇／偶画素判別信号、階調データ生成部３０から供給
される階調データとに基づいて、階調テーブルレジスタ
部３８から供給されるレジスタ設定値を間引きし、表示
データを表示データラッチ部４２に出力する。表示デー
タラッチ部４２は、間引き部４０´から出力される表示
データを保持し、表示制御部３４から出力される制御信
号のタイミングで液晶ディスプレイ装置２４にデータを
出力する。液晶ディスプレイ装置２４は、入力される表
示データを表示制御部３４から供給される制御信号のタ
イミングで液晶パネルの表示画素をオン／オフする。
ら供給されるフレーム番号、奇／偶ライン判別信号およ
び奇／偶画素判別信号、階調データ生成部３０から供給
される階調データとに基づいて、階調テーブルレジスタ
部３８から供給されるレジスタ設定値を間引きし、表示
データを表示データラッチ部４２に出力する。表示デー
タラッチ部４２は、間引き部４０´から出力される表示
データを保持し、表示制御部３４から出力される制御信
号のタイミングで液晶ディスプレイ装置２４にデータを
出力する。液晶ディスプレイ装置２４は、入力される表
示データを表示制御部３４から供給される制御信号のタ
イミングで液晶パネルの表示画素をオン／オフする。
【００１６】図９に、図８に示した階調テーブルレジス
タ部３８および間引き部４０´の詳細な構成を示す。こ
こでは、表示画面の８画素を処理単位とする例を示す。
タ部３８および間引き部４０´の詳細な構成を示す。こ
こでは、表示画面の８画素を処理単位とする例を示す。
【００１７】階調テーブルレジスタ部３８は第１乃至第
４の階調テーブルレジスタ５１〜５４を有する。間引き
部４０´は、第１乃至第８の間引きユニット６１´〜６
８´を備えている。第１乃至第４の階調テーブルレジス
タ５１〜５４にデータを書き込む信号は、図示しないＣ
ＰＵから供給される。
４の階調テーブルレジスタ５１〜５４を有する。間引き
部４０´は、第１乃至第８の間引きユニット６１´〜６
８´を備えている。第１乃至第４の階調テーブルレジス
タ５１〜５４にデータを書き込む信号は、図示しないＣ
ＰＵから供給される。
【００１８】第１乃至第８の間引きユニット６１´〜６
８´は同一の構成を有するので、ここでは、第１の間引
きユニット６１´についてのみその詳細な構成を図示し
ている。第１の間引きユニット６１´は、第１乃至第４
のフレーム間引き部７１〜７４と、第１乃至第４の階調
マルチプレクサ部７６〜７９と、第１及び第２のライン
間引き部８１、８２と、画素間引き部８４とを有する。
８´は同一の構成を有するので、ここでは、第１の間引
きユニット６１´についてのみその詳細な構成を図示し
ている。第１の間引きユニット６１´は、第１乃至第４
のフレーム間引き部７１〜７４と、第１乃至第４の階調
マルチプレクサ部７６〜７９と、第１及び第２のライン
間引き部８１、８２と、画素間引き部８４とを有する。
【００１９】第１の階調テーブルレジスタ５１は、表示
画素が奇数ラインでなおかつ奇数画素の階調テーブルが
格納されているレジスタである。第２の階調テーブルレ
ジスタ５２は、表示画素が奇数ラインでなおかつ偶数画
素の階調テーブルが格納されているレジスタである。第
３の階調テーブルレジスタ５３は、表示画素が偶数ライ
ンでなおかつ奇数画素の階調テーブルが格納されている
レジスタである。第４の階調テーブルレジスタ５４は、
表示画素が偶数ラインでなおかつ偶数画素の階調テーブ
ルが格納されているレジスタである。
画素が奇数ラインでなおかつ奇数画素の階調テーブルが
格納されているレジスタである。第２の階調テーブルレ
ジスタ５２は、表示画素が奇数ラインでなおかつ偶数画
素の階調テーブルが格納されているレジスタである。第
３の階調テーブルレジスタ５３は、表示画素が偶数ライ
ンでなおかつ奇数画素の階調テーブルが格納されている
レジスタである。第４の階調テーブルレジスタ５４は、
表示画素が偶数ラインでなおかつ偶数画素の階調テーブ
ルが格納されているレジスタである。
【００２０】第１乃至第４のフレーム間引き部７１〜７
４は、それぞれ、第１乃至第４の階調テーブルレジスタ
５１〜５４から供給される８階調、８ビット幅（７フレ
ーム分７ビット、ダミービット１ビット）のデータから
フレーム番号を選択信号として、同フレーム番号の８階
調の階調テーブルデータを選択する。選択された階調テ
ーブルデータは、８階調×１フレームの８ビット幅のデ
ータであり、第１乃至第４のフレーム間引き部７１〜７
４の各々は、８対１のマルチプレクサ８個で構成されて
いる。
４は、それぞれ、第１乃至第４の階調テーブルレジスタ
５１〜５４から供給される８階調、８ビット幅（７フレ
ーム分７ビット、ダミービット１ビット）のデータから
フレーム番号を選択信号として、同フレーム番号の８階
調の階調テーブルデータを選択する。選択された階調テ
ーブルデータは、８階調×１フレームの８ビット幅のデ
ータであり、第１乃至第４のフレーム間引き部７１〜７
４の各々は、８対１のマルチプレクサ８個で構成されて
いる。
【００２１】第１乃至第４の階調マルチプレクサ部７６
〜７９は、それぞれ、第１乃至第４のフレーム間引き部
７１〜７４から供給される８階調、１ビット幅（１フレ
ーム分１ビット）の階調テーブルデータから階調データ
を選択信号として、１階調、１フーレム分のデータを選
択する。選択されたデータは、１階調×１フレームの１
ビット幅のデータであり、第１乃至第４の階調マルチプ
レクサ部７６〜７９の各々は、８対１のマルチプレクサ
１個で構成されている。
〜７９は、それぞれ、第１乃至第４のフレーム間引き部
７１〜７４から供給される８階調、１ビット幅（１フレ
ーム分１ビット）の階調テーブルデータから階調データ
を選択信号として、１階調、１フーレム分のデータを選
択する。選択されたデータは、１階調×１フレームの１
ビット幅のデータであり、第１乃至第４の階調マルチプ
レクサ部７６〜７９の各々は、８対１のマルチプレクサ
１個で構成されている。
【００２２】第１及び第２のライン間引き部８１、８２
は、表示画面の奇数ラインと偶数ラインを判別する奇／
偶ライン判別信号を選択信号として、第１乃至第４の階
調マルチプレクサ部７６〜７９から供給されるデータを
選択する。第１および第３の階調マルチプレクサ部７６
および７８から供給されるデータは、表示画面の奇数ラ
イン、偶数ラインそれぞれの奇数画素の時表示する第１
および第３の階調テーブルレジスタ５１および５３から
間引きしたデータである。第２および第４の階調マルチ
プレクサ部７７および７９から供給されるデータは、表
示画面の奇数ライン、偶数ラインそれぞれの偶数画素の
時表示する第２および第４の階調テーブルレジスタ５２
および５４から間引きしたデータである。第１のライン
間引き部８１は、表示画面の奇数画素の時表示するデー
タを選択する。第２のライン間引き部８２は、表示画面
の偶数画素の時表示するデータを選択する。選択された
データは１ビット幅のデータであり、第１及び第２のラ
イン間引き部８１、８２の各々は、２対１のマルチプレ
クサ１個で構成されている。
は、表示画面の奇数ラインと偶数ラインを判別する奇／
偶ライン判別信号を選択信号として、第１乃至第４の階
調マルチプレクサ部７６〜７９から供給されるデータを
選択する。第１および第３の階調マルチプレクサ部７６
および７８から供給されるデータは、表示画面の奇数ラ
イン、偶数ラインそれぞれの奇数画素の時表示する第１
および第３の階調テーブルレジスタ５１および５３から
間引きしたデータである。第２および第４の階調マルチ
プレクサ部７７および７９から供給されるデータは、表
示画面の奇数ライン、偶数ラインそれぞれの偶数画素の
時表示する第２および第４の階調テーブルレジスタ５２
および５４から間引きしたデータである。第１のライン
間引き部８１は、表示画面の奇数画素の時表示するデー
タを選択する。第２のライン間引き部８２は、表示画面
の偶数画素の時表示するデータを選択する。選択された
データは１ビット幅のデータであり、第１及び第２のラ
イン間引き部８１、８２の各々は、２対１のマルチプレ
クサ１個で構成されている。
【００２３】画素間引き部８４は、表示画面の奇数画素
と偶数画素を判別する奇／偶画素判別信号を選択信号と
して、第１のライン間引き部８１から供給される奇数画
素表示データと第２のライン間引き部８２から供給され
る偶数画素表示データから１ビット幅の表示データを選
択する。選択された表示データは１ビット幅のデータで
あり、画素引き部８４は、２対１のマルチプレクサ１個
で構成されている。
と偶数画素を判別する奇／偶画素判別信号を選択信号と
して、第１のライン間引き部８１から供給される奇数画
素表示データと第２のライン間引き部８２から供給され
る偶数画素表示データから１ビット幅の表示データを選
択する。選択された表示データは１ビット幅のデータで
あり、画素引き部８４は、２対１のマルチプレクサ１個
で構成されている。
【００２４】図８に戻って、ＶＲＡＭ２２から読み出さ
れたデータは、各プレーン毎に第１乃至第３のラッチ回
路２６、２７、２８に保持される。第１乃至第３のラッ
チ回路２６、２７、２８に保持された各プレーンのデー
タは、階調データ生成部３０によって、プレーン３デー
タを最上位とし、プレーン１データを最下位とするデー
タ構成の階調データに変換される。変換された階調デー
タは、間引き部４０´に出力される。ここで、表示画面
の８画素を処理単位としているので、各プレーンのデー
タは８ビット幅であり、階調データ生成部３０は各々が
３ビット幅の８種類の階調データ、すなわち、計２４ビ
ットのデータを出力する。
れたデータは、各プレーン毎に第１乃至第３のラッチ回
路２６、２７、２８に保持される。第１乃至第３のラッ
チ回路２６、２７、２８に保持された各プレーンのデー
タは、階調データ生成部３０によって、プレーン３デー
タを最上位とし、プレーン１データを最下位とするデー
タ構成の階調データに変換される。変換された階調デー
タは、間引き部４０´に出力される。ここで、表示画面
の８画素を処理単位としているので、各プレーンのデー
タは８ビット幅であり、階調データ生成部３０は各々が
３ビット幅の８種類の階調データ、すなわち、計２４ビ
ットのデータを出力する。
【００２５】図９に示されるように、間引き部４０´を
構成する第１乃至第８の間引きユニット６１´〜６８´
の各々には、３ビット幅の階調データと、間引き制御部
３６´から出力される１ビット幅の表示画面の奇数画素
と偶数画素を判別する奇／偶画素判別信号、１ビット幅
の表示画面の奇数ラインと偶数ラインを判別する奇／偶
ライン判別信号および３ビット幅のフレーム番号の計５
ビットのデータと、表示制御部３４から出力される制御
信号が供給される。第１乃至第８の間引きユニット６１
´〜６８´の各々は、前述のとおり１ビット幅の表示デ
ータを出力する間引きを行う。計８ビットの表示データ
は、表示データラッチ部４２に保持され、表示制御部３
４により制御する表示タイミングにしたがって液晶ディ
スプレイ装置２４に出力される。
構成する第１乃至第８の間引きユニット６１´〜６８´
の各々には、３ビット幅の階調データと、間引き制御部
３６´から出力される１ビット幅の表示画面の奇数画素
と偶数画素を判別する奇／偶画素判別信号、１ビット幅
の表示画面の奇数ラインと偶数ラインを判別する奇／偶
ライン判別信号および３ビット幅のフレーム番号の計５
ビットのデータと、表示制御部３４から出力される制御
信号が供給される。第１乃至第８の間引きユニット６１
´〜６８´の各々は、前述のとおり１ビット幅の表示デ
ータを出力する間引きを行う。計８ビットの表示データ
は、表示データラッチ部４２に保持され、表示制御部３
４により制御する表示タイミングにしたがって液晶ディ
スプレイ装置２４に出力される。
【００２６】図１１（ａ）に示すとおり、第１乃至第４
の階調テーブルレジスタ５１〜５４の各々のデータ構成
は、８階調、８ビット幅のテーブルである。Ｆ１０〜Ｆ
８７には、表示データが格納されている。第１乃至第４
のフレーム間引き部７１〜７４で、それぞれ、第１乃至
第４の階調テーブルレジスタ５１〜５４のデータのフレ
ーム間引きが行われ、第１乃至第４の階調マルチプレク
サ７６〜７９で、それぞれ、第１乃至第４のフレーム間
引き部７１〜７４から供給されるデータから階調データ
によってデータの選択が行われ、第１および第２のライ
ン間引き部８１、８２に出力される。
の階調テーブルレジスタ５１〜５４の各々のデータ構成
は、８階調、８ビット幅のテーブルである。Ｆ１０〜Ｆ
８７には、表示データが格納されている。第１乃至第４
のフレーム間引き部７１〜７４で、それぞれ、第１乃至
第４の階調テーブルレジスタ５１〜５４のデータのフレ
ーム間引きが行われ、第１乃至第４の階調マルチプレク
サ７６〜７９で、それぞれ、第１乃至第４のフレーム間
引き部７１〜７４から供給されるデータから階調データ
によってデータの選択が行われ、第１および第２のライ
ン間引き部８１、８２に出力される。
【００２７】図１１（ｂ）に，フレーム番号が１の場合
にフレーム間引きが行われ、階調テーブルレジスタから
選択するデータの構成を示す。例えば、階調データが３
の場合に、第１乃至第４の階調マルチプレクサ部７６〜
７９で選択されるデータは、Ｆ３１に格納されたデータ
である。
にフレーム間引きが行われ、階調テーブルレジスタから
選択するデータの構成を示す。例えば、階調データが３
の場合に、第１乃至第４の階調マルチプレクサ部７６〜
７９で選択されるデータは、Ｆ３１に格納されたデータ
である。
【００２８】
【発明が解決しようとする課題】上述した従来の表示制
御装置２０´において、液晶ディスプレイ装置２４の画
面に階調のデータを表示する場合、ソフトウェアで書き
替える階調テーブルレジスタ５１〜５４の設定値によ
り、液晶ディスプレイ装置２４の画素のオン／オフが制
御を行っている。また、フリッカおよびちらつきを低減
するために、奇数画素と偶数画素、奇数ラインと偶数ラ
インの表示位置とフレーム番号を認識して、液晶ディス
プレイ装置２４の画素のオン／オフを制御している。
御装置２０´において、液晶ディスプレイ装置２４の画
面に階調のデータを表示する場合、ソフトウェアで書き
替える階調テーブルレジスタ５１〜５４の設定値によ
り、液晶ディスプレイ装置２４の画素のオン／オフが制
御を行っている。また、フリッカおよびちらつきを低減
するために、奇数画素と偶数画素、奇数ラインと偶数ラ
インの表示位置とフレーム番号を認識して、液晶ディス
プレイ装置２４の画素のオン／オフを制御している。
【００２９】このため、液晶ディスプレイ装置２４の画
素のオン／オフの制御を行う必要がない場合でも、階調
テーブルレジスタ５１〜５４にデータを設定する必要が
生じるという課題と、階調テーブルレジスタ部３８がレ
ジスタ構成のため回路規模が大きくなるという課題が生
じる。
素のオン／オフの制御を行う必要がない場合でも、階調
テーブルレジスタ５１〜５４にデータを設定する必要が
生じるという課題と、階調テーブルレジスタ部３８がレ
ジスタ構成のため回路規模が大きくなるという課題が生
じる。
【００３０】したがって、本発明の目的は、レジスタを
使わずに平板型ディスプレイ装置のオン／オフ制御を行
う信号を生成できる表示制御装置を提供することにあ
る。
使わずに平板型ディスプレイ装置のオン／オフ制御を行
う信号を生成できる表示制御装置を提供することにあ
る。
【００３１】本発明の他の目的は、オン／オフ制御を行
う信号を大小比較器を用いることにより、回路規模を小
さくできる表示制御装置を提供することにある。
う信号を大小比較器を用いることにより、回路規模を小
さくできる表示制御装置を提供することにある。
【００３２】
【課題を解決するための手段】本発明による表示制御装
置は、階調表示を行うために重み付けしたビットデータ
を格納するＶＲＡＭと平板型ディスプレイ装置との間に
設けられ、前記ＶＲＡＭに格納されたデータを読み出
し、間引きを行い前記平板型ディスプレイ装置に出力し
表示する表示制御装置において、前記ＶＲＡＭから読み
出したデータを保持するラッチ回路と、該ラッチ回路に
保持されたビットデータから階調データを生成する階調
データ生成部と、フレーム間引きを行うためのフレーム
番号を出力する間引き制御部と、前記階調データと前記
フレーム番号との大小比較を行い表示データの間引きを
行う間引き部と、該間引き部から出力された表示データ
を保持し、保持した表示データを前記平板型ディスプレ
イ装置へ出力する表示データラッチ部と、前記表示デー
タラッチ部と前記平板型ディスプレイ装置の制御を行う
表示制御部とを備えたことを特徴とする。
置は、階調表示を行うために重み付けしたビットデータ
を格納するＶＲＡＭと平板型ディスプレイ装置との間に
設けられ、前記ＶＲＡＭに格納されたデータを読み出
し、間引きを行い前記平板型ディスプレイ装置に出力し
表示する表示制御装置において、前記ＶＲＡＭから読み
出したデータを保持するラッチ回路と、該ラッチ回路に
保持されたビットデータから階調データを生成する階調
データ生成部と、フレーム間引きを行うためのフレーム
番号を出力する間引き制御部と、前記階調データと前記
フレーム番号との大小比較を行い表示データの間引きを
行う間引き部と、該間引き部から出力された表示データ
を保持し、保持した表示データを前記平板型ディスプレ
イ装置へ出力する表示データラッチ部と、前記表示デー
タラッチ部と前記平板型ディスプレイ装置の制御を行う
表示制御部とを備えたことを特徴とする。
【００３３】上記表示制御装置の第１の態様において、
前記間引き部は、表示画面の２n （ｎは零以上の整数）
画素を処理単位として構成されており、前記階調データ
生成部が第１乃至第２n の階調データを生成し、前記間
引き部が前記フレーム番号と前記第１乃至第２n の階調
データの大小比較を行う第１乃至第２n の大小比較器を
有する。
前記間引き部は、表示画面の２n （ｎは零以上の整数）
画素を処理単位として構成されており、前記階調データ
生成部が第１乃至第２n の階調データを生成し、前記間
引き部が前記フレーム番号と前記第１乃至第２n の階調
データの大小比較を行う第１乃至第２n の大小比較器を
有する。
【００３４】上記表示制御装置の第２の態様において、
前記間引き部は、表示画面の２n+1（ｎは零以上の整
数）画素を処理単位として構成されており、前記階調デ
ータ生成部が第１乃至第２n の奇数画素用階調データと
第１乃至第２n の偶数画素用階調データとを生成し、前
記間引き制御部は表示画面の奇数ラインと偶数ラインを
判別する判別信号を出力し、前記間引き部は、前記フレ
ーム番号を前記判別信号に基づいて前記奇数ラインと前
記偶数ラインとで異なるように変換し、変換したフレー
ム番号を出力するフレーム番号変換テーブルと、前記変
換したフレーム番号を反転して、反転したフレーム番号
を出力するインバータと、前記変換したフレーム番号と
前記第１乃至第２n の奇数画素用階調データの大小比較
を行う第１乃至第２n の奇数画素用大小比較器と、前記
反転したフレーム番号と前記第１乃至第２n の偶数画素
用階調データの大小比較を行う第１乃至第２n の偶数画
素用大小比較器とを有する。
前記間引き部は、表示画面の２n+1（ｎは零以上の整
数）画素を処理単位として構成されており、前記階調デ
ータ生成部が第１乃至第２n の奇数画素用階調データと
第１乃至第２n の偶数画素用階調データとを生成し、前
記間引き制御部は表示画面の奇数ラインと偶数ラインを
判別する判別信号を出力し、前記間引き部は、前記フレ
ーム番号を前記判別信号に基づいて前記奇数ラインと前
記偶数ラインとで異なるように変換し、変換したフレー
ム番号を出力するフレーム番号変換テーブルと、前記変
換したフレーム番号を反転して、反転したフレーム番号
を出力するインバータと、前記変換したフレーム番号と
前記第１乃至第２n の奇数画素用階調データの大小比較
を行う第１乃至第２n の奇数画素用大小比較器と、前記
反転したフレーム番号と前記第１乃至第２n の偶数画素
用階調データの大小比較を行う第１乃至第２n の偶数画
素用大小比較器とを有する。
【００３５】
【実施例】以下、本発明について図面を参照して説明す
る。
る。
【００３６】図１を参照して、本発明の一実施例による
表示制御装置について説明する。図示の表示制御装置
は、第１乃至第３のラッチ回路２６、２７、２８、階調
データ生成部３０、アドレス発生部３２、表示制御部３
４、間引き制御部３６、間引き部４０、および表示デー
タラッチ部４２で構成されている。
表示制御装置について説明する。図示の表示制御装置
は、第１乃至第３のラッチ回路２６、２７、２８、階調
データ生成部３０、アドレス発生部３２、表示制御部３
４、間引き制御部３６、間引き部４０、および表示デー
タラッチ部４２で構成されている。
【００３７】ＶＲＡＭ２２には、重み付けされたデータ
が各プレーンごとに分けられて格納されている。第１乃
至第３のラッチ回路２６、２７、２８は、それぞれ、プ
レーン３ラッチ回路、プレーン２ラッチ回路、およびプ
レーン１ラッチ回路と呼ばれ、ＶＲＡＭ２２から読み出
したデータを保持する。階調データ生成部３０は、各プ
レーンごとにラッチ回路２６〜２８に保持されたデータ
から階調データを生成する。アドレス発生部３２は、Ｖ
ＲＡＭ２２の読み出しアドレスを発生する。表示制御部
３４は、ＶＲＡＭ２２の読み出し、液晶ディスプレイ装
置２４の制御をする。
が各プレーンごとに分けられて格納されている。第１乃
至第３のラッチ回路２６、２７、２８は、それぞれ、プ
レーン３ラッチ回路、プレーン２ラッチ回路、およびプ
レーン１ラッチ回路と呼ばれ、ＶＲＡＭ２２から読み出
したデータを保持する。階調データ生成部３０は、各プ
レーンごとにラッチ回路２６〜２８に保持されたデータ
から階調データを生成する。アドレス発生部３２は、Ｖ
ＲＡＭ２２の読み出しアドレスを発生する。表示制御部
３４は、ＶＲＡＭ２２の読み出し、液晶ディスプレイ装
置２４の制御をする。
【００３８】間引き制御部３６は、間引きを行う奇数ラ
インと偶数ラインを判別する奇／偶ライン判別信号、フ
レーム番号などの制御信号を出力する。間引き部４０
は、間引き制御部３６から供給される制御信号から、液
晶ディスプレイ装置２４に出力する表示データの間引き
を行う。
インと偶数ラインを判別する奇／偶ライン判別信号、フ
レーム番号などの制御信号を出力する。間引き部４０
は、間引き制御部３６から供給される制御信号から、液
晶ディスプレイ装置２４に出力する表示データの間引き
を行う。
【００３９】表示データラッチ部４２は、間引き部４０
から供給される表示データを保持し、表示制御部３４か
ら供給される制御信号のタイミングで液晶ディスプレイ
装置２４にデータを出力する。液晶ディスプレイ装置２
４は、入力される表示データを表示制御部３４から供給
される制御信号のタイミングで液晶パネルの表示画素を
オン／オフする装置である。
から供給される表示データを保持し、表示制御部３４か
ら供給される制御信号のタイミングで液晶ディスプレイ
装置２４にデータを出力する。液晶ディスプレイ装置２
４は、入力される表示データを表示制御部３４から供給
される制御信号のタイミングで液晶パネルの表示画素を
オン／オフする装置である。
【００４０】図２に、図１に示した間引き部４０の一例
を示す。図示の間引き部４０は、表示画面の８画素を処
理単位とする場合の例を示している。間引き部４０は、
各々が３ビット幅の第１乃至第８の間引きユニット６１
〜６８で構成されている。第１乃至第８の間引きユニッ
ト６１〜６８の各々は、図２に示すように、大小比較器
で構成されている。各大小比較器には、階調データ生成
部３０から表示画素の１画素の階調を表す３ビット幅の
階調データと、間引き制御部３６から３ビット幅のフレ
ーム番号が供給される。
を示す。図示の間引き部４０は、表示画面の８画素を処
理単位とする場合の例を示している。間引き部４０は、
各々が３ビット幅の第１乃至第８の間引きユニット６１
〜６８で構成されている。第１乃至第８の間引きユニッ
ト６１〜６８の各々は、図２に示すように、大小比較器
で構成されている。各大小比較器には、階調データ生成
部３０から表示画素の１画素の階調を表す３ビット幅の
階調データと、間引き制御部３６から３ビット幅のフレ
ーム番号が供給される。
【００４１】図３に、第１乃至第８の間引きユニット６
１〜６８の各々を構成する大小比較器から出力される信
号の真理値表を示す。また、図４に、図２に示した間引
き部４０を構成する第１乃至第８の間引きユニット６１
〜６８の各々の真理値表を示す。図４に示すとおり、間
引き部４０を構成する第１乃至第８の間引きユニット６
１〜６８の各々は、階調データ生成部３０から供給され
る３ビット幅の階調データと、間引き制御部３６から供
給される３ビット幅のフレーム番号から１ビット幅の表
示データを生成する。したがって、間引き部４０は８ビ
ット幅の表示データを出力する。
１〜６８の各々を構成する大小比較器から出力される信
号の真理値表を示す。また、図４に、図２に示した間引
き部４０を構成する第１乃至第８の間引きユニット６１
〜６８の各々の真理値表を示す。図４に示すとおり、間
引き部４０を構成する第１乃至第８の間引きユニット６
１〜６８の各々は、階調データ生成部３０から供給され
る３ビット幅の階調データと、間引き制御部３６から供
給される３ビット幅のフレーム番号から１ビット幅の表
示データを生成する。したがって、間引き部４０は８ビ
ット幅の表示データを出力する。
【００４２】図５に、図１に示した間引き部の他の例を
示す。ここでは、間引き部に参照符号４０Ａを付してあ
る。図示の間引き部４０Ａも、表示画面の８画素を処理
単位とする場合の例を示している。間引き部４０Ａは、
第１乃至第８の間引きユニット６１〜６８と、フレーム
番号変換テーブル８６と、インバータ８８とで構成され
ている。フレーム番号変換テーブル８６には、間引き制
御部３６から１ビット幅の表示画面の奇数ラインと偶数
ラインを判別する奇／偶ライン判別信号と、３ビット幅
のフレーム番号の計４ビットのデータが供給される。
示す。ここでは、間引き部に参照符号４０Ａを付してあ
る。図示の間引き部４０Ａも、表示画面の８画素を処理
単位とする場合の例を示している。間引き部４０Ａは、
第１乃至第８の間引きユニット６１〜６８と、フレーム
番号変換テーブル８６と、インバータ８８とで構成され
ている。フレーム番号変換テーブル８６には、間引き制
御部３６から１ビット幅の表示画面の奇数ラインと偶数
ラインを判別する奇／偶ライン判別信号と、３ビット幅
のフレーム番号の計４ビットのデータが供給される。
【００４３】フレーム番号変換テーブル８６から出力さ
れる変換した３ビット幅のフレーム番号は、図６に示す
とおり、表示画面のラインにより異なる。表示画面の奇
数画素の間引きを行う第１、第３、第５、及び第７の間
引きユニット６１、６３、６５、および６７の各々に
は、階調データ生成部３０から表示画面の１画素の階調
を表す３ビット幅の階調データと、フレーム番号変換テ
ーブル８６から変換された３ビット幅のフレーム番号が
供給される。表示画面の偶数画素の間引きを行う第２、
第４、第６、及び第８の間引きユニット６２、６４、６
６、および６８の各々には、階調データ生成部３０から
表示画面の１画素の階調を表す３ビット幅の階調データ
と、フレーム番号変換テーブル８６から変換された３ビ
ット幅のフレーム番号をインバータ８８で反転した３ビ
ット幅のフレーム番号が供給される。
れる変換した３ビット幅のフレーム番号は、図６に示す
とおり、表示画面のラインにより異なる。表示画面の奇
数画素の間引きを行う第１、第３、第５、及び第７の間
引きユニット６１、６３、６５、および６７の各々に
は、階調データ生成部３０から表示画面の１画素の階調
を表す３ビット幅の階調データと、フレーム番号変換テ
ーブル８６から変換された３ビット幅のフレーム番号が
供給される。表示画面の偶数画素の間引きを行う第２、
第４、第６、及び第８の間引きユニット６２、６４、６
６、および６８の各々には、階調データ生成部３０から
表示画面の１画素の階調を表す３ビット幅の階調データ
と、フレーム番号変換テーブル８６から変換された３ビ
ット幅のフレーム番号をインバータ８８で反転した３ビ
ット幅のフレーム番号が供給される。
【００４４】図７に、図５に示した間引き部４０Ａの真
理値表を示す。図７に示すとおり、間引き部４０Ａは、
階調データ生成部３０から供給される各々が３ビット幅
の８種類の階調データと、間引き制御部３６から供給さ
れる３ビット幅のフレーム番号と１ビット幅の奇／偶ラ
イン判別信号とから８ビット幅の表示データを生成す
る。
理値表を示す。図７に示すとおり、間引き部４０Ａは、
階調データ生成部３０から供給される各々が３ビット幅
の８種類の階調データと、間引き制御部３６から供給さ
れる３ビット幅のフレーム番号と１ビット幅の奇／偶ラ
イン判別信号とから８ビット幅の表示データを生成す
る。
【００４５】図１に戻って、本実施例の表示制御装置の
動作について説明する。ＶＲＡＭ２２から読み出された
データは、各プレーンごとに第１乃至第３のラッチ回路
２６、２７、および２８に保持される。第１乃至第３の
ラッチ回路２６、２７、および２８に保持された各プレ
ーンのデータは、階調データ生成部３０によって、プレ
ーン３データを最上位とし、プレーン１データを最下位
とするデータ構成の階調データに変換される。変換され
た階調データは、間引き部４０（又は４０Ａ）に出力さ
れる。間引き部４０（又は４０Ａ）は、前述のとおり各
々が１ビット幅の表示データを出力する第１乃至第８の
間引きユニット６１〜６８により８ビット幅の処理単位
で間引き、８ビット幅の表示データを出力する。８ビッ
ト幅の表示データは、表示データラッチ部４２に保持さ
れ、表示制御部３４が制御する表示タイミングにしたが
って液晶ディスプレイ装置２４に出力される。
動作について説明する。ＶＲＡＭ２２から読み出された
データは、各プレーンごとに第１乃至第３のラッチ回路
２６、２７、および２８に保持される。第１乃至第３の
ラッチ回路２６、２７、および２８に保持された各プレ
ーンのデータは、階調データ生成部３０によって、プレ
ーン３データを最上位とし、プレーン１データを最下位
とするデータ構成の階調データに変換される。変換され
た階調データは、間引き部４０（又は４０Ａ）に出力さ
れる。間引き部４０（又は４０Ａ）は、前述のとおり各
々が１ビット幅の表示データを出力する第１乃至第８の
間引きユニット６１〜６８により８ビット幅の処理単位
で間引き、８ビット幅の表示データを出力する。８ビッ
ト幅の表示データは、表示データラッチ部４２に保持さ
れ、表示制御部３４が制御する表示タイミングにしたが
って液晶ディスプレイ装置２４に出力される。
【００４６】以上、本発明を実施例によって説明した
が、本発明は上記実施例に限定せず、本発明の趣旨を逸
脱しない範囲内で種々の変形・変更をしても良いのは勿
論である。例えば、上記実施例では、ディスプレイ装置
として液晶ディスプレイ装置の例をあげたが、プラズマ
ディスプレイ装置等の他の平板型ディスプレイ装置でも
良いのは勿論である。また、上記実施例では、間引き部
が表示画面の８画素を処理単位とする場合の例を示して
いるが、一般に、表示画面の２n （ｎは零以上の整数）
画素を処理単位とするように構成しても良い。
が、本発明は上記実施例に限定せず、本発明の趣旨を逸
脱しない範囲内で種々の変形・変更をしても良いのは勿
論である。例えば、上記実施例では、ディスプレイ装置
として液晶ディスプレイ装置の例をあげたが、プラズマ
ディスプレイ装置等の他の平板型ディスプレイ装置でも
良いのは勿論である。また、上記実施例では、間引き部
が表示画面の８画素を処理単位とする場合の例を示して
いるが、一般に、表示画面の２n （ｎは零以上の整数）
画素を処理単位とするように構成しても良い。
【００４７】
【発明の効果】以上説明したように、本発明の表示制御
装置によれば、フレーム番号と階調データの大小比較を
とる大小比較器により表示データを生成しているので、
小規模の回路構成で表示データを生成することができる
という効果がある。また、表示画面のライン毎に異なる
フレーム番号を出力する変換テーブルを用いて大小比較
を行うことにより、ソフトウェアで設定値の設定を行わ
ずに、液晶ディスプレイ装置のフリッカおよびちらつき
を低減することが可能となる。
装置によれば、フレーム番号と階調データの大小比較を
とる大小比較器により表示データを生成しているので、
小規模の回路構成で表示データを生成することができる
という効果がある。また、表示画面のライン毎に異なる
フレーム番号を出力する変換テーブルを用いて大小比較
を行うことにより、ソフトウェアで設定値の設定を行わ
ずに、液晶ディスプレイ装置のフリッカおよびちらつき
を低減することが可能となる。
【図１】本発明の一実施例による表示制御装置の構成を
示すブロック図である。
示すブロック図である。
【図２】図１に示した表示制御装置中の間引き部の一構
成例を示すブロック図である。
成例を示すブロック図である。
【図３】図２および図４に示した間引き部を構成する大
小比較器を動作を説明するための真理値表である。
小比較器を動作を説明するための真理値表である。
【図４】図２に示した間引き部の動作を説明するための
真理値表である。
真理値表である。
【図５】図１に示した表示制御装置中の間引き部の他の
構成例を示すブロック図である。
構成例を示すブロック図である。
【図６】図５に示した間引き部中のフレーム番号変換テ
ーブルの動作を説明するための真理値表である。
ーブルの動作を説明するための真理値表である。
【図７】図５に示した間引き部の動作を説明するための
真理値表である。
真理値表である。
【図８】従来の表示制御装置の構成を示すブロック図で
ある。
ある。
【図９】図８に示した表示制御装置中の階調テーブルレ
ジスタ部および間引き部の一構成例を示すブロック図で
ある。
ジスタ部および間引き部の一構成例を示すブロック図で
ある。
【図１０】階調表示と表示データとの関係を示す図であ
る。
る。
【図１１】図９の階調テーブルレジスタのデータ構成お
よび図９のフレーム間引き部に入力されるデータの構成
を説明するためのデータフォーマット図である。
よび図９のフレーム間引き部に入力されるデータの構成
を説明するためのデータフォーマット図である。
２０ 表示制御装置 ２２ ＶＲＡＭ ２４ 液晶ディスプレイ装置 ２６〜２８ ラッチ回路 ３０ 階調データ生成部 ３２ アドレス発生部 ３４ 表示制御部 ３６ 間引き制御部 ４０，４０Ａ 間引き部 ４２ 表示データラッチ部 ６１〜６８ 間引きユニット（大小比較器） ８６ フレーム番号変換テーブル ８８ インバータ
Claims (5)
- 【請求項１】 階調表示を行うために重み付けしたビッ
トデータを格納するＶＲＡＭ（２２）と平板型ディスプ
レイ装置（２４）との間に設けられ、前記ＶＲＡＭに格
納されたデータを読み出し、間引きを行い前記平板型デ
ィスプレイ装置に出力し表示する表示制御装置におい
て、 前記ＶＲＡＭから読み出したデータを保持するラッチ回
路（２６，２７，２８）と、 該ラッチ回路に保持されたビットデータから階調データ
を生成する階調データ生成部（３０）と、 フレーム間引きを行うためのフレーム番号を出力する間
引き制御部（３６）と、 前記階調データと前記フレーム番号との大小比較を行い
表示データの間引きを行う間引き部（４０）と、 該間引き部（４０）から出力された表示データを保持
し、保持した表示データを前記平板型ディスプレイ装置
へ出力する表示データラッチ部（４２）と、 前記表示データラッチ部と前記平板型ディスプレイ装置
の制御を行う表示制御部（３４）とを備えたことを特徴
とする表示制御装置。 - 【請求項２】 前記平板型ディスプレイ装置が液晶ディ
スプレイ装置である、請求項１記載の表示制御装置。 - 【請求項３】 前記平板型ディスプレイ装置がプラズマ
ディスプレイ装置である、請求項１記載の表示制御装
置。 - 【請求項４】 前記間引き部が、表示画面の２n （ｎは
零以上の整数）画素を処理単位として構成されており、
前記階調データ生成部が第１乃至第２n の階調データを
生成し、前記間引き部が前記フレーム番号と前記第１乃
至第２n の階調データの大小比較を行う第１乃至第２n
の大小比較器を有する、請求項１記載の表示制御装置。 - 【請求項５】 前記間引き部が、表示画面の２n+1 （ｎ
は零以上の整数）画素を処理単位として構成されてお
り、前記階調データ生成部が第１乃至第２n の奇数画素
用階調データと第１乃至第２n の偶数画素用階調データ
とを生成し、前記間引き制御部が表示画面の奇数ライン
と偶数ラインを判別する判別信号を出力し、前記間引き
部が、 前記フレーム番号を前記判別信号に基づいて前記奇数ラ
インと前記偶数ラインとで異なるように変換し、変換し
たフレーム番号を出力するフレーム番号変換テーブル
と、 前記変換したフレーム番号を反転して、反転したフレー
ム番号を出力するインバータと、 前記変換したフレーム番号と前記第１乃至第２n の奇数
画素用階調データの大小比較を行う第１乃至第２n の奇
数画素用大小比較器と、 前記反転したフレーム番号と前記第１乃至第２n の偶数
画素用階調データの大小比較を行う第１乃至第２n の偶
数画素用大小比較器とを有する、請求項１記載の表示制
御装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6235304A JP2666739B2 (ja) | 1994-09-29 | 1994-09-29 | 表示制御装置 |
| US08/534,595 US5867137A (en) | 1994-09-29 | 1995-09-27 | Display control device and method for generating display data to display images in gray scale |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6235304A JP2666739B2 (ja) | 1994-09-29 | 1994-09-29 | 表示制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0895519A JPH0895519A (ja) | 1996-04-12 |
| JP2666739B2 true JP2666739B2 (ja) | 1997-10-22 |
Family
ID=16984138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6235304A Expired - Fee Related JP2666739B2 (ja) | 1994-09-29 | 1994-09-29 | 表示制御装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5867137A (ja) |
| JP (1) | JP2666739B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3712802B2 (ja) * | 1996-10-29 | 2005-11-02 | 富士通株式会社 | 中間調表示方法および表示装置 |
| TW373103B (en) * | 1997-01-16 | 1999-11-01 | Alps Electric Corp | Exposure control device and exposure apparatus |
| GB9827944D0 (en) * | 1998-12-19 | 1999-02-10 | Secr Defence | Displays based on multiple digital bit planes |
| JP4797129B2 (ja) | 2000-06-16 | 2011-10-19 | 株式会社 日立ディスプレイズ | アクティブマトリクス型表示装置 |
| US6466190B1 (en) | 2000-06-19 | 2002-10-15 | Koninklijke Philips Electronics N.V. | Flexible color modulation tables of ratios for generating color modulation patterns |
| US7088370B1 (en) | 2000-09-28 | 2006-08-08 | Rockwell Automation Technologies, Inc. | Raster engine with programmable matrix controlled grayscale dithering |
| JP4766760B2 (ja) * | 2001-03-06 | 2011-09-07 | ルネサスエレクトロニクス株式会社 | 液晶駆動装置 |
| CN111508416B (zh) * | 2020-04-30 | 2021-09-03 | 武汉华星光电半导体显示技术有限公司 | 显示器及其驱动方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2667204B2 (ja) * | 1988-06-18 | 1997-10-27 | 株式会社日立製作所 | 階調表示装置 |
| US5062001A (en) * | 1988-07-21 | 1991-10-29 | Proxima Corporation | Gray scale system for visual displays |
| US5225875A (en) * | 1988-07-21 | 1993-07-06 | Proxima Corporation | High speed color display system and method of using same |
| US5153568A (en) * | 1988-07-21 | 1992-10-06 | Proxima Corporation | Liquid crystal display panel system and method of using same |
| US5543819A (en) * | 1988-07-21 | 1996-08-06 | Proxima Corporation | High resolution display system and method of using same |
| US5196839A (en) * | 1988-09-16 | 1993-03-23 | Chips And Technologies, Inc. | Gray scales method and circuitry for flat panel graphics display |
| US5389948A (en) * | 1992-02-14 | 1995-02-14 | Industrial Technology Research Institute | Dithering circuit and method |
| US5185674A (en) * | 1992-04-03 | 1993-02-09 | Eastman Kodak Company | Binary resolution decimation method and apparatus |
| JPH05303348A (ja) * | 1992-04-24 | 1993-11-16 | Nec Eng Ltd | Ｌｃｄビデオ信号インタフェース装置 |
-
1994
- 1994-09-29 JP JP6235304A patent/JP2666739B2/ja not_active Expired - Fee Related
-
1995
- 1995-09-27 US US08/534,595 patent/US5867137A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0895519A (ja) | 1996-04-12 |
| US5867137A (en) | 1999-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6646629B2 (en) | Liquid crystal display control device, liquid crystal display device using the same, and information processor | |
| JPH05303348A (ja) | Ｌｃｄビデオ信号インタフェース装置 | |
| JPH08202318A (ja) | 記憶性を有する表示装置の表示制御方法及びその表示システム | |
| JP2005114773A (ja) | コントローラドライバ，表示装置，及びそれらの動作方法 | |
| JPH05119734A (ja) | 表示制御装置 | |
| JPH09281933A (ja) | データドライバ及びこれを用いた液晶表示装置，情報処理装置 | |
| US7023413B1 (en) | Memory controller and liquid crystal display apparatus using the same | |
| JP2000214831A (ja) | 表示処理装置及び情報処理装置 | |
| JP2666739B2 (ja) | 表示制御装置 | |
| JPH07104722A (ja) | 画像表示システム | |
| US5657044A (en) | Liquid crystal display converter | |
| JPH05297827A (ja) | 液晶表示装置 | |
| JPH07175445A (ja) | メモリ内蔵液晶ドライバと液晶ディスプレイ | |
| JPH05181431A (ja) | 液晶表示データ制御装置 | |
| JPH04144382A (ja) | ディジタルγ補正回路付液晶表示装置 | |
| JP3018329B2 (ja) | 表示システムおよび液晶表示装置 | |
| JP2679595B2 (ja) | 階調データ生成回路 | |
| US6943783B1 (en) | LCD controller which supports a no-scaling image without a frame buffer | |
| JPH0784559A (ja) | 階調データ生成回路 | |
| JP2000122594A (ja) | 画像表示方法と画像表示装置 | |
| JP2827990B2 (ja) | 液晶表示装置 | |
| JPH0773096A (ja) | 画像処理装置 | |
| JP3172450B2 (ja) | 画像情報処理装置 | |
| JP2002014663A (ja) | 画像表示前処理装置および画像表示装置 | |
| JPH1195728A (ja) | 液晶表示制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970527 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080627 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090627 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100627 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100627 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 14 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130627 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130627 Year of fee payment: 16 |
|
| LAPS | Cancellation because of no payment of annual fees |