JPH01229295A

JPH01229295A - 液晶表示制御回路

Info

Publication number: JPH01229295A
Application number: JP5347488A
Authority: JP
Inventors: Hiroyuki Mano; 宏之真野; Terumi Takashi; 輝実高師; Kiyoshige Kinugawa; 清重衣川; Satoru Tsunekawa; 悟恒川
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1988-03-09
Filing date: 1988-03-09
Publication date: 1989-09-12
Anticipated expiration: 2014-03-31
Also published as: JP2875257B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上Ｑ）第１」用分野〕本発明（ば液晶表示装置直に係り、特にフレーム間引き
による階調表示（こ好適な間引きタイミング制御に関す
る。

〔従来の技術〕

液晶表示装置での中間調表示方式としては、たとえは特
開昭５８−５７１９２号公報に開示されるように、高速
フリンク衣示を用いて来境する方法が知らｎている。

身重、力）かる従来技術を第２図、第３図を用いて祝明
する○ 第２図は従来の液晶表示装置を示すブロック図であって
、１は８ドツト単位の基準クロックを発生する発振器、
２は発振器１より出力される基準クロック０）キャラク
タクロック、６はキャラクタクロック２に従って１画部
分Ｃｖ衣示マドレスを順次繰り返し生成する表示アドレ
ス発生回路、４は表示アドレス発生回路６より出力され
る表示アドレスであるメモリアドレス、５は表示情報を
格納する表示メモリ、６は８ビット幅の表示データ。

７は表示メモリ５に記憶された表示情報を中間表・　７示するか合力）を指示する属性情報を格納する属性メモ
リ、８は８ビット幅の桐性データである。表示メモリ５
に格納され、る表示情報と属性メモリ７に格納される属
性データは１対１１こ対応している。

従って、各メモリより読み出される８ビット＠の表示ブ
ータロ、鳥性データ８もビット単位に１対１で対応して
おり、表示データ６が表示ＯＮを示すゝハイ“に対して
、属性データ８がゝハイ“の時は通常表示、１０−“の
時は中間調表示を示すものとする。又、表示チータロが
ゝロー“の時は楓性データ８のゝハイ“、′ロー“に関
らす表示ＯＦ　Ｆを示すものである。９（ばタイミング
信号発生回路、１０はフレーム信号、１１はライン信号
、１２はデータシフト信号であり、タイミング信号発生
回路９はキャラクタクロック２に従い、フレームＱ号１
０．ライン信号１１．データシフト信号１２．交流駆動
信号１５を生成する。１４は中間調制御回路。

１５はフレーム信号１０をクロックとし′０　／／　、
　％　１　／／。

２をくり返しカウントする６進のフレームカウンタ、１
６はフレームカウンタ１５のカウント値である・　８　
・フレームカウント値、２４は中間調信号発生回路。

２５は中間調信号で、中間調信号発生回路２４は、フレ
ームカウント値１６が０“の時は中間脚信号２５を気ハ
イ“にし、それ以外９時は、１０−“にする。

２１は表示制御回路、２２（ば８ビット幅の液晶表示デ
ータで、表示制御回路２１は、表示チータロ、属性デー
タ８の情報より、通常表示に対してはゝハイ“表示ＯＦ
’　Ｆに対しては１０−“、中間調表示（こ対しでは中
間脚信号２５の状態を液晶表示データ２２に出力する。

２６は液晶表示データ２２を可視情報として表示する６
４０トン）　Ｘ　２００ラインの液晶表示パネルである
。

第３図は、０〜３フレームＶ、＋　Ｗｔ晶表示テデー２
２と液晶表示パネル２３の表示Ｑ）様子を表す図である
。

第２図において、表示アドレス発生回路６より出力され
るメモリアドレス４の示す番地に格納されている表示情
報、属性情報が各々表示メモリ６゜属性メモリ７より読
み出される。読み出された各々の情報は８ピントであり
表示データ３、ＭＡ性テデー８として表示制御回路２１
ｆこ与えられる。表示制御回路２１は表示データ３、属
性データ８の各ビットの状態（こ応じて、通常表示には
１ハイ″を、中間調表示には６フレームに１回ゝハイ“
になる中間調信号２５の状態１表示ＯＦドには１０−“
の各々の状態を８ビットの液晶表示データ２２として液
晶表示パネル２３に出力する。従って、表示アドレス発
生回路３は１画面分の表示アドレ２を順次発生するため
、液晶表示パネル２６へは、順次８ビツトずつ１画面分
の表示データが液晶表示データ２２として与えられるこ
とになる。液晶表示パネル２ろは、データシフトクロッ
ク１２に従って、この液晶表示データ２２ヲ順にラッチ
し、１ライン分のチータロ４０ドツトをラッチした後に
１ライン（こ１クロツク出力するラインクロック１１に
より可視情報として表示する。この動作を２００ライン
分くり返し、１フレ一ム分の表示を行なう。父、フレー
ムの先頭はフレーム信号ｉｏｌこより示され、液晶表示
パネル２６はフレーム信号１０かゝハイ“の時に、先頭
ラインからｃＪ）表示を行なう。

以上説明した動作を繰り返すことで液晶表示パネル２６
上に、表示メモリ５　Ｉこ格納した表示情報を表示する
が、今、表示メモリ５には、′Ａ“　ＳＢ“の文字を表
す情報が、属性メモ＋）７には、′Ａ〃の文字情報（こ
対しては通常表示を示す１１″が、ゝＢ“の文字に対し
ては中間調表示を示す１０　／／が格納されているとす
る。この場合、表示制御回路２１は’　Ａ　／／に対し
ては毎フレーム間引イ〃そゝ１５“に対しては中間ＭＡ
Ｗゴ号２５の状態を出力するため、第６図に示すように
、０フレームではフレームカウンタ１５が′０″のため
中間調信号２５もゝハイ〃で、猟〃。

′Ｂ“共ゝハイ〃となり液晶表示パネル（こ与えられる
が、′１　／／　、　　２フレームでは、中間調信号２
５は１０〜“となるため′Ｂ′／の文字は液晶表示パネ
ル２３へは与えられない。このため、液晶表示パネル２
ろへは、’Ｂ“の文字は６フレーム（こ１回し力）与え
られないため、毎フレーム与えらｎ、でいるｌｊ　Ａ　
／／　（こ比べ、液晶表示パネル２６上の実効電圧が下
り、第６図（こ示すように、中間調表示となる。

〔発明が触法しよう、！：Ｔる間地点〕上記従来技術で
は、比較的広い面積を中間調表示する場合について配慮
されておらす、この場合中間ｖｄ光表示するも＆Ｊのフ
レーム単位での表示のＯＮ、ＯＦＦ’がフリッカとじて
見えてしまう問題があった。

本発明の目的は、ががる従来技術囚問題を解消し、フリ
ッカの発生しない中間調表示を可能とした液晶表示装置
を提供することにある。

〔問題点を触火するための一１＝段〕上記目的は、中間調表示すべき表示内容に対して、ドツ
ト単位に、フレーム間引きのタイミングを異ならせる手
段を設けることにより達成される〇又、上記手段（こよ
り、ドツト単位に異ならせたフレーム間引きのタイミン
グを、ライン数により異ならせることにより達成される
。

〔作用〕

各ドツトの表示データｒ、ｖ表示回数ｌこ応じた中間調
表示が得られ、表示ＯＮ、（１”Ｆのタイミングが、ド
ツトおよびラインで異なるため表示内容のフリッカが目
立たない。

〔実施例〕

以下、本発明の一実施例を第１図、第４図から第６図を
用いて説明する。

第１図は本発明による液晶表示装置の一実施例を示すブ
ロック図であって、１９はビット中間調信号発生回路、
２０は８ビット幅のビット中間調信号であり、第２図に
対応する部分には同一の符号をつけている。第４図は、
ビット中間調信号発生回路１９がフレームカウント値１
６により発生するピント中間調信号２０の状態を表す図
で、ｆｆｉ＋Ｉｖ３ｉ部分か表示ＯＮのゝハイ“の状態
を表す。又、各フレームカウント値１６の状態図の上に
付けた数字は８ビット幅のビット中間調信号２００ノビ
ツトを表している。

第５図は表示制御回路２１の動作を説明する図で、表示
チータロ、属性データ８．ビット中間調信号２０、液晶
表示データ２２の各ビットの１ハイ“。

−ロー“の状態を′−、／／、　′ｏ“で弄し、又対応
するビットをその上に記しである。第６図は、横１６ド
ツト細６ドツトを中間ル＾１表示した場合の各フレーム
での表示の様子を表す図である。

第１図１とおいて、ビット中間調信号発生回路は、各フ
レームにおいて、％ｏ“〜ゝ６“の値をくり返し発生す
るフレームカウンタ１５の出力であるフレームカウント
値１９のイ厘ｌこより第４図に示すビット中間調信号２
ｏを発生する。すなわち、第４図に示すよつ１こ、６フ
レ一ム期間において、８ビット幅のピント中間調信号の
１％　ｏ“、′６“、′６〃ビットは、フレームカウン
ト値１６が％　ｏ　／／の時に１ハイ〃状態を、’　１
　／／　、　％　４“、′７“のビットはフレームカウ
ント値１６が′１“の時１ハイ“状態を、ｋ　２　／／
、″５〃のビットはフレームカウント値１６が１２〃の
時ゝハイ〃の状態をとる。したがって各ビットはゝハイ
〃の状態そとるフレームカウント値１６の値は異なるも
のの、６フレーム（こ１回１ハイ“となる。

今、表示メモリ５．属性メモリ７より読み出された表示
データ′６“が全ヒラ）＆示ＯＮの１１“。

属性データ８か全ビット中間調表示を示す１ｏ“である
とし、又ビット中間調信号２ｏはゝｏ〃フレーム目の仙
でその８ビットが（１，０，０，１，０，０，１゜０）
であるとすると表示制御回路２１は第５図に示すように
中間調表示の場合は、中間調表示信号２゜を液晶表示デ
ータ２２として出力するが、この際、液晶表示データ２
０の８ビツトは各々中間調信号２０のビットと対応して
いる。したがって、表示制御回路２１は表示チータロ、
属性データ８が（ｏ、１）Ｃｌ）ビットに対しては、そ
のビットｌこ対応する中間調表示信号２０のビットの値
を液晶表示データ２２として出力する。したがって、横
１６ドツト、縦６ドツトを中や１表示する場合、液晶表
示パネル２３Ｉこ与えられる液晶表示データ２２ＣＤ　
’　０　”　、″に１／／、Ｊ“の各フレームでの値は
第６図（こ示すようｌこ、約３ビツト単位に異なってい
る。このため、各ドツトの縦方向単位に表示ＯＮとなる
タイミングが異なるために広い面積で中間調表示しても
フリッカが見えることはない。

以上説明した実施例では、３フレームに１画表示ＯＮと
して説明したが、これに限る訳ではなく、フレームカウ
ンタ１５ｆ　Ｎ進とし、ビット中間調信号発生回路１９
を変えることで容易にＮ（Ｎは２以上の整数）フレーム
ｌこ１回の表示ＯＮも同様（こ実現できる０又、逆に、
Ｎフレームに１回の表示、１５ＯＦＦも同様に実現できる。又、ＮフレームにＮ１（Ｍ
はＮ以下の整数）画表示ＯＮ、ＯＦＦする場合も同様に
実現できる。第７図に、５フレ一ム番こ１回の表示ＯＮ
、第８図に８フレームに６画表示ＯＮの場合において、
ビット中間調信号１９ｃｖ発生するビット中間隔信号２
０を示す。第１の実施例で示シタ第４図（ＪＪ　３フレ
ームに１回に表示ＯＮの場合は、′０“〜１２“の各フ
レームでの８ビツトの中間調信号２０を横に並べ５ドツ
トの単位に先頭をＯＮとした３Ｘ８＝２４ドツトを８ド
ツトずつ０フレーム、１フレーム、２フレームに割当て
たものでアリ、第７図０）りフレームに１回に表示ＯＮ
の例は　％ｏ“〜′４“の各フレームでの中間調信号２
０を横に並べ５ドツトの単位に先頭をＯＮとした５　Ｘ
　８　＝４０ドツトを８ドツトずつ、％　０／／　、　
％　４　／／。

′６“　’ｋ　２　／／　、　′１“のフレームＩこ割
当てたものである。又、第８図の８フレームに５画表示
ＯＮとする例では、′０“フレームで決めたパターンを
８ビツトをトダルとして、１ビツトずつシフトして、順
次１１“　％　２　／／、・・・′７“フレームに割当
てたもの・１６　・である。これらのパターンを発生する中間調信号発生回
路１９は、３フレーム−こ１画表示ＯＮの場合は第９図
に示すように、論理積、論理和で構成されるテコ−５０
９組合せで実現できる。又、フレームカウント値１６ヲ
アドレスとするパターン記憶装置でも実現できる。第９
図では、テコーダＡ２６はフレームカウント値１６が′
０“の時ゝハイ“、テコーダＢ２７はフレームカウント
（Ｌｍ、　１６が′１“の時囁ハイ〃、テコーダ０２８
はフレームカウント値１６が′２“の時１ハイ“となり
各々の出力が８ビツトの中間調信号２０となっている。

したがって、テコータ回路、又はパターン記憶装置での
記憶パターンを変更することで各ドツトの間引きタイミ
ングを変え、容易に多ａ！の組合せを実現できる。

次に、第１図の中間調制御回路１４　ＵＪ第２の実施例
を第１０図、第１１図を用いて説明する。第１０図にお
いて、フレームカウンタ１５はフレーム信号１０により
フレーム数をカウントアツプ゛する６進カウンタである
。キャラクタカウンタ１７は、データシフト信号１２で
カウントアツプする３進のカウンタであり、ライン信号
１１によりフレームカウンタ１５の出力であるフレーム
カウント１直１６をロードしカウント初期値とする。キ
ャラクタカウンタ１７はキャラクタカラントイ１ａ１８
ヲ出力する。ビット中間調信号発生回路１９は、キャラ
クタカウント値１８より中間調信号２０を発生する。そ
の関係は第４図で示した図でフレームカウント値１６を
キャラクタカウント値１８ｉこ食えただけで、他は同じ
である。したかって第１０図ＯＪ中間調制御回路１４ｃ
／Ｊ発生する中間調信号２０は、最初のタイミングでは
キャラクタカウンタ１７がフレームカウントｆ１α１６
にリセットさ石、ているため、キャラクタカウント値１
８がフレームカウント値１６と等しくなり、フレームカ
ウント値１６の示すパターンの中間調信号となり、次の
タイミングではキャラクタカウンタ１７かデータシフト
信号１２によってゝゝ１“カウントアツプするため（フ
レームカウント値１６＋１）の示すパターンの信号とな
る。

さらに次のタイミングでは（フレームカウント値１６＋
２）の示すパターンの信号となる。このため各フレーム
での中間調信号２ｏは第１１図１こ示すように最初＆Ｊ
タイミングで出力される８ビツトのパターンは異なるが
、その後は３ビットおきＩごｏＮ″となるパターンとな
る。又、第１０図でのキャラクタカウンタ１７はライン
信号１７で、毎ライン先頭でフレームカウント値１６ヲ
ロートするため、同一フレームでは化ライン第１１図の
パターンとなる。又、キャラクタカウンタ１７は％　ｏ
／／　、　′１“、′２“そくり返する進ＣＱカウンタ
であるから、第１１図で示した２４ビツト以降は、第１
１図で示した２４ヒントａ＞　（り返し♂なることも容
易（こ推測できる。

次に第６の実施例を第１２図、第１３図を用いて説明す
る。第１２図は、第１図の中間調制御回路１４と表示制
御回路２１と間に入れ、中間調信号２ｏをライン方向の
制御を行なうライン制御回路の実施例である。ピットセ
レクタ６１は、フレーム信号ｉｏが気ハイ“の時ライン
伯゛号１１でリセットされ、その後ライン信号１１によ
り、ライン数をカウントする２進カウンタであるライン
カウンタ３３　ＣＩＪ出力（ライン偶奇信号３４）のゝ
ロー“、″ハイ″によりＡ翻に接続されたチータロｂ側
に接続さ才またデータを選択し、勅中間調倍ちろ２古し
て出力する。第１２図において、ビットセレクタ６１の
Ａ　４ＪＪＩＪデータ入力には中間調信号２０を、その
ままのビット対応で接続し、Ｂ　Ｉｌｌｌｌメータには
中間調借上・２０のビットを１ビットシフトして接続し
、Ｂａ１ｌテーク入力の′Ｏ″ビット人力には中間調信
号２０の１７“ビットを接続している。したがって、ラ
イン偶を信号３４が偶数う１ンを示すゝロー″の場合は
、ピットセレクタ５１の出力である蛎中間調伯゛号６２
はＡ側データ入力である中間ｈイ＝号２０そのものとな
り、ライン偶奇信号６４が相数ラインを示すゝハイ／／
の時はＢ側データ入力である中間調信号２０をトクルシ
フトした値となる。）シたがって、訪中同調信号３２に
より発生する中間調表示での数品表示データは、第１４
図（こ示すように、奇数ラインでυツバターンが、偶数
ラインυ」パターンを石に１ビットシフトしたパターン
となる。第１２図では、ライン数をカウントするライン
カウンタを２進とし、そり出力であ、１９　。

るライン偶奇信号３４の値（こより中間調信号２ｏをそ
ＯＪ　ｔ　ｔのパターンと１ビットトクルシフトしたパ
ターンを切換え、期中間調信号としたが、ラインカウン
タ３６を３進とし、その値により、そのままαＪツバタ
ーン１ビツトトグルシフトしたパターン。

２ビットトクルシフトしたパターンミニ択し、新生間調
信号３２とすることも可能である。又、Ｎフレームに１
回’ＯＮ“、又はゝＯＢ″Ｐ′する中間調表示では、シ
フトしないパターンと、１〜Ｎ−１ビツトトグルシフト
したパターンαＪＮイ昌１のパターンそＮ造り下のライ
ンカウンタ３３の出力により、切換新空間調信号５２と
することも同＆に実現できる。

これ才で述べてきた、中間調表示では、あるビットに鬼
目するとＮ（Ｎは２以上の整数）フレームにＭ　（？Ｖ
すは丁く以下の整数）画表示ＯＮ又はＯＦＦで中間調表
示を行なっている。そのため、液晶駆動では、フレーム
ごとに、＋、−の亀圧多こよる交流駆動を行なっている
ため、Ｎが偶数の時、例えば、４フレーム（こ１　回０
．Ｊ　表示（ＪＮでは、フレームで（ＯＮ、　ＯＦＦ、
　０１１’、　ＯＦＦ’）　　とした場合で、も・２０
　・し交流駆動が（＋、−，＋、−）とした場合、十のみの
電圧Ｑ）駆動となり、液晶が直流駆動となる。

そこで、Ｎが偶数の時は、１ｚＸＬ（Ｌは整数）フレー
ムごとにカウントしないフレームを設け、すなわち、フ
レームカウント値１６を、例えば、上記４フレーム制御
ではＬ＝１としく０，１，２，３゜３．０，１，２．３
）とし、最初の表示Ｏへでは＋電圧、？にの表示ＯＮで
は一電圧での動駆動することで又流駆動が実現できる。

以上これまで述べてきた中間調表示（ロ）路をＸ−２手
中類（例えば１／８　、　１１５　、　１ン３表示ＯＮ
、１／８゜１１５　、　７３表表示　Ｆ　Ｆする神知）
用意し、全フレーム表示ＯＮ、全フレーム表示ＯＦ’　
Ｆを含めＸ種（８種類）（Ｉ）階調表示が行えるよう番
こする。表示メモリを各カラーデータを記憶するカラー
メモリとし、カラーデータの示す色（こ従い、Ｘ棟のう
ち１つの中間調信号を選択して液晶表示データとするこ
とでＸＶ！１ＩＡＩ（８階調）表示が可能となる。

又、これらの中間調表示回路５階調表示回路を液晶表示
パイ・ルに設け、液晶表示バ坏ルそ中間調階調パネルと
することができる。以下、そのデータインターフェイス
の１実施例を第１４図を用いて説明する。

モノクロ液晶パネルは現在、上／下２分割方式を採用し
ているのが主流であり、又各々ＯＪデータは一１ｚ　４
ビツト下用４ビツトである。そのため階調表示回路を液
晶パネル（こ設けると、そのデータインターフェイスは
入力がカラーデータとなり、例えは、８階調表示では、
Ｒｅｄ　、　Ｇｒｅｅｎ　、　Ｂｌｕｅの色データが必
要となり、上、下画面用名−４Ｘ３−１２ピツト計２４
ビツトなる。

そこで、第１４図に示すように上側データと下側データ
とマルチブレクスし、液晶表示データ２２とし、データ
シフト信号１２Ｑ）立下りエツジで上側データを、立上
りエツジで下側データをラッチすることで、カラーチー
タインターフェイスのビット幅を１／２にすることがで
きる。

又興１５図に示すように、上側、下側のデータ共立下り
エツジとし、ライン信号１１　後＆Ｊデータシフト信号
１２の１　、　３．　５・・・の奇数番目Ｑつ、クロッ
クで上側データ、２，４．６・・・の偶数番目のクロッ
クで下側データをラッチするこａでも、第１４図と同様
、カラーチータインターフェイスのビット幅ヲ１／２に
することが可能である。

これまで述べた中間調表示回路を複数個設ける事（こよ
り多階調表示を行う事かできる。多階調表示を行う事に
より、カラー表示用の信号がモノクロ液晶表示装置に入
力された場合にも擬似的にカラー表示ができる。この場
合カラー表示のも色を多階調σ〕各階調に割り当てる。

Ｘ（Ｘは自然数）色のカラー表示に対応させた多階調表
示装＃Ｌについて次に説明する。

〔発明の効果〕

本発明によれば、ビット、ラインごとにフレーム間引き
のタイミングが異なるため、広い面積での中間調表示に
おいても、フレームごとの表示ＯＮ、ＯＦＦ”のちらつ
きが目立たないという効果がある。

又、ライン方向においてもフレーム間引きのタイミング
を異ならせるため、クロストークが発生しにくくなると
いう効果がある。

フレーム間引き方式において、Ｎ（Ｎは２以上の整数）
フレームに１回の表示ＯＮ、又は表示ＯＦ’　Ｆ　ｉ用
いて、中間調表示するため表示ＯＮ。

ＯＦＦのタイミングが均一となり、液晶に加わる実効電
圧が均一となり、フリッカが目立たないという効果があ
る。

階調制御回路を液晶表示パネルに設けることにより、液
晶表示パネルの特性が変る毎に、システム内の表示装置
を変える８賛がないという効果がある。又、この時、液
晶表示パネルが上／下２分割方弐〇Ｊ場合、表示データ
を上画面、下画面交互とすることｌこより、表示データ
のインターフェイスを１／２にできるという効果がある
。

又、表示データをラッテするタイミングをデータシフト
信号のクロックで交互ラッチ、又は立上り、立下りエツ
ジとすることで、上画面、下画面ＯＪラッテクロックを
１信号で可能となる効果がある０

【図面の簡単な説明】

第１図は、本発明の一実施例の液晶表示装置のブロック
図、第２図は従来の液晶表示装置のブロック図、第６図
は中間調表示の時の液晶表示データと液晶表示パネルで
の表示ＯＪ　［１係を表す図、第４図はフレーム数とビ
ット中間調信号の関係を表す図、第５図は表示制御回路
の動作を表す図、第６図は中間調表示の各フレームでの
表示の様子を表す図である。第７図は５フレームに１回
表示ＯＮのフレーム数おビット中間調信号の関係を表す
図、第８図は８フレームに６画表示ＯＮのフレーム数と
ビット中間調信号の関係を表Ｔ図で、第９図は、６フレ
ームに１回表示ＯＮとするビット中間調信号発生回路の
構成を表す図である。第１０図は、中間調制御回路の第
２の実施例を表す図、第１１図は、第１０図の中間調制
御回路の発生するビット中間調信号の様子を表す図、第
１２図はライン制御回路の構成を表す図で、第１６図は
第１２図のライン制御回路を中間調制御回路（こ加えた
時のフレーム数と新生間調信号の様子を表す図である。第１４図、第１５図は、中間調制御回路を液晶表示バネ
ルに設け、さらに、液晶表示パネルが上下、２分割方式
時の液晶表示データとデータシフト信号ＯＪインターフ
ェイスの１例ヲ衣す図である。符号の説明１・・・発搗器　２・・キャラクタクロック　６・・・
表示アドレス発生回路　４・・・表示アドレス　５・・
・表示メモリ　６・・・表示データ　７・・・属性メモ
リ８・・属性データ　９・・タイミング信号発生回路１
０・・・フレーム信号　１１・・・ライン信号　１２・
・データシフト信号　１４・・・中間調制御回路　１５
・・・フレームカウンタ　１６・・・フレームカウント
値　１７・・・キャラクタカウンタ　１８・・キャラク
タカウント値　１９・・・ビット中間調信号発生回路　
２０・・・ビット中間調信号　２１・・・表示制御回路
　２２・・・液晶表示データ　２６・・・液晶表示パネ
ル　２４・・中間調信号発生回路　２５・・中間調信号
　２６・・・デコーダＡ２７・・・デコーダＢ　　２８
・・・デコーダＣ２９・・・ＮＯＴ回路　３０・・・論
理積回路　６１・・・ビットセレクタ６２・・・新空間
調信号　３６・・・ラインカウンタ　６４・・・第１図

Claims

【特許請求の範囲】１、順次表示アドレスを出力する表示アドレス発生回路
と、表示データを記憶する表示メモリが接続される接続
端と、表示タイミング信号を発生する表示タイミング信
号発生回路を備え、該表示アドレス発生回路から供給さ
れる表示アドレスにしたがつて該表示メモリから読みだ
された表示データを表示信号として出力する液晶表示制
御回路において、該表示タイミング信号に応じて、液晶
表示装置における表示フレーム数をカウントするフレー
ムカウンタと、該フレームカウンタのカウント値に応じ
て、少なくとも１以上のビットのオンタイミングが異な
る複数ビットの中間調信号を発生する中間調信号発生手
段と、該表示メモリから読みだされた表示データと該中
間信号の各ビットをそれぞれ比較し、比較信号を表示信
号として出力する中間調制御手段を備えた事を特徴とす
る液晶表示制御回路。２、請求項１の液晶表示制御回路
において、該表示メモリから読み出される表示データは
表示キャラクタ毎の複数ビットのデータとして該中間調
制御手段に供給され、該中間調信号発生回路は、該表示
メモリから読み出される表示データのキャラクタ数をカ
ウントするキャラクタカウンタを備え、キャラクタ数に
応じて異なるパターンの中間調信号を発生する事を特徴
とする液晶表示制御回路。３、請求項１又は２の液晶表示制御回路において、該中
間調信号発生回路は、該表示メモリから読み出される表
示データの表示ライン数をカウントするラインカウンタ
を備え、ライン数に応じて異なるパターンの中間調信号
を発生する事を特徴とする液晶表示制御回路。４、順次表示アドレスを出力する表示アドレス発生回路
と、表示データを記憶する表示メモリと、液晶表示パネ
ルでの表示タイミング信号を発生する表示タイミング信
号発生回路を備え、該表示アドレス発生回路から供給さ
れる表示アドレスにしたがつて該表示メモリから読みだ
された表示データを表示信号として出力する液晶表示制
御回路において、該表示タイミング信号に応じて、液晶
表示装置における表示フレーム数をカウントするフレー
ムカウンタと、該フレームカウンタのカウント値に応じ
て、少なくとも１以上のビットのオンタイミングが異な
る複数ビットの第１の中間調信号を発生する第１の中間
調信号発生手段と、該フレームカウンタのカウント値に
応じて、第１の中間調信号のオン時間比率と異なるオン
時間比率を有し、少なくとも１以上のビットのオンタイ
ミングが異なる複数ビットの第２の中間調信号を発生す
る第２の中間調信号発生手段と、該表示メモリから読み
だされた表示データの階調に応じて該第１の中間調信号
と第２の中間調信号を選択し、選択された中間調信号と
該表示メモリから読みだされた表示データの各ビットを
それぞれ比較し、比較信号を表示信号として出力する中
間調制御手段を備えた事を特徴とする液晶表示制御回路
。５、順次表示アドレスを出力する表示アドレス発生回路
と、表示データを記憶する表示メモリと、液晶表示パネ
ルでの表示タイミング信号を発生する表示タイミング信
号発生回路を備え、該表示アドレス発生回路から供給さ
れる表示アドレスにしたがつて該表示メモリから読みだ
された表示データを表示信号として出力する液晶表示制
御回路において、オン時間比率の異なるＮ（Ｎは２以上
の整数）種の中間調信号を発生する中間調信号発生手段
と、該表示メモリから読みだされた表示データの階調に
応じて該Ｎ種の中間調信号から１つの中間調信号を選択
し、選択された中間調信号と該表示メモリから読みださ
れた表示データの各ビットをそれぞれ比較し、比較信号
を表示信号として出力する中間調制御手段を備えた事を
特徴とする液晶表示制御回路。６、請求項５の液晶表示制御回路において、該中間調信
号発生手段は表示フレーム数に応じて、少なくとも１以
上のビットのオンタイミングが異なる複数ビットの中間
調信号を発生する事を特徴とする液晶表示制御回路。７、表示フレーム数をカウントするフレームカウンタの
カウント値に応じて、Ｎ（Ｎは２以上の偶数）フレーム
中のＭ（ＭはＮより小さい正の整数）フレームは表示し
、Ｎ−Ｍフレームは非表示とすることにより、中間調表
示を行なう中間調表示方式において、該フレームカウン
タのカウントをＭ×Ｌ（Ｌは正の整数）フレーム毎に停
止させる事を特徴とする液晶表示制御回路。８、順次表示アドレスを出力する表示アドレス発生回路
と、表示データを記憶する表示メモリが接続される接続
端と、表示タイミング信号を発生する表示タイミング信
号発生回路と、液晶表示装置と、該表示タイミング信号
に応じて、液晶表示装置における表示フレーム数をカウ
ントするフレームカウンタと、該フレームカウンタのカ
ウント値に応じて、少なくとも１以上のビットのオンタ
イミングが異なる複数ビットの中間調信号を発生する中
間調信号発生手段と、該表示メモリから読みだされた表
示データと該中間調信号の各ビットをそれぞれ比較し、
比較信号を表示信号として出力する中間調制御手段と、
を同一液晶表示パネル上に備えた事を特徴とする液晶表
示制御回路。９、上下２画面に分割された液晶表示手段を備え、該上
下２画面の液晶表示手段に交互に表示信号が供給される
液晶表示パネルにおいて、データシフトクロックに従つ
て表示データをラッチするラッチ手段を備え、該ラッチ
手段はデータシフトクロック毎に上画面用信号と下画面
用信号を交互にラッチする事を特徴とする液晶表示パネ
ル。１０、請求項９の液晶表示パネルにおいて、該ラッチ手
段は該データシフトクロックの立上りおよび立ち下がり
毎に上画面用信号と下画面用信号を交互にラッチする事
を特徴とする液晶表示パネル。