JPS6125194A

JPS6125194A - 表示制御装置

Info

Publication number: JPS6125194A
Application number: JP14558184A
Authority: JP
Inventors: 石井　孝寿
Original assignee: ASCII Corp
Current assignee: ASCII Corp
Priority date: 1984-07-13
Filing date: 1984-07-13
Publication date: 1986-02-04

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［技術分野］本発明は、表示用制御装置の改良と統一に関する。

［背景技術］従来においては、ＣＲＴと比較して、液晶（以下、ｒＬ
ｃＤＪという）が小型であった。たとえば、１画面当た
り、ＣＲＴでは８０字Ｘ２５行の表示ができたのに、Ｌ
ＣＤでは４０字×４行しか表示できなかった。このため
に、Ｌ　ＣＤ円表示制御装置とＣＲＴ用表示υ制御装置
とは全く別のものであり、それらの一方の表示制御装置
によって、他方の表示制御装置を共用することができな
かった。

ところで、近年、ハンドベルトコンピュータ（ｇ、下、
「トＩ　ＨＣＪという）が普及し、このｌ−１１−（Ｃ
の表示装置は、低消費電力である必要性からしＣＤ表示
装置が用いられている。この場合、Ｌ　ＣＤは、画面の
上下方向に２つに分けられて互いに密着配置し、並列表
示を行なっている。そして、Ｈ，ＨＣは高性能化および
高機能化が進んでおり、ＬＣＤの表示性能はＣＲＴの表
示性能に近付きつつある。したがって、ＨＨＣにおいて
、Ｉ−ＣＤおよびＣＲＴの画表示装置を駆動できる表示
用制御装置の出現が要請されている。このような要請が
行なわれるのは、現在、ＬＣＤとＣＲＴとで全く賃なる
表示制御を行なっているものの、ＬＣＤとＣＲＴとは、
木質的には同じ表示制御を行なうことができるものであ
るという背景があるからである。

［背景技術の問題点］しかし、現実的には、まず、ＬＣＤの表示仕様が物理的
に固定されている（たとえば、水平の走査線の数が１゜
ＣＤによって固定されている）し、ＬＣＤの場合は垂直
または水平の帰線が必要ないので、ラフ１−ウ１アの互
換性を完全に維持したまま、それらの種々の仕様を有す
るＬ　ＣＤに対して、ＣＲＴと同様に充分な表示制御を
行なうＣとができないという問題がある。

また、従来は、Ｌ　Ｇ　Ｉ）は階′ｔＩＡ表示（中間調
）ができないために、ＣＲＴと同じ表示ができないとい
う問題がある。

さらには、ＬＣＤは一般に表示クロックスピードが遅い
のぐ表示制御装置のスピードが「くなり、ＣＰＵからの
メモリのアクセスも涯くなってしまい、ＣＲ７表示の場
合よりも装置の性能が低下するという問題がある。

また、従来の表示制御装置は、外部レジスタの追加がで
きないので、構成制御が必要な場合に、これに必要な回
路が多くなるという問題がある。

さらに、従来のソフトウェアを使用する場合、装置が機
能拡張されていると、そのソフトウェアの実行に隙し機
能拡張部の保護ができないという問題もある。

［発明の目的］本発明は、上記従来の問題点に着目してなされたもので
あり−、ソフトウェアの互換性を完全に維持したまま、
それらの種々の仕様を実現し、ＬＣＤ表示において階調
表示を行ない、ＣＲ７表示と同じ程度のアクセスを実現
し、構成制御を可能とし、さらに、従来のソフトウェア
において機能拡張した場合の保護ができる表示制御回路
を提供することを目的とするものである。

［発明の概要］本発明は、ＣＲＴを表示制御するモード、または液晶を
表示制御するモードを選択するモード選択手段を設り、
そのＣＲＴの表示制御を実行する手段と、その液晶の表
示制御を実行する手段とを有するものである。

［発明の実施例１第１図は、本発明の一実施例を示すブロック図である。

ＬＣＤＣ１０は、Ｌ　ＣＤ　＊　ｔｃ　Ｇａ　ＣＲＴ　
（７）表示を制御ｔ　６　Ｌ−Ｓ　Ｉ　テａ　ル。この
ＬｃＤｃｌｏは、ＣＲＴコントローラ１１と、データ信
号を増幅する　−ドライバ１２と、アトリビュートグラ
フィック１３と、アルファ１４と、カラーセレクタ１５
と、色変換を行なう色パレット１６と、コンポジットカ
ラージェネレータ１７と、モードセレクトレジスタ７１
とを有する。ＣＲＴ　７Ｊントローラ１１は、パラメー
タをヒツトするとそれに基づいてタイミング信号を発生
ずるものである。カラーセレクタ１５は、表示す段２ｏ
としてカラーＣＲＴを使用する場合にはカラーを指定す
る４ビツトのデジタル信号を出力する一ｂのである。コ
ンポジットカラージエネＬ／−夕１７は、Ｙ信号を作る
ため及びアナログＲＧＢ信号を作るために、Ｄ／Ａ変換
したり、ＬＣＤのタイプ１〜３の各゛モードに合せて出
力信号を発生するものである。

ＬＣＤＣｌ０は、また、内部コントロールレジスタ１８
および第１図に示す回路を有する。

表示手段２０としては、ＣＲＴまたはＬＣＤが使用され
る。

ＬＣＤＣ１０の外部には、ＤＲＡＭまたはＳＲＡＭから
なるＶＲＡＭ（ビデオ用ＲＡＭ）３０と、ＣＰＵからの
アドレス信号をラッチするアドレスラッチ３１と、ＬＣ
ＤＣ１０からのデータをラッチするデータラッチ３２と
、データラッチ３２からの信号に基づいて、文字情報を
ドツトに変えるキャラクタジェネレータ３３と、内部コ
ントロールレジスタ１８からのデータを受ける外部コン
トロールレジスタ３４とが設けられている。

次に、上記実施例の動作の概要について説明する。

第２図は、ＬＣＤＣ１０の中に設けられたＩ１０レジス
タの総てを示す図である。このＩ１０レジスタは、互い
に異なる複数のレジスタの機能を有する。

ここで、表示手段２０としてのＣＲＴに、文字を表示す
るには、図示しないＣＰＵからのデータ信号がドライバ
１２を芥してＶ　ＲＡ　Ｍに一旦書込まれる。Ｃｔｔ丁
Ｃ１０は、ＣＲＴの同期・走査に合せてＶＲＡＭ３０を
繰返し読出す。この読出しデータはデータラッチ３２に
ラッチされ、そのデータがキャラクタジェネレータ３３
およびアルファ１４によつＣドラ１−に変えられ、カラ
ーセレクタ１５によって色信号に変換されてＣＲＴに送
られる。また、色変換を行ないたい場合には、カラーパ
レット１６が使用され、コンポジットカラージェネレー
タ１７によってＤ／Ａ変換されてＹ信号がＣＲＴに送ら
れる。

一方、表示手段２０として、ＬＣＤを使用した場合には
、コンポジットカラージェネレータ１７において、Ｄ／
Ａ変換されずに、別の操作によってＬＣＤを表示制御す
る。この操作については、後述する。なお、ＬＣＤを使
用した場合に、そのＬＣＤに送られる信号は、第１図に
おいてＬＣＤＣ１０と表示手段２０との間のインタフェ
ースに、（）で囲んで示しである。

このようにして、上記インタフェースは、ＣＲＴとＬＣ
Ｄとに共用されている。

Ｉ１０レジスタに、アドレス信号として、Ｄ（ＨＥ　Ｘ
　）　ツまり、Ｎ１０１Ｊを送ると、第２図の表に示す
ように、データｒＰ、Ｄ６．・・・・・・・・・。

ＤＯＪを書込むことができる。こΦデータは、第３図に
示すレジスタバンクのアドレスとしての機能を有するレ
ジスタを指定するものである。ここで、上記ｒＰＪは後
述するプロテクトビットであるが、これを別にし、［Ｄ
Ｏ，・・・・・・・・・、ＤＯＪの７ピツトが、第３図
に示すアドレスと同じものであり、このアドレスと各レ
ジスタの機能との対応関係は、同じく第３図に示しであ
る。

たとえば、第２図のアドレスＤ　（ＨＥＸ）における［
ＤＯ，・・・・・・・・・、ＤＯ」の７ピツトが、１”
１１００１０１」であれば、第３図における７ピツトの
データはモニタコントロールとしてのレジスタの機能を
発揮りる。この場合、ビット７は、人力手段としてマウ
スまたはライ１へペンを選択するビットであり、それが
「１」のときにマウスを選択し、それが「０」のときに
ライトベンを選択するものである。ビット６は、第１図
に′示すＶＲＡＭ３０としてＳＩＩＡＭ（スタディツク
ＲＡ　Ｍ　）またはＤＲＡＭ　（ダイナミックＲＡＭ）
を選択するビットであり、それが「１」のとぎにＳＲＡ
Ｍを選択し、それが「０」のときにＤＲＡＭを選択する
ものである。ビット５は、表示手段２０としてＬＣＤま
たはＣＲＴを選択するビットであり、それが「１」のと
きにＬＣＤを選択し、それがｒＯＪのときにＣＲＴ’を
選択するものである。

一方、第２図のアドレスＤ（＋」ＥＸ）におけるｒＤ６
．−、　ＤＯＪ　ｆ）７ヒｙ　ト１ｆｉ、［１１゜０１
１０Ｊであれば、第３図における８ビツトのデータはテ
スト／ＬＣＤコントロール／ラスタアジャストとしての
レジスタの機能を発揮する。このｌｌ、ビｙ　ｌ”５，
４．３．２Ｇ、ｔ、ＬＣＤのタイプ１〜３（これらの各
タイプについては後述する）を選択づ゛るビットであり
、ビット１．Ｏは、第４図で説明する垂直表示位置（ラ
スタアジャスト）の量を選択するビットである。

第４図は、垂直表示位置調整回路を示す図である。

垂直表示位置調整回路４０は、シフトレジスタ４１とセ
レクタ４２とで構成されている。シフトレジスタ４１は
、垂直同期信号と、クロックとしての水平同期信号とを
受【プ、その・水平同期信号が０．１．・・・・・・、
５，６個それぞれ遅れた信号を出力するものである。入
力された水平同期信号と同じタイミングの出力信号が上
部フレーム信号Ｆ　ｌ−Ｍ（ｔＪ）となる。この上部フ
レーム信号ＦＬＭ（Ｕ）は、画面の垂直方向の上部に設
けた上部液晶４３（第４図Ｂ参照）を走査するとぎにタ
イミングを取るものである。

セレクタ４２は、シフトレジスタ４１の出力信号を選択
し、下部フレーム信号ＦＬＭ（Ｌ）として送出すもので
ある。下部フレーム信号ＦＬ−Ｍ（Ｌ）は、画面の垂直
方向の下部に設けた下部液晶４４（第４図１３参照）を
走査するときにタイミングを取るものであり、画面の走
査線の数に応じて、上部液晶４３の表示位相に対して、
下部液晶４４の表示位相を変化させるものである。実施
例の場合には、下部液晶４３の表示位相に対して、下部
液晶４４の表示位相が遅れている。なお、上部液晶４３
と下部液晶４４とを密着して配設することによって１つ
の画面を構成している。

たとえば、第４図Ｂに示すように、６４０ｘ２０４のＬ
　ＣＩ）を使用し、６４０ｘ２００の画面を表示する場
合には１．Ｆ部液晶４３のボーダー４３ｂとして２木の
走査線分だけ表示部４３ｄを下げる必要がある。このた
めに、下部フレーム信号ＦＬＭ（Ｌ）は、走査線２本分
だけ遅れる。この状態を第４図Ａに示しである。

第４図において、ラスタアジャストＯ信号（第３図にお
いてはＲＡＪＯで示されている）と、ラスタアジヤス］
−１信号（第３図においてはＲＡＪｌで示されている）
とを変化させることによって、下部フレーム信号ＦＬＭ
（Ｌｌ）の遅れ量を制御できる。すなわち、ラスタアジ
ャストＯ信号、ラスタアジャスト１信号を、ｒｏ、ＯＪ
　、ｒＯ，１ｊ　。

ｒｌ、ＯＪ、ｒｌ、ＩＪにすると、遅れ本数は、それぞ
れ０，２，４．６本である。この涯れ本数を適当に調節
することによって、上部液晶４３ど下部液晶４４との間
で、表示部分の切れ目が生じないようにすることかでき
る。

第５図は、コンポジットカラージェネレータ１７の詳細
を示す回路図である。この−回路１７は、ＣＲＴを表示
する場合の表示制御信号と、ＬＣＤを表示する場合の表
示制御信号とを発生１゛るものであり、ＬＣＤ表示制御
信号としては、ＬＣＤのタイプ１，２．３用の３種類の
制御信号を発生する。

Ｄ／Ａコンバータ１７ａは、カラーパレット１６から受
けたＲ、Ｇ、Ｂのそれぞれのデジタル信号をアナログ信
号に変換するものであり、この変換されたアナログ信号
がＣＲＴの表示制御信号として使用される。アダー１７
ｂは、カラーパレット１６から送られたＲ、Ｇ、Ｂの各
デジタル信号を入力して、（４Ｇ＋２Ｒ十Ｂ＞の演算を
行ない、その演算結果に重みを付けて二進値として所定
のビット数で出ツノするものである。Ｄ／Ａコンバータ
１７ｃは、アダー１７ｂの出力信号をアナログに変換し
てＹ信号（輝度信号）としてＣＲＴに出力するものであ
る。

また、間引き回路１７ｄは、ＬＣＤに表示すべきドツト
の輝度に応じて、そのＬＣＤに印加する電圧のデユーテ
ィサイクルをドツト毎に変換させるものであり、１垂直
走査毎に出力値を決定する（間引く）ものである。この
間引き回路１７ｄは、ＲＯＭで構成され、その出力信号
はＬＣＤのタイプ１（後述する）用の表示制御データで
あり、この信号はシフトレジスタ５２（第５図Ａ参照）
に送られる。

フィールドカウンタ１７ｅは、垂直同期信号をカウント
し、その結果を３ビツトで出力するものである。この３
ピツトの出力信号と、アダー１７ｂの出力信号の上位４
ビツトとに基づいて、間引き回路１７ｄにおいて、上記
間引き動作を実行するものである。

直列−並列−１ンバータ１７ｆは、間引き回路１７ｄの
出力信昌を４ビツトの並列信号に変換するものである、
１このコンバータ１７ｆの出力信号はＬ　ＣＤのタイプ
２（後述する）用の表示データ信号であり、この信号は
シフトレジスタ５３（第５図Ｃ参照）に送られる。

ラッチ回路１７０は、アダー１７ｄの出力信号のうち、
上位４ビツトをラッチするものであり、ＬＣＤの輝度重
み信号を出力するものである。このラッチ回路１７Ｑの
出力信号はＬ　Ｃ’Ｄのタイプ３（後述する）用の表示
データ信号であり、この信号はシフ１−レジスタ５４（
第５図Ｃ参照）に送られる。

第５図Ｃ参照は、それぞれのタイプのＬ−ＣＤセグメン
トドライバー中のシフトレジスタの並び方を示す図であ
る。

これらの図において、シフトレジスタ５２．５３．５４
のそれぞれと液晶４３との間に存在するうッチは省略し
て示しである。

ＷＣＫ重みりｌコック回路は、ＣＲＴコントローラ１１
内に存在し、第３図のアドレス６７（＋−ＩＥ×）のピ
ッ１〜４〜０のＥＨビットに応じて、ＳＣＫクロックを
カウントダウン１−ることによって、重みりＯツクＷＣ
Ｋを作る。

そして、第５図Δには、１ドツトを単位として、間引き
回路１７ｄを使用して、画面の１垂自走査毎に、上記電
圧の印加を制御するものが示しである。これが、１．、
　ＣＤのタイプ１である。すなわち、液晶４３の水平方
向のドラ＋−数（たとえば３２０ドツト）と同じ数だけ
フリツブフ［１ツブ５２が設けられ、１つの１列シフト
レジスタを構成する。

このシフトレジスタには、間引き回路１７ｄの出力信号
が順次印加され、所定の表示を行なう。

第５図ＤＩよ、Ｌ　ＣＤのタイプ１，２において、８段
階の階調−１ント〔１−ルを行なつｌ〔場合のデータを
示した・ｂのである。つまり、輝度に応じて、８つのフ
ィールドのうち所定数のフィールドの間引きを行ない、
その間引きが行なわれた場合には、当該ドツトに電圧が
印加されない。これによって、平均の明るさが８段階に
制御できる。

ここで、所定フィールド（たとえば８つのフィールド）
を単位とし、その８フイールドの間において、所定のド
ツトに着目する。そして、そのドツトのＷＡ痕を最も高
くしたいときには、そのドツトに対応するフリップフロ
ップ５２に、８フイールドの総てについて電圧を印加す
る。これは、第５図りにおいて、ビットｒ１１１Ｊとし
て示しである。その輝度を中程度に高くしたいときには
、そのドツトに対応するフリップフロップ５２への信号
入力を、所定回数（所定フィールドについて）だけ間引
く。これ！よ、第５図りにおいて、たとえばビットＭＯ
ＯＪとして示しである。つまり、８フイールドのうち３
フイ一ルド分だけ間引く。

この間引く動作については、間引き回路１７ｄが実行す
る。

２方、第５図Ｂには、上記ＬＧＤのタイプ１と基本的に
は同じであるが、フリップフロップ５２の全部を直列に
１つのシフトレジスタを構成させる代りに、フリップ７
０ツブ５３の所定数によって１つ・のシフトレジスタを
構成させ、つまり、複数並相のシフ１−レジスタを有づ
るものを示しである。これが、ＬＣＤのタイプ２である
。このようにすることににつて、ＬＣＤのタイプ１より
も、フリップ７０ツブ５３の電力消費が少なくなる。

この場合も、第５図りで説明した原理が適用される。第
５図Ｂにおいては、フリップフロップ８０個で１つのシ
フトレジスタを構成し、全部で４つのシフトレジスタ（
■、■、■、■で示しである）が存在する例を示しであ
る。間引ぎ回路１７ｄからの輝度情報は、■、■、■、
■の順序で記憶され、その切換はクロックＥＣＫが行な
う。

また、第５図Ｃ参照Ｉよ、１ドツト毎に、輝度の幅の最
小単位時間を与えることによって、液晶４３への電圧の
印加を制御するものが示されている。

これが、ＬＣＤのタイプ３である。上記輝度の幅の最小
単位時間は、たとえば、交流化信号（１ドツトをドライ
ブする時間、１ラインをドライブする時間でもある）の
半サイクルの１６分の１である。これを実行するために
４ビツトを使用し、各ビットは、上記最小時間のそれぞ
れ１，２，４゜８倍の重み幅の意味を持たせ、つまり各
ビットに重みを持たせている。そして、１ドツト角に、
最小時間と重み幅とを４ピツトの値に対応して組合わせ
て、上記電圧の印加時間を制御するものである。

ラッチ回路１７０の出力信号と、ＬＣＤのドライブ波形
との関係の例を第５図Ｅに示しである。

つまり、１水平走査時間内に、輝度に応じて、輝度の幅
の最小単位時間の整数倍だけ、液晶に電圧を印加させる
。これによって、平均の明るさが１６段階に制御できる
。第５図Ｅの場合、−）２．５Ｖと−２，５■とを有す
る交流化信号に従って、所定のデユーティ波形で液晶に
電圧を印加する。

ＣＲＴコントローラ１１において、ウェイト重みパルス
ＷＣＫに基づいて、パルスＷＯ，Ｗ１．Ｗ３が作＝られ
る。パルスＷＯは、輝度の幅の最小単位時間に対応する
パルスである。パルスＷ１．Ｗ２）Ｗ３はそれぞれ、パ
ルスＷＯの２．４．８倍のパルス幅を有するパルスであ
る。ラッチ回路１７ｑの出カイ３号がｒｌｌｌｌＪの場
合には、１水平走査時間の総てに口って交流化信号が印
加されることが好ましいが、多少の隙間が存在してもよ
い。

すなわち、第６図に示すＬＤｎ　（ｎはＯ〜７の整数で
あり、このり、　Ｄ　ｎは、シフ１〜レジスタ５４から
送られるｊ“ジタル情報であって、４ビツトで構成され
ている）の各表示制御信号と、上記パルスＷＯ，Ｗ１．
Ｗ２．Ｗ３とを論理回路で処理した信号に基づいて、Ｌ
ＣＤを制御する。具体的には、４つのＡＮＤ回路と１つ
のＯＲ回路とが設けられ、ＬＤＯとＷＯとが１つ目のＡ
ＮＤ回路で処理され、ＬＤｌとＷｌとが２つ目のＡＮＤ
回路で処理され、Ｌ　Ｄ　２とＷ２とが３つ目のＡＮＤ
回路で処理され、Ｌ　Ｄ　３とＷ３とが４つ目のＡＮＤ
回路で処理され、上記４つのＡＮＤ回路の出力信号が上
記ＯＲ回路に入力され、このＯＲ回路の出力信号に基づ
いて、ＬＣＤのＷ度が制御される。

このようにして、ドツトの中間輝度（中間調）を複数設
定できる。

第６図は、各表示手段に対する表示制御信号を示した図
表である。

この図表では、ＣＲＴとＬ　ＣＤのタイプ１〜３とのそ
れぞれについて、発生する表示制御信号を示しである。

ここで、ＶＳＹＮＣは垂直同期信号であり、Ｈ８ＹＮＣ
は水平同期信号であり、ＬＣはシフトレジスタからラッ
チにビデオ信号を取出すクロックであり、ＳＣＫはビデ
オ信号をシフトレジスタに入れるりロックであり、ＥＣ
ＫはＬＣＤのドライバをイネーブルにするクロックであ
り、ＷＣＫは輝度の小みの単位となるウェイトクロック
である。そして、Ｂ、Ｇ、Ｒ，Ｙはそれぞれ青の原色輝
度化８．緑の原色輝度信号、赤の原色輝痩信号、モノク
ロ輝度信号である。また、ＣＩ−（は色位相信号であり
、Ｍは交流化信号である。なお、図中ＬＬ、Ｌはそれぞ
れ上部液晶用、下部液晶用を示１２号である。

第７図は、ＣＰＵタイムスロットと表示タイムスロット
との関係を示した図である。

第７図（１）には、ＣＰＵタイムスロットとＣＲＴの表
示タイムスロットとが示されており、両タイムス１コツ
トは互いにほぼ同じ長さで繰り返して発生する。一方、
第７図（２）には、ＣＰＬＪタイムスロットとＬＣＤの
表示タイムスロツ１へとが示されており、ＣＰＵタイム
スロットの長さはＬ−ＣＤの表示タイムスロットの長さ
のほぼ３倍に設定されている。

第７図（２）について、全体的に見ると、ＬＣＤの表示
タイムスロットの合計時間を短くし、ＣＰｔＪタイムス
ロットの合計時間を長くしている。

これは、ＬＣＤのアクセススピードがＣＲＴのそれより
も一般に遅いために、ＬＣＤの表示タイムスロットを少
なくしても支障がなく、これによって余裕ができた時間
をＣＰＵタイムスロットとして使用することによって、
ＣＰＵの動作を速くするためである。

第７図Ａは、液晶表示時のメモリアクセス高速化回路を
示す図である。

この図において、基本りロック回路６１からの基本クロ
ックが、ＣＲＴ用タイミング信号発生回路６２と、ＬＣ
Ｉ）用タイミング信号発生回路６３とに送られる。、ｃ
　Ｒ−ｒ用タイミング信号発生回路６２は、Ｃ１（［用
のローアドレスセレクト信号ＣＲＡＳとＣＲ−ｒ用のカ
ラムアドレスセレクト信号ＣＣＡＳとをセレクタ６４に
送る。ＬＣＤ用タイミング信号発生回路６３は、ＬＣＤ
用のローアドレスセレクト信号ＬＲＡＳとＬＣＤ用のカ
ラムアドレスセレクト信号しＣＡＳとをレジスタ６４に
送る。

また、セレクタ６５は、表示手段２０としてＣＲＴを使
用号るかまたはＬＣＤを使用するかを示ｔ　ＣＲＴ　／
　Ｌ　Ｇ　Ｄ切換え信号を受けて、セレクタ６４に対し
て、ＣＲＴ用のローアドレスセレクト信号ＣＲＡＳまた
はＬＣＤ用のローアドレスセレクト信号Ｌ　ＲΔＳを、
ローアドレスセレクト信号ＲＡＳとして出力させ、ＣＲ
Ｔ用のカラムアドレスセレクト信号ＣＣＡＳまたはｌ−
ＣＤ用のカラムアドレスセレクト信号ＬＣＡＳを、カラ
ムアドレスセレクト信号ＣＡＳとして出力させる。

これによって、第７図Ｄ（１）に示すＣＲＴ使用時のタ
イムスロットと、第７図（２）に示Ｔ　ｌ−ＣＤ使用時
のタイムスロットとが切換えて使用される。メモリアク
セスの繰り返しの１ザイクルの間に、ＣＲＴ使用時のタ
イムスロットにおいてはＣＰＵタイムスロットが２つで
あるのに対して、ＬＣ［）使用時のタイムスロットにお
いてはＣＰＵタイムスロットが３つとなるので、ＣＰＵ
の処理がいくぶん高速になる。図中、ＣＰＵはＣＰＵタ
イムスロット、ＣＲＴはＣＲＴタイムスロット、ＬＣＤ
はＬ　ＣＤタイムスロット、（Ｅ）は偶数番目、（０）
は奇数番目を示している。

なお、第７図Ｃは、ＣＲＴ使用時の一般的なタイムスロ
ットを示しである。図中、ＲＯＷはローアドレス信号、
Ｃ０１−はカラムアドレス信号を示すものである。

第７図Ｂは、ＬＣＤ表示時のＣＰＵアクセスがＣＲＴ表
示時のＣＰＬＪアクセスに比べて遅くなる回路図である
。この回路は、基本クロックをそのままタイミング信号
発生回路６７に送ったときに、第７図Ｄ（１）に示すＣ
ＲＴ使用時のタイムスロットが実行され、分周回路６６
によって基本クロックを１／２に分周してから、タイミ
ング信号発生回路６７に送ったときに、第７図Ｄ（３）
に示すＣＲＴ使用時のタイムスロットの状態になる。

第７図Ｂに示す回路よりも、第７図Δに示す回路の方が
、ＬＣＤ使用時のメモリアクセスが高速になる。

第８図は、外部フントロールレジスタを示す回路図であ
る。

図において、内部コントロールレジスタ１８は、Ｌ　Ｃ
Ｄ　Ｃ１０の中に設けられ、外部−〕ンＩ・ロールレジ
スタ３４は、ＬＣＤＣｌ０の外に設けられている。両コ
ントロールレジスタ１８．３４は、互いにデータバスを
介して接続されている。そして、グーｌ−３５は、水平
同期信号が出ているときに、データを受は入れるもので
ある。したがって、外部コントロールレジスタ３４は、
水平同期信号が発生しているときに、内部コントロール
レジスタ１８からデータを受けることができる。

その外部コントロールレジスタ３４の用途は種々考えら
れるが、たとえば、ＣＲＴと［ＯＤとの選択を行なう信
号を記憶したり、外部ページレジスタとして使用しても
よい。したがって、その外部コントロールレジスタ３４
によって、構成制御が可能になるという利点がある。

第８図Ａは、水平同期信号とデータバスの信号との関係
を示すタイムチャートである。第８図Ｂは、表示タイミ
ングと同期信号のタイミングとを承り図である。この図
にＪ５いで、斜線を施した部分が同期信号のタイミング
である。

なお、水平同期信号の代りに垂直同期信号を使用しても
よい。これらを含めてストローブパルスと呼ぶ。

第８５ｉｉｌのようにすることによって、外部コントロ
ールレジスタ３４を設ける場合、ＩＣのビン数を増やす
必要がなく、また、新たな周辺部品を必要としないとい
う利点がある。

第９図は、所定ビットをプロテクト１゛る回路図である
。

図において、モードセレクトレジスタ７１は、第１図の
ＬＣＤＣｌ０内に示してあり、ｃ　ｐ　ｕ　ｈｌらのア
ドレス８（ＨＥＸ）へのライトストローブ信号を受け、
ビットＯ〜７に対応する８つのモード選択信号を取込み
出力するものである。そのライトストローブ信号は、第
２図に示すＩ１０レジスタのボート８（１」ＥＸ）から
出力されるものである。ビット６および７の出力端子に
は、それぞれＡＮＤ回路７２．７３が接続されている。

ここで、ビット６は、拡張機能１６０Ｘ２００カラーモ
ードの意味を有するものであり、ビット７は、スタンバ
イモードの意味を有するものである。ＡＮＤ回路７’２
．７３の他端には、第２図に示すＩ１０レジスタのボー
トＤ　（ＨＥＸ）　、−すなわち、レジスタバンクアド
レスのビット７であるプロテクトビットｌＰＪの信号が
印加される。

つまり、プロテクトビットｒＰＪが「１１の場合には、
モードセレクトレジスタ７１のビット６゜７がそのまま
出力され、逆に、プロテクトビットｒ　Ｐ　Ｊが「０」
の場合には、モードセレクトレジスタ７１のビット６．
７が出力されない。ずなわち、プロチク１〜ビツトがレ
ットされた場合には、機能拡張されＩｃビットが無視さ
れる。

したがっ（、従来は、！ことえば、上記ビット６゜７は
使用されていなかったので、市場にあるソフトウェアに
おいてビット６．７を気にしないで使っているものがあ
ると予想される。つまり、上記例の場合、ピッｈ６，７
が定義されていないので、それらはｒ　Ｉ　Ｊ　’？−
もよく、また「０」でもよく、そのいずれであるかわか
らない状態Ｃある。ところが、機能拡張した場合には一
般に種々のプログラムの間ではＴ）−換性の維持が困難
であるが、その場合においても、プロテクトビットｒＰ
Ｊを「０」にしておぎざえづればにいので、ラフ１−ウ
ェアの互換性を確保する操作が非常に容易であるという
利点がある。

「発明の効果」本発明は、ラフ１〜ウエアの互換性を完全に維持したま
ま、それらの種々の仕様を実現でき、Ｌ　ＣＤ表示にお
いて階調表示が可能であるのでＣＲＴ表示と同じ程度の
利用が実現でき、また、構成制御を可能とし、さらに、
従来のソフトウェアにおいて機能拡張しｌζ場合の保護
が可能であるという効果を有する。１

【図面の簡単な説明】

第１図は本発明の一実施例を示り“ブロック図、第２図
はＩ１０レジスタの機能説明図、第３図はレジスタバン
クの説明図、第４図は垂直表示位置調整回路をノ１１り
回路図、第４図Ａはデータ信号とフレーム化）、：との
関係を示すタイムブヤ−１〜、第４図ＢはＬ　に　ｉ）
に−３ける表示状態を示す図、第５図はコンボジツ１−
カラージェネレータの詳細を示すブロック図、第５図Ａ
、Ｂ、Ｃは各タイプのしＣＤセグメン１−ドライバー中
のシフトレジスタの並び方を示Ｍ図、第５図りはｌ−Ｃ
Ｄのタイプ１゜２を使用した場合において、Ｙ信号を１
）／Ａ変換する前の上位３ビツトとフィールドとの関係
を六ず図、第５図トは輝度の最小単位時間の組合わせを
示す図、第６図は各表示手段に対する表示制御信号を示
す図表、第７図はＣＰＵタイムス１］ットと表示タイム
スロットとの一係を示す図、第７図Ａは液晶表示時のメ
モリアクセス高速化回路を示す図、第７Ｂ図は液晶表示
時のメモリアクセスが高速化されない回°路図、第７図
ＣはＣＲＴ使用時の一般的なタイムスロットを説明する
図、第７図りはメモリアクセスの繰り返しの１サイクル
を示す図、第８図は外部コントロールレジスタを示す図
、第８図Ａは外部コント０−ルレジスタのタイムチャー
ト、第８図Ｂは水平同期信号とデータバスの信号との関
係を示す図、第９図は所定ビットをプロテクトする回路
図である。１０・・・ＬＣＤＣ，１１・・・ＣＲＴコントローラ、
１７ａ・・・Ｄ／Ａコンバータ、１７ｂ・・・アダー、
１７Ｃ・・・Ｄ／Ａコンバータ、１７ｄ・・・間引き回
路、１７ｅ・・・フィールドカウンタ、１７ｆ・・・直
列−並列コンバータ、１８・・・内部コントロールレジ
スタ、１９・・・アドレスラッチ／タイミング発生、２
０・・・表示手段、３０・・・ＶＲＡＭ、３４・・・外
部コントロールレジスタ、４１・・・シフトレジスタ、
４２・・・セレクタ、４３・・・上部液晶、４４・・・
下部液晶、５２゜５３．５４・・・シフトレジスタ、７
１・・・モードセレクトレジスタ。特許出願人　　　株式会社アスキー第５図第５図Ａ第５図Ｃ第５図Ｄ第５図Ｅ　　　　　　　　　　１１氷モ走４に時間第６図第８図Ａ第８図Ｂ第９図

Claims

【特許請求の範囲】

（１）液晶の表示制御装置において、前記液晶における表示すべきドットの複数の中間輝度に
応じて、前記液晶に印加する電圧のデューティーサイク
ルを変化させるデューティーサイクル変化手段を設け、このデューティーサイクル変化手段は、１ドットを単位
として、画面の１垂直走査毎に、前記電圧の印加を間引
き制御するものであることを特徴とする表示制御装置。
（２）特許請求の範囲第１項において、前記デューティーサイクル変化手段は、垂直同期信号をカウントするフィールドカウンタと；このフィールドカウンタの出力信号と、ディジタル化し
た輝度信号とに応じて、画面の１ドット毎に、前記電圧
の印加を制御する制御データを出力するＲＯＭと；によって構成されることを特徴とする表示制御装置。
（３）液晶の表示制御装置において、前記液晶における表示すべきドットの複数の中間輝度に
応じて、前記液晶に印加する電圧のデューティーサイク
ルを変化させるデューティーサイクル変化手段を設け、このデューティーサイクル変化手段は、液晶用の表示コ
ントローラが輝度の幅の最小単位時間を前記液晶に与え
ることによって、その単位時間幅をもとにして、前記電
圧の印加波形を制御するものであることを特徴とする表
示制御装置。