JPH0844330A

JPH0844330A - 表示装置

Info

Publication number: JPH0844330A
Application number: JP6174572A
Authority: JP
Inventors: Masufumi Kawakami; 益史川上
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1994-07-26
Filing date: 1994-07-26
Publication date: 1996-02-16

Abstract

(57)【要約】【目的】従来、その使用方法によっては同時に表示可
能な色数に制限を受けていたものを、使用方法の如何に
かかわらず最大限の色数を同時表示することが可能な表
示装置を得る。【構成】ブリンクバッファから読み出した、表示する
ピクセルをブリンクさせるか否かを選択するブリンクデ
ータに基づいて、ブリンクビット変換手段が生成したデ
ータと、フレームバッファから読み出した、表示するピ
クセルの色データとを変換手段に入力し、ブリンクビッ
ト変換手段からのデータに従って表示部への表示色を、
フレ−ムバッファからのデータによる当該ピクセルのシ
ンボル色と背景色とに周期的に切り換えるようにした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、プラント監視システ
ム、ビル監視システムや、パーソナルコンピュータ、エ
ンジニアリングワークステ−ション等で使用される表示
装置に関するものであり、特にそのブリンク表示に関す
るものである。

【０００２】

【従来の技術】プラント監視システム等で使用されるコ
ンピュータでは、一般に、プラントの状態を表示装置の
ＣＲＴディスプレイなどの表示部に表示して、プラント
に異常が発生したとき、異常発生箇所あるいは異常発生
を知らせるメッセージ等を点滅させる、いわゆるブリン
ク表示を行うことによって、オペレーターに異常を通知
する仕組みがとられている。例えば、プラントにおいて
異常が検知された場合には、表示部に「異常発生」の文
字列の表示をブリンクさせることなどにより、オペレー
タが異常発生を容易に認知できるようになっている。

【０００３】このようなシステムで用いられている表示
装置は、例えば図４８に示すように構成されているのが
一般的である。図において、１は画像が表示される当該
表示装置の表示部としてのＣＲＴディスプレイであり、
２はこのＣＲＴディスプレイ１に表示する画像の各ピク
セルの色データを保持するためフレームバッファであ
る。３はＣＲＴディスプレイ１のラスタ走査に同期し
て、このフレームバッファ２からのデータの読み出しを
制御する読み出し手段である。４は読み出し手段３によ
ってフレームバッファ２から読み出されたピクセルの色
データをディジタル・アナログ変換し、ＣＲＴディスプ
レイ１の入力データを生成する変換手段（以下、通称に
従ってＲＡＭＤＡＣという）である。

【０００４】このように構成された表示装置にて、ＣＲ
Ｔディスプレイ１に絵や文字を表示する仕組みは次のよ
うになっている。ＣＲＴディスプレイ１上の画像は、図
４９に示すようにピクセル単位で表現されている。図４
９はＣＲＴディスプレイ１を前面から見た図であり、図
中の〇印（途中は・印で省略）はピクセルを表してい
る。なお、各ピクセルには便宜上、図４９に示すような
番号を付けておく。ＣＲＴディスプレイ１に画像を表示
するためには、ＣＲＴディスプレイ１上のすべてのピク
セルについて、表示したい色を指定する必要がある。こ
の指定は普通、フレームバッファ２上に色データを記述
することによって行われる。図５０にフレームバッファ
２のイメージ図を示す。この図５０は１ピクセルをｎ＋
１ビットとして表現したもので、Ｂ０，Ｂ１，・・・
・，Ｂｎはフレ−ムバッファ２上のビット０，１，・・
・・，ｎを示している。

【０００５】ＣＲＴディスプレイ１への表示は、図４８
に示すように読み出し手段３の制御の下に、ＣＲＴディ
スプレイ１のラスタ走査に同期してフレームバッファ２
よりピクセル０から順に各ピクセルの色データを読み出
し、読み出されたデータをＲＡＭＤＡＣ４でＣＲＴディ
スプレイ１の入力データに変換して、ＣＲＴディスプレ
イ１に出力することで実現している。

【０００６】以下、従来の表示装置について具体的に説
明する。図５１は例えば特公昭６４−７３８７号公報に
示された、ブリンク表示を実現できる従来の表示装置を
示す全体構成図である。図において、２１はこの表示装
置の全体制御を行う中央制御回路（以下ＣＰＵという）
であり、２２はそのプログラムが格納されたプログラム
メモリ、２３は処理過程のデータ類が格納されるデータ
メモリである。２４は図４８に示したフレームバッファ
２に相当するディスプレイメモリ（以下フレ−ムバッフ
ァという）であり、ＤＭ₀ 〜ＤＭ₃ で示した４つの画面
メモリで構成されている。２５はＣＰＵ２２の制御によ
って供給される図形情報を図形ピクセルパターンとして
フレームバッファ２４に格納するグラフィックディスプ
レイコントロールユニット（以下ＧＤＣという）であ
り、２６は図形パターンをブリンクさせるための論理／
テーブル回路である。２７はこれらＣＰＵ２１、プログ
ラムメモリ２２、データメモリ２３、ＧＤＣ２５、論理
／テーブル回路２６が接続されたデータバスであり、２
８は図４８に示したＣＲＴディスプレイ１と同等のＣＲ
Ｔディスプレイである。

【０００７】また、図５２は前記論理／テーブル回路２
６の詳細を示した構成図である。図において、２９はフ
レームバッファ２４の各画面メモリＤＭ₀ 〜ＤＭ₃ から
のドットデータをラッチするラッチ回路であり、３０は
色情報ＣＣと図形ブリンク情報ＢＢとを記憶して、前記
ラッチ回路２９にラッチされたデータに基づいてアクセ
スされるテーブルメモリである。

【０００８】次に動作について説明する。ＧＤＣ２５は
ＣＲＴディスプレイ２８のラスタ走査に同期してフレ−
ムバッファ２４にアクセスし、対応するピクセルの色デ
ータを読み出すようになっている。論理／テーブル回路
２６ではＣＰＵ２１の制御の下に、データバス２７を介
してテーブルに色情報ＣＣと図形ブリンク情報ＢＢを各
論理条件に応じて記憶し、また論理回路では上記フレ−
ムバッファ２４の４画面のラスタ走査に同期して読み出
されたピクセルの色データの論理によって対応のテーブ
ルを選択し、表示色およびブリンクの有無が決定され
る。

【０００９】以下、図５２を参照しながら詳細に説明す
る。今、フレ−ムバッファ２４の画面メモリＤＭ₀ には
三角形の図形Ｐ₁ が記憶され、画面メモリＤＭ₁ には三
角形の図形Ｐ₁ （画面メモリＤＭ₀ の図形Ｐ₁ と同一位
置）と円形の図形Ｐ₂ が記憶されているものとする。こ
れらのフレ−ムバッファ２４の画面メモリＤＭ₀ および
ＤＭ₁ には、ＣＲＴディスプレイ２８のラスタ走査に同
期して各々同一の位置が順次読み出されるが、図形デー
タのないＰ₃ の位置が読み出されると、ラッチ回路２９
のビットｂ₁ 、ｂ₂ がともに“０”となってテーブルメ
モリ３０のラインｔ₀ が指示され、そのデータが読み出
されてピクセルの色およびブリンクが決定される。ま
た、図形Ｐ₁ の位置が読み出されたときは、ラッチ回路
２９のビットｂ₁ 、ｂ₂ がともに“１”となって、テー
ブルメモリ３０のラインｔ₃ が指示される。同様に図形
Ｐ₂ の位置が読み出されるとラッチ回路２９の各ビット
は、ｂ₁ ＝０、ｂ₂ ＝１となってテーブルメモリ３０の
ラインｔ₂ が指示される。従って、テーブルメモリ３０
のラインｔ₃ のブリンクビットＢ₃ に“１”を記憶して
おくと図形Ｐ₁ がブリンク表示され、また、ブリンクビ
ットＢ₁ 、Ｂ₂ 、Ｂ_３のすべてに“１”を記憶しておけ
ば図形すべてがブリンクすることになる。

【００１０】

【発明が解決しようとする課題】従来の表示装置は以上
のように構成されているので、ブリンク周期は１種類に
限定されて固定され、その点灯時間と消灯時間とのパタ
ーンも固定されたものとなり、さらにブリンクするとき
の背景色（消灯時の色）も固定され、かつ１種類に限ら
れたものとなる。また、各ピクセルについてブリンクさ
せるか否かを、論理／テーブル回路２６側のテーブルで
制御しているため、ブリンクしている複数の同一色の図
形の一つのブリンクを停止させたり、ブリンクしていな
い複数の同一色の図形の一つにブリンクを開始させたり
するような操作ができない場合があり、ブリンクさせて
おきたい図形までブリンクを停止してしまったり、ブリ
ンクを希望しない図形までブリンクを開始してしまう可
能性がある。そのため、同一色の図形をブリンクありと
ブリンクなしで表示しようとした場合、表示可能な色数
が減少してしまう。すなわち、図５１に示したように、
フレ−ムバッファ２４に４つの画面メモリＤＭ_０〜Ｄ
Ｍ₃ を持たせることにより、１６色までの表示を可能と
しているが、同一色の図形をブリンクありとブリンクな
しで表示しようとした場合、例えばブリンクをしない赤
色とブリンクをする赤色とはフレ−ムバッファ２４上で
そのデータを別々の値にする必要があり、また、同じ赤
色のブリンクをさせる場合でも、図形Ａをブリンクさせ
ている時は図形Ｂはブリンクさせず、図形Ａをブリンク
させていない時は図形Ｂをブリンクさせるといったよう
に、異なるタイミングでブリンクさせるような場合に
は、フレ−ムバッファ２４上のデータを図形Ａと図形Ｂ
とで別々の値にする必要があり、その分だけ同時表示可
能な色数が減少し、使用方法（表示させたい色とブリン
クの有無等）によっては十分に色数を確保できない場合
が生じるなどの問題点があった。

【００１１】この発明は上記のような問題点を解消する
ためになされたもので、従来、その使用方法によっては
表示可能な色数が制限されていたものを、使用方法にか
かわらず最大限の色数を表示可能とし、さらに、従来は
固定長、１種類、単調であったブリンク周期を、可変
長、複数周期混在可能、ブリンクパターン設定可能と
し、１種類、かつ固定であった背景色を複数種類の混在
を可能、かつ外部からの設定変更も可能な表示装置を得
ることを目的とする。

【００１２】

【課題を解決するための手段】請求項１に記載の発明に
係る表示装置は、表示するピクセルをブリンクさせるか
否かについてのデータを保持しているブリンク用バッフ
ァと、このブリンク用バッファのデータおよび表示する
ピクセルの色データを保存しているフレ−ムバッファの
データから、ピクセルの表示色を指定するデータを生成
するブリンク生成手段とを設けたものである。

【００１３】また、請求項２に記載の発明に係る表示装
置は、表示するピクセルをブリンクさせるか否かについ
てのデータを保持しているブリンク用バッファと、この
ブリンク用バッファからのデータより表示色を切り換え
るためのデータを生成するブリンクビット変換手段とを
設け、変換手段がこのブリンクビット変換手段からのデ
ータと、表示するピクセルの色データを保存しているフ
レ−ムバッファからのデータに基づいて、表示部の入力
データを生成するようにしたものである。

【００１４】また、請求項３に記載の発明に係る表示装
置は、ピクセルをブリンクさせるか否かについてのデー
タを保持しているブリンク用バッファを、ピクセルの色
データを保存しているフレ−ムバッファ内にその一部と
して設けたものである。

【００１５】また、請求項４に記載の発明に係る表示装
置は、ピクセルをブリンクさせるか否かについてのデー
タを保持しているブリンク用バッファを、複数ビット構
成としたものである。

【００１６】また、請求項５に記載の発明に係る表示装
置は、ブリンク時のブリンク周期を外部より設定するた
めのブリンク周期設定手段と、そのブリンク周期に基づ
いてブリンク周期信号を生成してブリンク生成手段やブ
リンクビット変換手段に通知するブリンク周期生成手段
とを設けたものである。

【００１７】また、請求項６に記載の発明に係る表示装
置は、ブリンク時のブリンクパターンを外部より設定す
るためのブリンクパターン設定手段と、そのブリンクパ
ターンに基づいてブリンクパターン信号を生成してブリ
ンク生成手段やブリンクビット変換手段に通知するブリ
ンクパターン生成手段を設けたものである。

【００１８】また、請求項７に記載の発明に係る表示装
置は、ブリンクビットの値を有効とするか無効とするか
を外部から設定するブリンク有効無効設定手段と、設定
されたブリンク有効／無効の情報をブリンク生成手段や
ブリンクビット変換手段に通知するブリンク有効無効通
知手段を設けたものである。

【００１９】また、請求項８に記載の発明に係る表示装
置は、ブリンク時の背景色を指定する背景色ビットを保
持する背景色バッファを設けたものである。

【００２０】また、請求項９に記載の発明に係る表示装
置は、マルチウインドウシステムにおける各ウインドウ
毎に、ブリンクを行うか否かを外部から設定するブリン
クウインドウ設定手段と、ブリンクを行うウインドウに
対しては、周期的にその表示データを背景色に変換する
表示データ変換手段を備えたものである。

【００２１】

【作用】請求項１に記載の発明におけるブリンク生成手
段は、ブリンク用バッファからのデータがブリンク有り
を示しているピクセルについてのみ、変換手段に送出し
ているデータを、フレ−ムバッファからの当該ピクセル
のシンボル色と背景色とに周期的に切り換えることによ
り、使用方法の如何にかかわらず、同時表示可能な色数
に制限を受けることなくブリンク表示が行える表示装置
を実現する。

【００２２】また、請求項２に記載の発明における変換
手段は、ブリンク用バッファからのデータがブリンクあ
りを示しているピクセルについてのみ、ブリンクビット
変換手段が周期的に切り換えて送出してくる、表示色を
切り換えるためのデータに従って、表示部への表示色
を、フレ−ムバッファからのデータによる当該ピクセル
のシンボル色と背景色とに周期的に切り換えることによ
り、使用方法の如何にかかわらず、同時表示可能な色数
に制限を受けることなくブリンク表示が行える表示装置
を実現する。

【００２３】また、請求項３に記載の発明におけるフレ
−ムバッファは、内部にその一部としてブリンク用バッ
ファを設けることにより、ブリンクデータをあたかも色
データの一部として扱えるようにし、ソフトウエアとの
インターフェースを一般のグラフィック表示システムと
同一にすることを可能とする。

【００２４】また、請求項４に記載の発明におけるブリ
ンク用バッファは、そのビット構成を複数ビット構成と
することにより、同時に複数周期のブリンクを同一画面
内に混在させることを可能とする。

【００２５】また、請求項５に記載の発明におけるブリ
ンク周期生成手段は、ブリンク周期設定手段にて外部よ
り設定されたブリンク周期に基づいてブリンク周期信号
を生成し、それをブリンク生成手段もしくはブリンクビ
ット変換手段に通知することにより、ブリンク周期を固
定することなく、外部からの設定あるいは変更を可能と
する。

【００２６】また、請求項６に記載の発明におけるブリ
ンクパターン生成手段は、ブリンクパターン設定手段に
て外部より設定されたブリンク時のブリンクパターンに
基づいてブリンクパターン信号を生成し、それをブリン
ク生成手段もしくはブリンクビット変換手段に通知する
ことにより、点灯時間と消灯時間の比やタイミング等の
ブリンクパターンを、外部より設定あるいは変更するこ
とを可能とする。

【００２７】また、請求項７に記載の発明におけるブリ
ンク有効無効設定手段は、ブリンク用バッファのブリン
クデータの値を有効とするか無効とするかを示す情報を
外部より設定可能とすることにより、同一のブリンク用
バッファのデータをブリンクデータとして扱ってブリン
クを行うか、ブリンク用バッファのデータを無視、もし
くは通常の色データとして扱ってブリンクを行わないか
を、外部から設定あるいは変更することを可能とする。

【００２８】また、請求項８に記載の発明における背景
色バッファは、ブリンク時の背景色を指定する背景色ビ
ットを保持することにより、ピクセル単位で背景色の設
定あるいは変更を可能なものとする。

【００２９】また、請求項９に記載の発明における表示
データ変換手段は、ブリンクウインドウ設定手段にてブ
リンクを行うと設定されたウインドウに対しては、周期
的にその表示データを背景色に変換することにより、表
示部にマルチウインドウ表示を行う場合に、ブリンクを
使用するかしないかのウインドウ単位での設定あるいは
変更を可能なものとする。

【００３０】

【実施例】

実施例１．以下、この発明の実施例１を図について説明
する。図１は本実施例による表示装置を示す構成図であ
る。図において、１は表示部としてのＣＲＴディスプレ
イ、２はフレ−ムバッファ、３は読み出し手段、４は変
換手段としてのＲＡＭＤＡＣであり、図４８に同一符号
を付したものと同一、もしくは相当部分であるため詳細
な説明は省略する。また、５はＣＲＴディスプレイ１に
表示するピクセルをブリンクさせるかさせないかの選択
をするブリンクデータを保持するためのブリンク用バッ
ファであり、６はフレ−ムバッファ２から読み出したピ
クセルの色データと、ブリンク用バッファ５から読み出
したブリンク用データより、ＣＲＴディスプレイ１に表
示するピクセルの表示色を指定する表示データを生成し
てＲＡＭＤＡＣ４に入力するブリンク生成手段である。

【００３１】また、図２はこの実施例１で使用されるフ
レ−ムバッファ２およびブリンク用バッファ５のイメー
ジ図である。フレ−ムバッファ２はＣＲＴディスプレイ
１上の全ピクセルについて、それぞれ複数ビット（図示
の例ではｎ＋１ビット）ずつ準備されて、各ピクセルの
色データを保持しており、従来の技術の項で述べたもの
と同じ構成となっている。一方、ブリンク用バッファ５
は、ＣＲＴディスプレイ１上の全ピクセルについて各１
ビットずつ準備されて、各ピクセルのブリンクデータを
保持している。図３は「異常発生」の文字列をＣＲＴデ
ィスプレイ１上にブリンクさせて表示する場合の「異」
の文字の表示例を示したものである。このときのフレ−
ムバッファ２、ブリンク用バッファ５の様子を示したも
のが図４である。また、図５はブリンク生成手段６がＲ
ＡＭＤＡＣ４への出力を生成するときの生成ルールを表
形式で示した説明図であり、図６はブリンク生成手段６
が内部で生成しているブリンク周期信号を示す波形図で
ある。図７はフレ−ムバッファ２のビット０について、
図５に示す出力生成ルールを論理回路で実現した場合の
回路図であり、ビット０以外についても同様の回路構成
となる。また、図８はＲＡＭＤＡＣ４が内部に持つカラ
ーパレットを表形式で示した説明図である。なお、この
図５および図８では“ａ_n ａ_n-1 ・・・・ａ₀ ”、“ｂ
_n ｂ_n-1 ・・・・ｂ₀ ”、“００・・・・・０”はいず
れも２進数ｎ＋１ビットの値を示しており、背景色が
“００・・・・・０”で表される場合を示している。

【００３２】次に動作について説明する。今、「異常発
生」という文字列をＣＲＴディスプレイ１に表示し、そ
の文字列をブリンクさせる場合について考える。まず、
ＣＲＴディスプレイ１上の「異常発生」の文字列が表示
されるピクセルに対応するフレ−ムバッファ２上の各ア
ドレスに、「異常発生」の文字列を所定の色で表示する
ための色データを書き込む。各ピクセルの色はｎ＋１ビ
ットで表現されるものと仮定し、この例では「異常発
生」の文字列は赤色で表示され、その色データが２進数
で“０１・・・０１０１”と表されるものとする。この
色データ“０１・・・０１０１”を「異常発生」の文字
列のピクセルに対応するフレ−ムバッファ２上の各アド
レスに書き込む。次に、同様に「異常発生」の文字列の
ピクセルに対応したブリンク用バッファ５の各アドレス
に、それらのピクセルをブリンクさせることを示すブリ
ンクデータとして“１”を書き込む。図３に示す「異」
の文字の場合、フレ−ムバッファ２およびブリンク用バ
ッファ５に書き込むデータは図４に示すものとなる。な
お、文字列に対応しないピクセルについては、すでにデ
ータが書き込まれているものとし、白色のデータを“０
０・・・１１１１”、黒色のデータを“００・・・００
００”としている。

【００３３】フレ−ムバッファ２に書き込まれたピクセ
ルの色データ、およびブリンク用バッファ５に書き込ま
れたブリンクデータは読み出し手段３の制御の下で、Ｃ
ＲＴディスプレイ１のラスタ走査に同期して、常にブリ
ンク生成手段６によって読み出されており、ＲＡＭＤＡ
Ｃ４に送り続けられている。このとき、ブリンク生成手
段６は図５に示すような処理を行い、加工した表示デー
タをＲＡＭＤＡＣ４に出力している。すなわち、各ピク
セルに対して、ブリンク用バッファ５の対応するアドレ
スのブリンクデータが“０”ならばブリンクを行わない
ピクセルであるので、フレ−ムバッファ２から読み出し
たそのピクセルの色データをそのままＲＡＭＤＡＣ４へ
出力する。一方、対応するアドレスのブリンクデータが
“１”ならばブリンクを行うピクセルであるので、フレ
−ムバッファ２に書かれている色データと背景色の色デ
ータ（ここでは黒色データ“００・・・００００”と仮
定する）とを、図６に示したブリンク周期信号に同期し
て交互に出力する。すなわち、図６のブリンク周期信号
がハイレベル（ＨＩＧＨ）ならば“００・・・０００
０”を、ローレベル（ＬＯＷ）ならば“０１・・・０１
０１”の色データをそのまま出力する。ここで、図６に
示すブリンク周期信号はブリンク生成手段６が内部で生
成しているものである。また、図５のブリンク生成ルー
ルを論理回路で構成したものが図７に示す回路であり、
フレ−ムバッファ２内のビット０（図５ではａ₀ 、ｂ₀
に対応する）について示している。なお、他のビット１
〜ビットｎについても同様の回路構成となる。また、こ
のブリンク生成手段６はＬＳＩ等によるハードウエアで
実現される。

【００３４】ＲＡＭＤＡＣ４は、ブリンク生成手段６よ
り送られてきたピクセルの色データを、図８に示した内
部カラーパレットに従ってＣＲＴディスプレイ１のデー
タフォーマットに変換し、それをＣＲＴディスプレイ１
に出力する。ＣＲＴディスプレイ１はＲＡＭＤＡＣ４か
らのデータに従って表示をするが、「異常発生」の文字
列に対応するピクセルについてはブリンク周期毎に赤色
と黒色のデータが交互に送られてくるので、「異常発
生」の文字列のブリンク表示（赤色と黒色による交互点
滅表示）が可能となる。また、フレ−ムバッファ２の情
報を用いてブリンクの有無を設定せず、ブリンク用バッ
ファ５を用いて各ピクセルのブリンクの有無を設定して
いるので、従来例のように、使用できる色数がシステム
の使用方法により減少するといった問題がなくなる。

【００３５】実施例２．次にこの発明の実施例２を図に
ついて説明する。図９は本実施例による表示装置を示す
構成図で、相当部分には図１と同一符号を付してその説
明を省略する。図において、２はフレ−ムバッファであ
るが、内部にブリンク用バッファ５を当該フレームバッ
ファ２の一部として設けたものであり、当該フレ−ムバ
ッファ２内の最上位の１ビットがそのブリンク用バッフ
ァ５として使用されている点で図１に同一符号を付した
ものとは異なっている。７はフレームバッファ２内に配
置されたブリンク用バッファ５からのブリンクビット
を、ブリンクさせるピクセルについては、シンボル色と
背景色とを周期的に切り換えるようにデータ変換し、ブ
リンクしないピクセルについては、ブリンク用バッファ
５のブリンクビットをそのままＲＡＭＤＡＣ４に出力す
るブリンクビット変換手段である。また、変換手段とし
てのＲＡＭＤＡＣ４は、フレームバッファ２のブリンク
用バッファ５以外の部分から読み出されたピクセルの色
データと、ブリンクビット変換手段７によって当該ピク
セルのブリンクビットより変換されたデータとに基づい
て、ＣＲＴディスプレイ１の入力データを生成している
ものである。

【００３６】また、図１０は内部にブリンク用バッファ
５が設けられたフレ−ムバッファ２のイメージ図であ
り、フレ−ムバッファ２内の最上位ビットであるＢ（ｎ
＋１）ビット（図中の網掛け部分）を、ブリンク用バッ
ファ５として使用するものである。すなわち、このフレ
ームバッファ２において、各ピクセルについてＢ０から
Ｂｎまでのｎ＋１ビットは、ＣＲＴディスプレイ１へ表
示する画像のピクセルの色データを保持しており、Ｂ
（ｎ＋１）の１ビットはブリンク用バッファ５として機
能し、ピクセルをブリンクさせるかさせないかを示すブ
リンクデータを保持している。図１１は図３に示した
「異常発生」の文字列を表示する場合の、フレ−ムバッ
ファ２の様子を示した説明図である。さらに、図１２は
ブリンクビット変換手段７がＲＡＭＤＡＣ４への出力を
生成するときの生成ルールを表形式で示した説明図、図
１３はブリンクビット変換手段７が内部で生成している
ブリンク周期信号を示す波形図、図１４は図１２に示し
た出力生成ルールを論理回路で実現した場合の回路図で
あり、図１５はＲＡＭＤＡＣ４が内部に持つカラーパレ
ットを表形式で示した説明図である。なお、この図１２
および図１５では“０ａ_nａ_n-1 ・・・・ａ₀ ”、“１
ｂ_n ｂ_n-1 ・・・・ｂ₀ ”、“０ｂ_n ｂ_n-1 ・・・・ｂ
₀ ”はいずれも２進数ｎ＋２ビットの値を表している。

【００３７】次に動作について説明する。この場合も、
実施例１で示した「異常発生」という文字列をＣＲＴデ
ィスプレイ１に表示し、その文字列をブリンクさせる場
合について考える。まず、ＣＲＴディスプレイ１上の
「異常発生」の文字列が表示されるピクセルに対応する
フレ−ムバッファ２上の各アドレスに、「異常発生」の
文字列を表示する色の色データを書き込む。ここでも各
ピクセルの色はｎ＋１ビットで表現されるものと仮定
し、「異常発生」の文字列は、その色データが２進数
“０１・・・０１０１”で表される赤色で表示されるも
のとする。また、「異常発生」の文字列はブリンクを行
うので、ブリンク用バッファ５として機能する最上位ビ
ットＢ（ｎ＋１）に“１”を格納する。従って、フレ−
ムバッファ２上の「異常発生」の文字列に対応する各ア
ドレスには、色データの最上位ビットに“１”が付加さ
れたデータ“１０１０・・・０１０１”が書き込まれ
る。そのため、図３に示した「異」の文字の場合には、
フレ−ムバッファ２に書き込まれるデータは図１１に示
すようになる。なお、文字列に対応しないピクセルにつ
いては実施例１の場合と同様に、すでにデータが書き込
まれているものとし、白色のデータを“００・・・１１
１１”、黒色のデータを“００・・・００００”として
いる。また、これらのピクセルはブリンクを行わないも
のとし、ブリンク用バッファ５として機能する最上位ビ
ットＢ（ｎ＋１）には“０”が書き込まれている。

【００３８】フレ−ムバッファ２に書き込まれたデータ
の内、ビットＢ０からＢｎまでの下位のｎ＋１ビット
は、読み出し手段３の制御の下で、ＣＲＴディスプレイ
１のラスタ走査に同期して読み出され、常にＲＡＭＤＡ
Ｃ４に直接出力されている。また、最上位ビットＢ（ｎ
＋１）は読み出し手段３の制御の下で読み出され、ブリ
ンクビット変換手段７に入力されており、このブリンク
ビット変換手段７で変換されてＲＡＭＤＡＣ４に送り続
けられている。このとき、ブリンクビット変換手段７は
自身の内部で生成している図１３に示すブリンク周期信
号に同期して、図１２に示すような処理を行い、ブリン
クビットを変換・加工してＲＡＭＤＡＣ４に出力してい
る。すなわち、各ピクセルに対して、ブリンクビットが
“０”ならばブリンクを行わないピクセルであるので、
ブリンクビットの値“０”をそのままＲＡＭＤＡＣ４へ
出力し、ブリンクビットが“１”ならばブリンクを行う
ピクセルであるので、ブリンクビットをブリンク周期信
号に同期して“０”と“１”に交互に変換して出力す
る。また、この図１２に示した出力生成ルールを論理回
路で構成したものが図１４の回路である。なお、このブ
リンクビット変換手段７はＬＳＩ等によるハードウエア
で実現される。

【００３９】このブリンクビット変換手段７にて変換・
加工されたデータはＲＡＭＤＡＣ４に送られ、ＲＡＭＤ
ＡＣ４はこのブリンクビット変換手段７からのブリンク
ビットのデータと、フレ−ムバッファ２のビットＢ０か
らＢｎまでの下位のｎ＋１ビットから読み出されたピク
セルの色データを、図１５に示す内部カラーパレットに
従ってＣＲＴディスプレイ１のデータフォーマットに変
換し、それをＣＲＴディスプレイ１に出力する。ＣＲＴ
ディスプレイ１はＲＡＭＤＡＣ４からのデータに従って
表示をするが、「異常発生」の文字列に対応するピクセ
ルについてはブリンク周期毎に赤色と黒色のデータが交
互に送られてくるので、「異常発生」の文字列のブリン
ク表示が可能となる。また、ブリンク用バッファ５をフ
レ−ムバッファ２内にその一部として設けたので、ソフ
トウエアからはブリンクデータをあたかも色データの一
部として扱うことが可能となり、ソフトウエアが単純化
され、同時に、一般の表示システム上のソフトウエアと
の互換性も向上する。

【００４０】実施例３．なお、上記実施例２ではフレー
ムバッファ２内にその一部として設けられたブリンク用
バッファ５が１ビット構成である場合について示した
が、それを複数ビット構成としてもよく、そのようにす
ることにより、複数種類のブリンク周期によるブリンク
を同一画面内に混在させることが可能となる。図１６は
そのような一実施例による表示装置を示す構成図であ
り、相当部分には図９と同一符号を付してその説明を省
略する。なお、フレ−ムバッファ２は図１７にその詳細
を示すように、各ピクセルについてＣＲＴディスプレイ
１へ表示するピクセルの色データを保持するためのＢ０
からＢｎまでのｎ＋１ビットの上位に、Ｂ（ｎ＋２）お
よびＢ（ｎ＋１）ビット（網掛け部分）の２ビットを付
加し、この上位２ビットをブリンク用バッファ５として
使用して、ピクセルをブリンクさせるかさせないか、お
よび、ブリンクをさせる場合にはそのブリンクスピード
を保持するためのブリンクデータを保持させている。ま
た、図１６において、７はブリンクビット変換手段であ
るが、フレ−ムバッファ２内のブリンク用バッファ５か
ら読み出されたブリンクビットを、ブリンクするピクセ
ルについてはそのブリンクデータに対応したブリンクス
ピードの周期に応じて周期的にシンボル色と背景色とな
るように交互にデータ変換し、ブリンクしないピクセル
についてはフレ−ムバッファのブリンクビットをそのま
まＲＡＭＤＡＣ４に出力するものである。なお、ＲＡＭ
ＤＡＣ４はこのブリンクビット変換手段７からのデータ
と、フレームバッファ２の下位のｎ＋１ビットより読み
出されたピクセルの色データを、ＣＲＴディスプレイ１
の入力データに変換して、ＣＲＴディスプレイ１に出力
するものである。

【００４１】また、図１８はブリンク用バッファ５に格
納された２ビットのブリンクビットにより、ブリンクを
させるかさせないかの選択と、ブリンクをさせる場合の
ブリンクスピードの選択をどのようにして行うかを表形
式で示した説明図である。さらに、図１９はブリンクビ
ット変換手段７がＲＡＭＤＡＣ４への出力を生成すると
きの生成ルールを表形式で示した説明図であり、図２０
はブリンクビット変換手段７が内部で生成している３種
類のブリンク周期信号を示した波形図、図２１は図１９
に示した出力生成ルールを論理回路で実現した場合の回
路図である。図２２はＲＡＭＤＡＣ４が内部に持つカラ
ーパレットを表形式で示した説明図である。なお、この
図１９および図２２では“００ａ_n ａ_n-1 ・・・・ａ
₀ ”、“０１ｂ_n ｂ_n-1 ・・・・ｂ₀ ”、“１０ｂ_n ｂ
_n-1 ・・・・ｂ₀ ”、“１１ｂ_n ｂ_n-1 ・・・・ｂ₀ ”
はいずれも２進数ｎ＋３ビットの値を表している。

【００４２】次に動作について説明する。今、「温度異
常発生」、「圧力異常発生」、「速度異常発生」という
文字列をＣＲＴディスプレイ１に表示し、それぞれの文
字列を、順に、高速ブリンク、中速ブリンク、低速ブリ
ンクさせる（ここでは、例として、順に、１秒周期、２
秒周期、３秒周期でブリンクさせる）場合を考える。ま
ず、ＣＲＴディスプレイ１上の「温度異常発生」、「圧
力異常発生」、「速度異常発生」の文字列が表示される
ピクセルに対応するフレ−ムバッファ２上の各アドレス
に、それぞれの文字列を表示する色の色データとブリン
クビットを書き込む。各ピクセルの色はｎ＋１ビットで
表現されるものとし、下位ｎ＋１ビットにはそれぞれの
文字列の色データを書き込み、上位２ビットであるブリ
ンク用バッファ５には、高速ブリンクさせる「温度異常
発生」の文字列のピクセルに対応する部分に“１１”
を、中速ブリンクさせる「圧力異常発生」の文字列のピ
クセルに対応する部分に“１０”を、低速ブリンクさせ
る「速度異常発生」の文字列のピクセルに対応する部分
に“０１”をそれぞれ書き込む。なお、ブリンクを行わ
ないピクセルについては“００”を書き込む。

【００４３】フレ−ムバッファ２に書き込まれたデータ
の内、Ｂ０からＢｎまでの下位ｎ＋１ビットは読み出し
手段３の制御の下で読み出され、常にＲＡＭＤＡＣ４に
直接出力されている。また、ブリンク用バッファ５とし
て機能しているＢ（ｎ＋２）とＢ（ｎ＋１）の上位２ビ
ットは、読み出し手段３の制御の下で読み出されてブリ
ンクビット変換手段７に入力され、このブリンクビット
変換手段７を経由してＲＡＭＤＡＣ４に送り続けられて
いる。このとき、ブリンクビット変換手段７は図１９に
示すような処理を実行し、ブリンクビットを変換・加工
してＲＡＭＤＡＣ４に出力している。すなわち、各ピク
セルに対して、ブリンクビットが“００”ならばブリン
クビットの値“００”をそのままＲＡＭＤＡＣ４へ出力
し、ブリンクビットが“０１”、“１０”または“１
１”ならば、ブリンクビット変換手段７の内部で生成し
ている、図２０に示す低速、中速、高速の３種類のブリ
ンク周期信号（ここでは、３秒、２秒、１秒周期）に同
期して、低速ブリンクの場合には“００”と“０１”と
を、中速ブリンクの場合には“００”と“１０”とを、
高速ブリンクの場合には“００”と“１１”とをそれぞ
れ交互に出力する。また、この図１９に示した出力生成
ルールを論理回路で構成したものが図２１の回路であ
る。なお、このブリンクビット変換手段７はＬＳＩ等に
よるハードウエアで実現される。

【００４４】このブリンクビット変換手段７にて変換・
加工されたデータはＲＡＭＤＡＣ４に送られ、ＲＡＭＤ
ＡＣ４はこのブリンクビット変換手段７からのブリンク
ビットのデータと、フレ−ムバッファ２のビットＢ０か
らＢｎまでの下位のｎ＋１ビットから読み出されたデー
タを、図２２に示す内部カラーパレットに従ってＣＲＴ
ディスプレイ１のデータフォーマットに変換し、それを
ＣＲＴディスプレイ１に出力する。ＣＲＴディスプレイ
１はＲＡＭＤＡＣ４からのデータに従って表示をする
が、「温度異常発生」、「圧力異常発生」、「速度異常
発生」の文字列に対応するピクセルについては、それぞ
れのブリンク周期（高速、中速、低速）毎に、文字列点
灯時の色と背景色のデータが交互に送られてくるので、
「温度異常発生」、「圧力異常発生」、「速度異常発
生」の各文字列について、独立した３種類のブリンク周
期によってブリンクさせることが可能となる。

【００４５】なお、この実施例３では、実施例２に示し
た表示装置に適用した場合について説明したが、実施例
１に示した表示装置に適用することも可能であり、上記
実施例と同様の効果を奏する。また、ブリンク用バッフ
ァ５のビット構成が２ビット構成であるものを示した
が、１ビット構成であってもよく、また、３ビット構
成、さらにはそれ以上のビット構成を持つものを用いれ
ば、より多くの種類のブリンク周期を混在させることが
可能となる。

【００４６】実施例４．次に、この発明の実施例４を図
について説明する。図２３は本実施例による表示装置を
示す構成図であり、相当部分には図１６と同一符号を付
してその説明を省略する。図において、８は外部からブ
リンク周期を設定するためのブリンク周期設定手段であ
り、９はこのブリンク周期設定手段８によって設定され
たブリンク周期をもとにブリンクを実現するためのブリ
ンク周期信号を生成し、それをブリンクビット変換手段
７に通知するブリンク周期生成手段である。なお、ブリ
ンクビット変換手段７はこのブリンク周期生成手段９か
ら送られてくる信号に従って、フレームバッファ２内の
ブリンク用バッファ５から読み出されたブリンクビット
の変換・加工を行う。

【００４７】また、図２４はブリンク周期設定手段８に
より設定されたブリンク周期に従ってブリンク周期生成
手段９が生成するブリンクを実現するためのブリンク周
期信号を示した波形図である。図２５はブリンクビット
変換手段７がＲＡＭＤＡＣ４への出力を生成するときの
生成ルールを表形式で示した説明図であり、図２６は図
２５に示した出力生成ルールを論理回路で実現した場合
の回路図である。なお、この図２５では“００ａ_n ａ
_n-1 ・・・・ａ₀ ”、“０１ｂ_n ｂ_n-1 ・・・・ｂ
₀ ”、“１０ｂ_n ｂ_n-1 ・・・・ｂ₀ ”、“１１ｂ_n ｂ
_n-1 ・・・・ｂ₀ ”はいずれも２進数ｎ＋３ビットの値
を表しており、“Ｘ”はハイレベルおよびローレベルの
いずれでもよいことを示している。また、ＲＡＭＤＡＣ
４が内部に持つカラーパレットは、図２２に示した実施
例３で用いたものと同じものである。

【００４８】次に動作について説明する。この場合も、
実施例３の場合と同様に、「温度異常発生」、「圧力異
常発生」、「速度異常発生」という文字列をＣＲＴディ
スプレイ１に表示し、それぞれの文字列を、順に、高速
ブリンク、中速ブリンク、低速ブリンクさせる（ここで
は、例として、順に、１秒周期、３秒周期、４秒周期で
ブリンクさせる）場合を考える。まず、ブリンク周期で
あるこの１秒、３秒、４秒という値をブリンク周期設定
手段８によりブリンク周期生成手段９に設定する。この
設定が終了すると、ブリンク周期生成手段９は図２４に
示すような３種類のブリンク周期信号をブリンクビット
変換手段７に送り始める。次に、ＣＲＴディスプレイ１
上の「温度異常発生」、「圧力異常発生」、「速度異常
発生」の文字列が表示されるピクセルに対応するフレ−
ムバッファ２上の各アドレスにそれぞれの文字列を表示
する色の色データとブリンクビットを書き込む。各ピク
セルの色はｎ＋１ビットで表現されるものとし、下位ｎ
＋１ビットにはそれぞれの文字列の色データを書き込
み、上位２ビットのブリンク用バッファ５には、高速ブ
リンクさせる「温度異常発生」の文字列のピクセルに対
応する部分に“１１”を、中速ブリンクさせる「圧力異
常発生」の文字列のピクセルに対応する部分に“１０”
を、低速ブリンクさせる「速度異常発生」の文字列のピ
クセルに対応する部分に“０１”をそれぞれ書き込む。
なお、ブリンクを行わないピクセルについては“００”
を書き込む。

【００４９】フレ−ムバッファ２に書き込まれたデータ
の内、Ｂ０〜Ｂｎの下位ｎ＋１ビットは読み出し手段３
の制御の下で読み出され、常にＲＡＭＤＡＣ４に直接出
力され、ブリンク用バッファ５として機能しているＢ
（ｎ＋２）とＢ（ｎ＋１）は、読み出し手段３の制御の
下で読み出されてブリンクビット変換手段７に入力さ
れ、このブリンクビット変換手段７を経由してＲＡＭＤ
ＡＣ４に送り続けられている。このとき、ブリンクビッ
ト変換手段７は図２５に示すような処理を行い、ブリン
クビットを変換・加工してＲＡＭＤＡＣ４に出力してい
る。すなわち、各ピクセルに対して、ブリンクビットが
“００”ならばブリンクビットの値“００”をそのまま
ＲＡＭＤＡＣ４へ出力し、ブリンクビットが“０１”、
“１０”または“１１”ならば、それぞれ、図２４に示
す低速、中速、高速ブリンクのブリンク周期信号の値を
参照して、ブリンクビットが“０１”の場合には低速ブ
リンクのブリンク周期信号がハイレベル（ＨＩＧＨ）の
とき“０１”、ローレベル（ＬＯＷ）のとき“００”
を、ブリンクビットが“１０”の場合には中速ブリンク
のブリンク周期信号がハイレベルのとき“１０”、ロー
レベルのとき“００”を、ブリンクビットが“１１”の
場合には高速ブリンクのブリンク周期信号がハイレベル
のとき“１１”、ローレベルのとき“００”をそれぞれ
出力する。また、この図２５に示した出力生成ルールを
論理回路で構成したものが図２６の回路である。なお、
このブリンクビット変換手段７はＬＳＩ等によるハード
ウエアで実現される。

【００５０】このブリンクビット変換手段７にて変換・
加工されたデータはＲＡＭＤＡＣ４に送られ、ＲＡＭＤ
ＡＣ４はこのブリンクビット変換手段７からのブリンク
ビットのデータと、フレ−ムバッファ２のビットＢ０か
らＢｎまでの下位のｎ＋１ビットから読み出された色デ
ータを、図２２に示す内部カラーパレットに従ってＣＲ
Ｔディスプレイ１のデータフォーマットに変換し、それ
をＣＲＴディスプレイ１に出力する。ＣＲＴディスプレ
イ１はＲＡＭＤＡＣ４からのデータに従って表示をする
が、「温度異常発生」、「圧力異常発生」、「速度異常
発生」の文字列に対応するピクセルについては、それぞ
れブリンク周期設定手段８により設定されたブリンク周
期（高速、中速、低速）毎に、文字列点灯時の色と背景
色のデータが交互に送られてくるので、「温度異常発
生」、「圧力異常発生」、「速度異常発生」の各文字列
について、外部から設定された３種類のブリンク周期で
のブリンクが可能となる。

【００５１】なお、この実施例４では、最初にブリンク
周期を設定する例を示したが、システム動作中に同様の
動作を行うことにより、システム動作中でのブリンク周
期の変更も可能である。

【００５２】また、この実施例４では、実施例２に示し
た表示装置に適用した場合について説明したが、実施例
１に示した表示装置に適用することも可能であり、上記
実施例と同様の効果を奏する。さらに、ブリンク用バッ
ファ５のビット構成が２ビット構成であるものを示した
が、１ビット構成であってもよく、また、３ビット構
成、さらにはそれ以上のビット構成のものを持つものを
用れば、より多くの種類のブリンク周期を混在させるこ
とが可能となる。

【００５３】実施例５．次に、この発明の実施例５を図
について説明する。図２７は本実施例による表示装置を
示す構成図であり、相当部分には図１６と同一符号を付
してその説明を省略する。図において、１０は外部から
ブリンクパターンを設定するためのブリンクパターン設
定手段であり、１１はこのブリンクパターン設定手段１
０によって設定されたブリンクパターンに従ってブリン
クを実現するための信号を生成してブリンクビット変換
手段７に通知するブリンクパターン生成手段である。な
お、ブリンクビット変換手段７はこのブリンクパターン
生成手段１１から送られてくる信号に従って、フレーム
バッファ２内のブリンク用バッファ５から読み出された
ブリンクビットの変換・加工を行う。

【００５４】また、図２８はブリンクパターン設定手段
１０により設定されたブリンクパターンに従ってブリン
クパターン生成手段１１が生成するブリンクを実現する
ためのブリンク信号を示した波形図であり、図２９はブ
リンクビット変換手段７がＲＡＭＤＡＣ４への出力を生
成するときの生成ルールを表形式で示した説明図、図３
０は図２９に示した出力生成ルールを論理回路で実現し
た場合の回路図である。なお、この図２９では“００ａ
_n ａ_n-1 ・・・・ａ₀ ”、“０１ｂ_n ｂ_n-1 ・・・・ｂ
₀ ”、“１０ｂ_n ｂ_n-1 ・・・・ｂ₀ ”、“１１ｂ_n ｂ
_n-1 ・・・・ｂ₀ ”はいずれも２進数ｎ＋３ビットの値
を表しており、“Ｘ”はハイレベルおよびローレベルの
いずれでもよいことを示している。また、ＲＡＭＤＡＣ
４が内部に持つカラーパレットは、図２２に示した実施
例３で用いたものと同じものである。

【００５５】次に動作について説明する。この場合、実
施例３の場合と同様の「温度異常発生」、「圧力異常発
生」、「速度異常発生」という文字列をＣＲＴディスプ
レイ１に表示する場合において、それぞれの文字列を、
ブリンクパターン＃１、ブリンクパターン＃２、ブリン
クパターン＃３でブリンクさせる場合を考える。まず、
３種類のブリンクパターンをブリンクパターン設定手段
１０によりブリンクパターン生成手段１１に設定する。
この設定が終了すると、ブリンクパターン生成手段１１
は図２８に示すように設定された、３種類のブリンク信
号を繰り返しブリンクビット変換手段７に送り始める。
このブリンクパターン生成手段１１はプログラマブルで
あるように構成され、ブリンクパターン設定手段１０よ
り点灯と消灯との時間の比や点灯、消灯等の回数を自由
に設定できるようになっている。次に、ＣＲＴディスプ
レイ１上の「温度異常発生」、「圧力異常発生」、「速
度異常発生」の文字列が表示されるピクセルに対応する
フレ−ムバッファ２上の各アドレスに、それぞれの文字
列を表示する色の色データとブリンクビットを書き込
む。各ピクセルの色はｎ＋１ビットで表現されるものと
し、下位ｎ＋１ビットにはそれぞれの文字列の色データ
を書き込み、上位２ビットのブリンク用バッファ５に
は、ブリンクパターン＃１でブリンクさせる「温度異常
発生」の文字列のピクセルに対応する部分に“０１”
を、ブリンクパターン＃２でブリンクさせる「圧力異常
発生」の文字列のピクセルに対応する部分に“１０”
を、ブリンクパターン＃３でブリンクさせる「速度異常
発生」の文字列のピクセルに対応する部分に“１１”を
それぞれ書き込む。なお、ブリンクを行わないピクセル
については“００”を書き込む。

【００５６】フレ−ムバッファ２に書き込まれたデータ
の内、Ｂ０〜Ｂｎの下位ｎ＋１ビットは読み出し手段３
の制御の下で読み出され、常にＲＡＭＤＡＣ４に直接出
力され、ブリンク用バッファ５として機能しているＢ
（ｎ＋２）とＢ（ｎ＋１）は、読み出し手段３の制御の
下で読み出されてブリンクビット変換手段７に入力さ
れ、このブリンクビット変換手段７を経由してＲＡＭＤ
ＡＣ４に送り続けられている。このとき、ブリンクビッ
ト変換手段７は図２９に示すような処理を行い、ブリン
クビットを変換・加工してＲＡＭＤＡＣ４に出力してい
る。すなわち、各ピクセルに対して、ブリンクビットが
“００”ならばブリンクビットの値“００”をそのまま
ＲＡＭＤＡＣ４へ出力し、ブリンクビットが“０１”、
“１０”または“１１”ならば、それぞれ、図２８に示
すブリンクパターン＃１、ブリンクパターン＃２または
ブリンクパターン＃３のブリンク信号の値を参照して、
ブリンクビットが“０１”の場合にはブリンクパターン
＃１のブリンク信号がハイレベル（ＨＩＧＨ）のとき
“０１”、ローレベル（ＬＯＷ）のとき“００”を、ブ
リンクビットが“１０”の場合にはブリンクパターン＃
２のブリンク信号がハイレベルのとき“１０”、ローレ
ベルのとき“００”を、ブリンクビットが“１１”の場
合にはブリンクパターン＃３のブリンク信号がハイレベ
ルのとき“１１”、ローレベルのとき”００”をそれぞ
れ出力する。また、この図２９に示した出力生成ルール
を論理回路で構成したものが図３０の回路である。な
お、このブリンクビット変換手段７はＬＳＩ等によるハ
ードウエアで実現される。

【００５７】このブリンクビット変換手段７にて変換・
加工されたデータはＲＡＭＤＡＣ４に送られ、ＲＡＭＤ
ＡＣ４はこのブリンクビット変換手段７からのブリンク
ビットのデータと、フレ−ムバッファ２のビットＢ０か
らＢｎまでの下位のｎ＋１ビットから読み出されたデー
タを、図２２に示す内部カラーパレットに従ってＣＲＴ
ディスプレイ１のデータフォーマットに変換し、それを
ＣＲＴディスプレイ１に出力する。ＣＲＴディスプレイ
１はＲＡＭＤＡＣ４からのデータに従って表示をする
が、「温度異常発生」、「圧力異常発生」、「速度異常
発生」の文字列に対応するピクセルについては、それぞ
れブリンクパターン設定手段１０にて設定されたブリン
クパターン＃１、ブリンクパターン＃２、ブリンクパタ
ーン＃３に応じて、文字列点灯時の色と背景色のデータ
が交互に送られてくるので、「温度異常発生」、「圧力
異常発生」、「速度異常発生」の各文字列について、外
部から設定した３種類のブリンクパターンによるブリン
クが可能となる。

【００５８】なお、この実施例５では、最初にブリンク
パターンを設定する例を示したが、システム動作中に同
様の動作を行うことにより、システム動作中でのブリン
クパターンの変更も可能である。

【００５９】また、この実施例５では、実施例２に示し
た表示装置に適用した場合について説明したが、実施例
１に示した表示装置に適用することも可能であり、上記
実施例と同様の効果を奏する。さらに、ブリンク用バッ
ファ５のビット構成が２ビット構成であるものを示した
が、１ビット構成であってもよく、また、３ビット構
成、さらにはそれ以上のビット構成を持つものを用いれ
ば、より多くの種類のブリンクパターンを混在させるこ
とが可能となる。

【００６０】実施例６．次に、この発明の実施例６を図
について説明する。図３１は本実施例による表示装置を
示す構成図であり、この実施例６は、前記実施例３〜５
でフレ−ムバッファ２内の上位２ビットの内容をブリン
クビットとして使用していたものを、ブリンクビットと
して使用するか通常のフレ−ムバッファ同様に色データ
の一部として使用するかを、外部より設定あるいは変更
可能としたものである。図において、１２はフレ−ムバ
ッファ２内の上位２ビットをブリンクビットとして扱う
か通常の色データの一部として扱うかを、外部から設定
するためのブリンク有効無効設定手段であり、１３はこ
のブリンク有効無効設定手段１２によって設定された値
を保持し、ブリンクビット変換手段７にその情報を通知
するためのブリンク有効無効通知手段である。なお、他
の部分には図１６の相当部分と同一符号を付してその説
明を省略する。

【００６１】また、図３２はブリンクビット変換手段７
がＲＡＭＤＡＣ４への出力を生成するときの生成ルール
を表形式で示した説明図であり、同図（ａ）と（ｂ）は
それぞれブリンクが有効である場合と無効である場合の
出力生成ルールを示している。図３３はブリンクビット
変換手段７が内部で生成するブリンク周期信号を示した
波形図であり、図３４は図３２で示した出力生成ルール
を論理回路で実現した場合の回路図である。また、図３
５はＲＡＭＤＡＣ４が内部に持つカラーパレットを表形
式で示した説明図であり、同図（ａ）はブリンクが有効
である場合のカラーパレット、同図（ｂ）はブリンクが
無効の場合のカラーパレットを示している。この図３２
および図３５では“００ａ_n ａ_n-1 ・・・・ａ₀ ”、
“０１ｂ_nｂ_n-1 ・・・・ｂ₀ ”、“１０ｂ_n ｂ_n-1 ・
・・・ｂ₀ ”、“１１ｂ_n ｂ_n-1 ・・・・ｂ₀ ”はいず
れも２進数ｎ＋３ビットの値を表している。

【００６２】次に動作について説明する。図３１に示し
た表示装置をブリンクを使用しないで通常の表示システ
ムとして使用する場合には、まず、ブリンク有効無効設
定手段１２よりブリンク有効無効通知手段１３に、ブリ
ンクが“無効＝０”であると設定する。ブリンクが“無
効＝０”であると設定されたブリンク有効無効通知手段
１３は、その後、ブリンクビット変換手段７に対してブ
リンクが“無効＝０”であることを通知する。ＣＲＴデ
ィスプレイ１に表示するためのフレ−ムバッファ２への
データの書き込みはその後に行われる。

【００６３】ブリンクビット変換手段７は、読み出し手
段３の制御の下に、ＣＲＴディスプレイ１のラスタ走査
に同期してフレ−ムバッファ２から読み出されたブリン
クビットのデータを受け取り、それを加工してＲＡＭＤ
ＡＣ４に出力する。その際、ブリンクが“無効＝０”で
あることがブリンク有効無効通知手段１３により知らさ
れているので、ブリンクビット変換手段７は図３２
（ｂ）に示す出力生成ルールに従ってフレームバッファ
２からのブリンクビットを加工する。すなわち、フレ−
ムバッファ２から受け取ったブリンクビットのデータを
色データと判断し、何の加工も施さないでそのままＲＡ
ＭＤＡＣ４に出力する。このとき、ＲＡＭＤＡＣ４はこ
のブリンクビット変換手段７からの２ビットのデータと
ともに、フレ−ムバッファからｎ＋１ビットの色データ
を直接受け取り、表示データであるｎ＋３ビットを完成
して、それを図３５（ｂ）に示す内部のカラーパレット
によってＣＲＴディスプレイ１のデータフォーマットに
変換し、ＣＲＴディスプレイ１に出力する。

【００６４】一方、図３１に示した表示装置でブリンク
を使用する場合には、まず、ブリンク有効無効設定手段
１２よりブリンク有効無効通知手段１３に、ブリンクが
“有効＝１”であると設定する。ブリンクが“有効＝
１”であると設定されたブリンク有効無効通知手段１３
は、その後、ブリンクビット変換手段７に対してブリン
クが“有効＝１”であることを通知する。ＣＲＴディス
プレイ１に表示するためのフレ−ムバッファ２へのデー
タの書き込みはその後に行われる。

【００６５】ブリンクビット変換手段７は、読み出し手
段３の制御によってフレ−ムバッファ２から読み出され
たブリンクビットのデータを受け取り、それを加工して
ＲＡＭＤＡＣ４に出力する。その際、ブリンクが“有効
＝１”であることがブリンク有効無効通知手段１３によ
り知らされているので、ブリンクビット変換手段７は図
３２（ａ）に示す出力生成ルールに従ってフレームバッ
ファ２からのブリンクビットを加工する。すなわち、各
ピクセルに対して、ブリンクビットが“００”ならばブ
リンクビットの値“００”をそのままＲＡＭＤＡＣ４へ
出力し、ブリンクビットが“０１”、“１０”または
“１１”ならば、それぞれ、図３３に示す低速、中速、
高速ブリンクのブリンク周期信号に同期して、低速ブリ
ンクの場合には“００”と“０１”を、中速ブリンクの
場合には“００”と“１０”を、高速ブリンクの場合に
は“００”と“１１”を交互に出力する。このとき、Ｒ
ＡＭＤＡＣ４はこのブリンクビット変換手段７からの２
ビットのデータとともに、フレ−ムバッファからｎ＋１
ビットの色データを直接受け取り、表示データであるｎ
＋３ビットを完成して、それを図３５（ａ）に示す内部
のカラーパレットによってＣＲＴディスプレイ１のデー
タフォーマットに変換し、ＣＲＴディスプレイ１に出力
する。なお、このブリンクビット変換手段７はＬＳＩ等
によるハードウエアで実現される。

【００６６】ＣＲＴディスプレイ１はこのＲＡＭＤＡＣ
４からのデータを表示するが、ブリンク有効無効設定手
段１２とブリンク有効無効通知手段１３を設け、ブリン
クビット変換手段７が設定されたブリンクの有効／無効
に従ってブリンクビットの変換を行うようにしたので、
フレ−ムバッファ２を各ピクセル毎にｎ＋３ビット準備
し、その内の２ビットをブリンクビットとして使用する
ような場合には、ブリンクを無効とした場合における２
ⁿ⁺³ 種類の色の表示と、ブリンクを有効とした場合にお
ける２ⁿ⁺¹ 種類の色の表示プラス３種類のブリンク表示
のいずれを使用するかを自由に選択指定することが可能
となる。

【００６７】なお、この実施例６では、最初にブリンク
ビットをブリンクビットとして使用するか色データの一
部として使用するかを設定する例を示したが、システム
動作中に同様の動作を行うことにより、システム動作中
での変更も可能である。

【００６８】また、この実施例６では、実施例２に示し
た表示装置に適用した場合について説明したが、実施例
１に示した表示装置に適用することも可能であり、上記
実施例と同様の効果を奏する。さらに、ブリンクビット
として２ビット構成のものを用いた場合について示した
が、１ビット構成、さらには３ビット以上のビット構成
のものを用いることも可能である。

【００６９】実施例７．次に、この発明の実施例７を図
について説明する。図３６は本実施例による表示装置を
示す構成図である。図において、１４はフレ−ムバッフ
ァ２のブリンク用バッファ５として使用されているビッ
トのさらに上位に付加されて、ブリンクさせる時の背景
色を指定するための背景色ビットを保持する背景色バッ
ファであり、この場合には、２ビット構成の背景色バッ
ファ１４が用いられている。また、ＲＡＭＤＡＣ４は、
ブリンクビット変換手段７がブリンクデータを変換・加
工して生成したデータ、フレームバッファ２の下位のｎ
＋１ビットより読み出されたピクセルの色データ、およ
び背景色バッファ１４から読み出されたデータを、ＣＲ
Ｔディスプレイ１の入力データに変換してＣＲＴディス
プレイ１に出力する点で、図１６に同一符号を付したも
のとは異なっている。なお、その他の部分には図１６の
相当部分と同一符号を付してその説明を省略する。

【００７０】ここで、図３７は前述のようなフレームバ
ッファ２の詳細を示すイメージ図である。各ピクセルに
ついて、Ｂ０からＢｎまでの下位ｎ＋１ビットはＣＲＴ
ディスプレイ１へ表示するピクセルの色データを保持す
るために使用されている。また、そのすぐ上位のＢ（ｎ
＋１）とＢ（ｎ＋２）の２ビットは、ピクセルをブリン
クさせるかさせないか、および、ブリンクをさせる場合
にはそのブリンクスピードを指定するブリンクデータを
保持するためのブリンク用バッファ５として機能してい
る。さらにその上位のＢ（ｎ＋３）とＢ（ｎ＋４）の２
ビット（網掛け部分）は、ブリンクを行うピクセルにつ
いて、どの背景色を使ってブリンクを行うかを指定する
背景色データを保持するための背景色バッファ１４とし
て機能している。なお、この背景色バッファ１４に格納
された情報は、ブリンクを行わないピクセルについては
色データの一部として使用される。

【００７１】また、図３８はブリンクビット変換手段７
がＲＡＭＤＡＣ４への出力を生成する際のデータの生成
ルールを表形式で示した説明図、図３９は背景色ビット
の設定と背景色との関係を表形式で示した説明図であ
り、図４０はＲＡＭＤＡＣ４が内部に持つカラーパレッ
トを表形式で示した説明図である。なお、この図３８お
よび図４０においては“ａ_n+4 ａ_n+3 ００ａ_n ａ_n-1 ・
・・・ａ₀ ”、“ｂ_n+4ｂ_n+3 ０１ｂ_n ｂ_n-1 ・・・・
ｂ₀ ”、“ｂ_n+4 ｂ_n+3 １０ｂ_n ｂ_n-1 ・・・・ｂ
₀ ”、“ｂ_n+4 ｂ_n+3 １１ｂ_n ｂ_n-1 ・・・・ｂ₀ ”は
いずれも２進数ｎ＋５ビットの値を表している。

【００７２】次に動作について説明する。ここでは、上
述した実施例３の場合と同様に、「温度異常発生」、
「圧力異常発生」、「速度異常発生」という文字列をＣ
ＲＴディスプレイ１に表示し、それぞれの文字列を、順
に、高速ブリンク、中速ブリンク、低速ブリンクさせる
ものとし、さらにそれぞれのブリンクの背景色を、順
に、黒、黄、緑とする場合について説明する。まず、Ｃ
ＲＴディスプレイ１上の「温度異常発生」、「圧力異常
発生」、「速度異常発生」の文字列が表示されるピクセ
ルに対応するフレ−ムバッファ２上の各アドレスにそれ
ぞれの文字列を表示する色の色データを書き込む。各ピ
クセルの色はｎ＋１ビットで表現されるものとし、下位
ｎ＋１ビットにはそれぞれの文字列の色データを書き込
み、ブリンク用バッファ５であるその上位２ビットに
は、高速ブリンクさせる「温度異常発生」の文字列のピ
クセルに対応する部分に“１１”を、中速ブリンクさせ
る「圧力異常発生」の文字列のピクセルに対応する部分
に“１０”を、低速ブリンクさせる「速度異常発生」の
文字列のピクセルに対応する部分に“０１”をそれぞれ
書き込む。なお、ブリンクを行わないピクセルについて
は“００”を書き込む。また、ブリンクさせるときの背
景色を選択するために、背景色バッファ１４である最上
位の２ビットには、背景色ビットとして図３９に示すコ
ードを記述する。ここでは、その一例として、背景色を
黒色でブリンクさせる「温度異常発生」の文字列のピク
セルに対応する部分には“００”を、背景色を黄色でブ
リンクさせる「圧力異常発生」の文字列のピクセルに対
応する部分には“０１”を、背景色を緑色でブリンクさ
せる「速度異常発生」の文字列のピクセルに対応する部
分には“１０”をそれぞれ書き込む。

【００７３】フレ−ムバッファ２に書き込まれたデータ
の内、Ｂ０〜Ｂｎの下位ｎ＋１ビットと、背景色バッフ
ァ１４として機能している最上位のＢ（ｎ＋３）とＢ
（ｎ＋４）の２ビットは、それぞれ読み出し手段３の制
御の下で読み出されて、常にＲＡＭＤＡＣ４に直接出力
されている。また、ブリンクバッファ５として機能して
いるＢ（ｎ＋２）とＢ（ｎ＋１）の２ビットは、読み出
し手段３の制御の下で読み出されてブリンクビット変換
手段７に入力され、このブリンクビット変換手段７を経
由してＲＡＭＤＡＣ４に送り続けられている。このと
き、ブリンクビット変換手段７は図３８に示すような処
理を行い、ブリンクビットを変換・加工してＲＡＭＤＡ
Ｃ４に出力している。なお、このブリンクビット変換手
段７による処理は実施例３の場合と同様であるためその
説明は省略する。また、当該ブリンクビット変換手段７
はＬＳＩ等によるハードウエアで実現される。

【００７４】このブリンクビット変換手段７にて変換・
加工されたデータはＲＡＭＤＡＣ４に送られ、ＲＡＭＤ
ＡＣ４はこのブリンクビット変換手段７からのブリンク
ビットのデータと、フレ−ムバッファ２のビットＢ０〜
Ｂｎの下位ｎ＋１ビットから読み出されたデータ、およ
び背景色バッファ１４から送られてきたデータを、図３
９に示す内部カラーパレットに従ってＣＲＴディスプレ
イ１のデータフォーマットに変換し、それをＣＲＴディ
スプレイ１に出力する。なお、背景色としては、背景色
ビットに２ビットを使用しているので４種類を設定する
ことが可能である。この実施例７の場合には図３９に示
すように、背景色として、黒、黄、緑、青の４色を設定
可能としている。ＣＲＴディスプレイ１はＲＡＭＤＡＣ
４からのデータに従って表示をするが、「温度異常発
生」、「圧力異常発生」、「速度異常発生」の文字列に
対応するピクセルについては、それぞれのブリンク周期
（高速、中速、低速）毎に、文字列点灯時の色と背景色
（黒、黄、緑）のデータとが交互に送られてくるので、
「温度異常発生」、「圧力異常発生」、「速度異常発
生」の各文字列について、独立した３種類のブリンク周
期により、独立した３種類の背景色を使ったブリンクが
可能となる。

【００７５】なお、この実施例７では、実施例２に示し
た表示装置に適用した場合について説明したが、実施例
１に示した表示装置に適用することも可能であり、上記
実施例と同様の効果を奏する。さらに、ブリンク用バッ
ファ５および背景色バッファ１４のビット構成が２ビッ
ト構成であるものを示したが、１ビット構成であっても
よく、また、３ビット構成、さらにはそれ以上のビット
構成を持つものを用いれば、より多くの種類のブリンク
パターンおよび背景色を混在させることが可能となる。

【００７６】実施例８．なお、上記各実施例において
は、ＣＲＴディスプレイ１のベース画面に１つの画像を
表示する表示装置に適用した場合について説明したが、
ＣＲＴディスプレイ１のベース画面上に複数のウインド
ウを設定し、それらにそれぞれ異なる種類の画像を表示
するマルチウインドウ方式による表示装置に適用するこ
とも可能である。図４１はそのようなマルチウインドウ
方式による表示装置のＣＲＴディスプレイ１の画面表示
の一例を示す説明図である。図示の例では、ベース画
面、ウインドウ＃１、ウインドウ＃２には通常のブリン
クをしない表示を行い、ウインドウ＃３には常にウイン
ドウ内のシンボルすべてをブリンクさせるような表示を
行うものを示している。実際のこのような例としては、
プラントの異常を通知するための専用のウインドウを設
け、そのウインドウに表示する異常メッセージ等は常に
ブリンクを行うというようなものが考えられる。

【００７７】図４２はこのようなマルチウインドウ方式
を採用する場合に必要となるフレ−ムバッファの一例を
示すイメージ図である。この実施例８では、各ウインド
ウ毎に個別にフレ−ムバッファを持つこととする。従っ
て、図４１に示した表示を実現するためには、フレ−ム
バッファとして、図４２（ａ）に示すベース画面用のフ
レ−ムバッファ１５ａ、図４２（ｂ）に示すウインドウ
＃１用のフレ−ムバッファ１５ｂ、図４２（ｃ）に示す
ウインドウ＃２用のフレ−ムバッファ１５ｃ、および、
図４２（ｄ）に示すウインドウ＃３用のフレ−ムバッフ
ァ１５ｄを準備しておく必要がある。

【００７８】図４３はそのような発明の一実施例による
表示装置を示す構成図で、相当部分には図１と同一符号
を付してその説明を省略する。図において、１５ａ〜１
５ｄはＣＲＴディスプレイ１のベース画面および各ウイ
ンドウ対応に設けられたフレームバッファである。１６
は読み出し手段３の制御の下に、ＣＲＴディスプレイ１
のラスタ走査に同期して各フレ−ムバッファ１５ａ〜１
５ｄから読み出されたデータを合成するウインドウ合成
手段であり、１７はこのウインドウ合成手段１６によっ
て合成された表示データをブリンクを行うウインドウに
対してはブリンク周期に同期してブリンク表示を実現す
る表示データ変換手段１７である。１８は読み出し手段
３、ウインドウ合成手段１６、表示データ変換手段１７
にウインドウ位置情報を設定するためのウインドウ位置
情報設定手段であり、１９は表示データ変換手段１７に
ブリンクを行うウインドウを設定するためのブリンクウ
インドウ設定手段である。

【００７９】また、図４４は表示データ変換手段１７が
ＲＡＭＤＡＣ４への出力を生成するときの生成ルールを
表形式で示した説明図であり、図４５は表示データ変換
手段１７が内部で生成しているブリンク周期信号を示す
波形図、図４６は図４４で示した出力生成ルールを論理
回路で実現した場合の回路図である。さらに、図４７は
ＲＡＭＤＡＣ４が内部に持つカラーパレットを表形式で
示した説明図である。なお、この図４４および図４７で
は“ａ_n ａ_n-1 ・・・・ａ₀ ”、“００・・・・０”は
いずれも２進数ｎ＋１ビットの値を表していおり、背景
色が“００・・・・０”で表される場合を示している。

【００８０】次に動作について説明する。図４３におい
て、まずウインドウ位置情報設定手段１８により、表示
するウインドウに関する位置情報、すなわち、各ウイン
ドウのＣＲＴディスプレイ１の画面上での座標と他ウイ
ンドウとの重なり具合を、読み出し手段３、ウインドウ
合成手段１６、表示データ変換手段１７に設定する。ま
た、ブリンクウインドウ設定手段２１により、表示デー
タ変換手段１７にブリンクを行うウインドウ、すなわ
ち、ウインドウ＃３をブリンクさせることを設定する。

【００８１】読み出し手段３はウインドウ位置情報設定
手段１８によって設定されたウインドウの位置情報をも
とに、ＣＲＴディスプレイ１のラスタ走査に同期してフ
レ−ムバッファ１５ａ〜１５ｄからのデータの読み出し
の制御を行う。読み出し手段３の制御により読み出され
たデータはウインドウ合成手段１６に入力され、ウイン
ドウ位置情報設定手段１８にて設定されたウインドウ位
置情報に従って合成され、表示データ変換手段１７に出
力される。表示データ変換手段１７は、ウインドウ位置
情報設定手段１８によって設定されたウインドウ位置情
報と、ブリンクウインドウ設定手段２１によって設定さ
れた各ウインドウについてブリンクを行うか行わないか
のデータから、図４４に示す出力生成ルールに従ってデ
ータの変換を行い、それをＲＡＭＤＡＣ４に出力する。
すなわち、ブリンクを行わないウインドウ（ベース画
面、ウインドウ＃１、ウインドウ＃２）が表示されてい
るピクセルについては、入力されたデータをそのまま出
力する。一方、ブリンクを行うウインドウ（ウインドウ
＃３）が表示されているピクセルについては、表示デー
タ変換手段１７が内部で生成している図４５に示した波
形によるブリンク周期信号に同期して、入力が“ａ_n ａ
_n-1 ・・・・ａ₀ ”であれば“ａ_n ａ_n-1 ・・・・ａ
₀ ”と“００・・・・０”とを交互に出力する。この図
４４に示した出力生成ルールを論理回路図で実現したも
のが図４６に示す回路であり、ビット０についてのみ記
述している。なお他のビット１〜ビットｎについても同
様の回路となる。また、この表示データ変換手段１７は
ＬＳＩ等によるハードウエアで実現される。

【００８２】この表示データ変換手段１７によって変換
されたデータはＲＡＭＤＡＣ４に送られ、ＲＡＭＤＡＣ
４はこの表示データ変換手段１７からのデータを、図４
７に示す内部カラーパレットに従ってＣＲＴディスプレ
イ１のデータフォーマットに変換し、それをＣＲＴディ
スプレイ１に出力する。ＣＲＴディスプレイ１はＲＡＭ
ＤＡＣ４からのデータを表示するが、ウインドウ＃３が
表示されているピクセルについては、点灯時の色と背景
色のデータが交互に送られてくるので、ウインドウ＃３
の画像のブリンク表示が可能となる。

【００８３】なお、この実施例８では、最初にブリンク
を行うウインドウを設定する例を示したが、システム動
作中に同様の動作を行うことにより、システム動作中に
ブリンクを行うウインドウの設定あるいは変更も可能で
ある。

【００８４】

【発明の効果】以上のように、請求項１に記載の発明に
よれば、ブリンク用バッファから読み出された表示する
ピクセルをブリンクさせるか否かを選択するブリンクデ
ータと、フレ−ムバッファに読み出された表示するピク
セルの色データをブリンクビット生成手段に入力し、ブ
リンク用バッファからのデータがブリンク有りを示して
いるピクセルについてのみ、変換手段に送出している表
示データを、フレ−ムバッファからの当該ピクセルのシ
ンボル色と背景色とに周期的に切り換えるように構成し
たので、従来、使用方法によっては同時に表示可能な色
数に制限を受けていたものを、使用方法の如何にかかわ
らず、最大限の色数を表示可能としてブリンク表示を行
うことができる表示装置が得られる効果がある。

【００８５】また、請求項２に記載の発明によれば、ブ
リンクビット変換手段がブリンクバッファから読み出さ
れたブリンクデータに基づいて生成したデータと、フレ
ームバッファから読み出されたピクセルの色データを変
換手段に入力し、ブリンクビット変換手段からのデータ
に従って表示部への表示色を、フレ−ムバッファからの
データによる当該ピクセルのシンボル色と背景色とに周
期的に切り換えるように構成したので、従来、使用方法
によっては同時に表示可能な色数に制限を受けていたも
のを、使用方法の如何にかかわらず、最大限の色数を表
示可能としてブリンク表示を行うことができる表示装置
が得られる効果がある。

【００８６】また、請求項３に記載の発明によれば、ブ
リンク用バッファをフレ−ムバッファ内にその一部とし
て設けるように構成したので、ソフトウエアから見たと
き、別途ブリンク用バッファへデータを書き込む必要が
なくなり、フレ−ムバッファへのデータの書き込みのみ
でブリンクさせるシンボルの描画が可能となり、ブリン
クの設定があたかも色データを設定するのと同様に扱う
ことが可能となるため、ソフトウエアが単純化され、同
時に従来のソフトウエアインターフェースとの互換性、
および従来のソフトウエアの流用性が向上するなどの効
果がある。

【００８７】また、請求項４に記載の発明によれば、ブ
リンク用バッファを複数のビットで形成するように構成
したので、ブリンクの有無ばかりでなく、ブリンクの周
期についても複数種類指定することが可能となり、同時
に複数のブリンク周期によるブリンクを同一画面内に混
在させることができる効果がある。

【００８８】また、請求項５に記載の発明によれば、ブ
リンク周期設定手段によって外部よりブリンクの周期を
設定し、ブリンク周期生成手段にてその設定されたブリ
ンク周期からブリンク周期信号を生成し、それをブリン
クビット変換手段等に通知するように構成したので、ブ
リンク周期があらかじめ定められているもののみに固定
されることなく、外部から自由に設定あるいは変更する
ことが可能となる効果がある。

【００８９】また、請求項６に記載の発明によれば、ブ
リンクパターン設定手段によって外部よりブリンクパタ
ーンを設定し、ブリンクパターン生成手段にてその設定
されたブリンクパターンからブリンク信号を生成し、そ
れをブリンクビット変換手段等に通知するように構成し
たので、ブリンクのパターン、すなわち、点灯時間と消
灯時間との比や、タイミング等があらかじめ定められて
いるもののみに固定されることなく、外部から自由に設
定あるいは変更することが可能となる効果がある。

【００９０】また、請求項７に記載の発明によれば、ブ
リンク有効無効設定手段を設けて、ブリンク用バッファ
のブリンクビットの値を有効としてブリンクを行うか、
無効としてブリンクを行わないかを外部から設定するよ
うに構成したので、ブリンク用バッファのデータをブリ
ンクデータとして扱って該当ピクセルのブリンクを行う
か、ブリンク用バッファのデータを無視、もしくは通常
の色データとして扱ってそのブリンクを行わないかを、
外部から設定あるいは変更することが可能となり、同一
の表示装置でブリンクの使用と未使用との設定および切
り換えが可能になる効果がある。

【００９１】また、請求項８に記載の発明によれば、さ
らに背景色バッファを設けて、ブリンク時の各ピクセル
について背景色を指定する背景色ビットを保持するよう
に構成したので、ブリンクを実行する際の背景色が１色
に固定されることなく、ピクセル単位で設定あるいは変
更することが可能になる効果がある。

【００９２】また、請求項９に記載の発明によれば、ブ
リンクウインドウ設定手段を設けて各ウインドウ毎にブ
リンクを行うか否かを外部から設定し、フレームバッフ
ァから読み出された各ウインドウの表示データをウイン
ドウ合成手段で合成し、合成された表示データを、ブリ
ンクするウインドウに関しては表示データ変換手段で周
期的に、シンボルの色データと背景色とに変換するよう
に構成したので、表示部にマルチウインドウ表示をする
場合に、ウインドウ単位でのブリンクの有無を外部より
設定あるいは変更することが可能な表示装置が得られる
効果がある。

【図面の簡単な説明】

【図１】この発明の実施例１による表示装置を示す構
成図である。

【図２】上記実施例で使用されるフレ−ムバッファと
ブリンク用バッファを示すイメージ図である。

【図３】上記実施例における表示部への文字の表示例
を示す説明図である。

【図４】上記実施例におけるフレ−ムバッファとブリ
ンク用バッファに図３に示す文字を書き込んだときの様
子を示す説明図である。

【図５】上記実施例におけるブリンク生成手段の出力
の生成ルールを示す説明図である。

【図６】上記実施例におけるブリンク生成手段が生成
するブリンク周期信号を示す波形図である。

【図７】図５に示した出力生成ルールを論理回路で実
現した場合の回路図である。

【図８】上記実施例におけるＲＡＭＤＡＣ内部のカラ
ーパレットを示す説明図である。

【図９】この発明の実施例２による表示装置を示す構
成図である。

【図１０】上記実施例で使用されるフレ−ムバッファ
を示すイメージ図である。

【図１１】上記実施例におけるフレ−ムバッファに図
３に示す文字を書き込んだときの様子を示す説明図であ
る。

【図１２】上記実施例におけるブリンクビット変換手
段の出力の生成ルールを示す説明図である。

【図１３】上記実施例におけるブリンクビット変換手
段が生成するブリンク周期信号を示す波形図である。

【図１４】図１２に示した出力生成ルールを論理回路
で実現した場合の回路図である。

【図１５】上記実施例におけるＲＡＭＤＡＣ内部のカ
ラーパレットを示す説明図である。

【図１６】この発明の実施例３による表示装置を示す
構成図である。

【図１７】上記実施例で使用されるフレ−ムバッファ
を示すイメージ図である。

【図１８】上記実施例におけるブリンクビットの意味
を示す説明図である。

【図１９】上記実施例におけるブリンクビット変換手
段の出力の生成ルールを示す説明図である。

【図２０】上記実施例におけるブリンクビット変換手
段が生成するブリンク周期信号を示す波形図である。

【図２１】図１９に示した出力生成ルールを論理回路
で実現した場合の回路図である。

【図２２】上記実施例におけるＲＡＭＤＡＣ内部のカ
ラーパレットを示す説明図である。

【図２３】この発明の実施例４による表示装置を示す
構成図である。

【図２４】上記実施例におけるブリンク周期生成手段
が生成するブリンク周期信号を示す波形図である。

【図２５】上記実施例におけるブリンクビット変換手
段の出力の生成ルールを示す説明図である。

【図２６】図２５に示した出力生成ルールを論理回路
で実現した場合の回路図である。

【図２７】この発明の実施例５による表示装置を示す
構成図である。

【図２８】上記実施例におけるブリンクパターン生成
手段が生成するブリンク信号を示す波形図である。

【図２９】上記実施例におけるブリンクビット変換手
段の出力の生成ルールを示す説明図である。

【図３０】図２９に示した出力生成ルールを論理回路
で実現した場合の回路図である。

【図３１】この発明の実施例６による表示装置を示す
構成図である。

【図３２】上記実施例におけるブリンクビット変換手
段の出力の生成ルールを示す説明図である。

【図３３】上記実施例におけるブリンクビット変換手
段が生成するブリンク周期信号を示す波形図である。

【図３４】図３２に示した出力生成ルールを論理回路
で実現した場合の回路図である。

【図３５】上記実施例におけるＲＡＭＤＡＣ内部のカ
ラーパレットを示す説明図である。

【図３６】この発明の実施例７による表示装置を示す
構成図である。

【図３７】上記実施例で使用されるフレ−ムバッファ
を示すイメージ図である。

【図３８】上記実施例におけるブリンクビット変換手
段の出力の生成ルールを示す説明図である。

【図３９】上記実施例における背景色ビットの意味を
示す説明図である。

【図４０】上記実施例におけるＲＡＭＤＡＣ内部のカ
ラーパレットを示す説明図である。

【図４１】この発明の実施例８による表示装置でのマ
ルチウインドウの表示例を示す説明図である。

【図４２】上記実施例で使用されるフレ−ムバッファ
を示すイメージ図である。

【図４３】上記実施例における表示装置の全体構成を
示す構成図である。

【図４４】上記実施例における表示データ変換手段の
出力の生成ルールを示す説明図である。

【図４５】上記実施例における表示データ変換手段が
生成するブリンク周期信号を示す波形図である。

【図４６】図４４に示した出力生成ルールを論理回路
で実現した場合の回路図である。

【図４７】上記実施例におけるＲＡＭＤＡＣ内部のカ
ラーパレットを示す説明図である。

【図４８】一般的な表示装置の全体構成を示す構成図
である。

【図４９】一般的な表示装置の表示部上での描画イメ
ージを示す説明図である。

【図５０】一般的な表示装置で使用されるフレ−ムバ
ッファを示すイメージ図である。

【図５１】従来の表示装置の全体構成を示す構成図で
ある。

【図５２】従来の表示装置の論理／テーブル回路の詳
細を示す構成図である。

【符号の説明】

１表示部（ＣＲＴディスプレイ）、２フレ−ムバッ
ファ、４変換手段（ＲＡＭＤＡＣ）、５ブリンク用
バッファ、６ブリンク生成手段、７ブリンクビット
変換手段、８ブリンク周期設定手段、９ブリンク周
期生成手段、１０ブリンクパターン設定手段、１１
ブリンクパターン生成手段、１２ブリンク有効無効設
定手段、１３ブリンク有効無効通知手段、１４背景
色バッファ、１５ａ〜１５ｄフレ−ムバッファ、１６
ウインドウ合成手段、１７表示データ変換手段、１
８ウインドウ位置情報設定手段、１９ブリンクウイ
ンドウ設定手段。

Claims

【特許請求の範囲】

【請求項１】画像の表示が行われる表示部と、前記表
示部に表示するピクセルの色データを保存するフレ−ム
バッファと、前記表示部に表示するピクセルをブリンク
させるか否かを選択するブリンクデータを保持するブリ
ンク用バッファと、前記フレ−ムバッファとブリンク用
バッファからのデータに基づいて、前記表示部の該当ピ
クセルの表示色を指定するデータを生成するブリンク生
成手段と、前記ブリンク生成手段からのデータを変換
して、前記表示部の入力データを生成する変換手段とを
備えた表示装置。
【請求項２】画像の表示が行われる表示部と、前記表
示部に表示するピクセルの色データを保存するフレ−ム
バッファと、前記表示部に表示するピクセルをブリンク
させるか否かを選択するブリンクデータを保持するブリ
ンク用バッファと、前記ブリンク用バッファからのブリ
ンクデータに基づいて、前記表示部に表示する該当ピク
セルの表示色を切り換えるためのデータを生成するブリ
ンクビット変換手段と、前記フレームバッファおよびブ
リンクビット変換手段からのデータを変換して、前記表
示部の入力データを生成する変換手段とを備えた表示装
置。
【請求項３】前記表示部に表示するピクセルをブリン
クさせるか否かを選択するブリンクデータを保持するブ
リンク用バッファを、前記表示部に表示するピクセルの
色データを保存するフレ−ムバッファ内にその一部とし
て設けたことを可能とすることを特長とする請求項１ま
たは２に記載の表示装置。
【請求項４】前記表示部に表示するピクセルをブリン
クさせるか否かを選択するブリンクデータを保持するブ
リンク用バッファのビット構成を複数ビット構成とした
ことを特長とする請求項１または２に記載の表示装置。
【請求項５】前記表示部に表示するピクセルをブリン
クさせるブリンク周期を外部から設定するためのブリン
ク周期設定手段と、前記ブリンク周期設定手段によって
設定されたブリンク周期からブリンク周期信号を生成し
て、前記ブリンク生成手段もしくはブリンクビット変換
手段に通知するブリンク周期生成手段とを設けたことを
特長とする請求項１または２に記載の表示装置。
【請求項６】前記表示部に表示するピクセルをブリン
クさせるブリンクパターンを外部から設定するためのブ
リンクパターン設定手段と、前記ブリンクパターン設定
手段によって設定されたブリンクパターンからブリンク
パターン信号を生成して、前記ブリンク生成手段もしく
はブリンクビット変換手段に通知するブリンクパターン
生成手段とを設けたことを特長とする請求項１または第
２に記載の表示装置。
【請求項７】前記表示部に表示するピクセルをブリン
クさせるためのブリンクビットの値を有効としてブリン
クを行うか、無効としてブリンクを行わないかを外部か
ら設定するブリンク有効無効設定手段と、前記ブリンク
有効無効設定手段によって設定された前記ブリンクの有
効／無効を示す情報を、前記ブリンク生成手段もしくは
ブリンクビット変換手段に通知するブリンク有効無効通
知手段とを設けたことを特長とする請求項１または第２
に記載の表示装置。
【請求項８】前記表示部に表示するピクセルをブリン
クさせるときの背景色を指定する背景色ビットを保持す
るための背景色バッファを設けたことを特長とする請求
項１または第２に記載の表示装置。
【請求項９】画像の表示がウインドウ単位で行われる
表示部と、前記表示部に表示するピクセルの色データを
前記ウインドウ毎に保存するフレ−ムバッファと、前記
ウインドウの前記表示部の画面上での位置情報を設定す
るウインドウ位置情報設定手段と、前記各ウインドウ用
のフレ−ムバッファからのデータを合成するウインドウ
合成手段と、前記ウインドウ単位でブリンクを行うか行
わないかを外部から設定するためのブリンクウインドウ
設定手段と、前記ウインドウ設定手段にてブリンクを行
うと設定されたウインドウに対しては、その表示データ
を周期的に背景色に変換する表示データ変換手段と、前
記表示データ変換手段からのデータを変換して、前記表
示部の入力データを生成する変換手段とを備えた表示装
置。