JPH0764532A - 表示制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 類似した文字を表示する際にハードウェアの
負担を軽減して効率よく表示し得る表示制御装置の提供
を目的とする。 【構成】 表示対象のキャラクタ及びそれを修飾するパ
ターンのフォントデータを出力するキャラクタROM 10
と、キャラクタROM 10から出力された表示対象のキャラ
クタのフォントデータを第１のシフトレジスタ11に、表
示対象のキャラクタを修飾するパターンのフォントデー
タを第２のシフトレジスタ12にそれぞれ選択的に格納さ
せるセレクタ15と、両シフトレジスタ11, 12から出力さ
れたフォントデータの論理和データを生成するORゲート
16と、ORゲート16により生成されたデータを表示用デー
タRAM ５に格納されている情報に従って制御して出力す
ることにより表示する出力回路13とを備えている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は CRTディスプレイあるい
は LCDパネル等の画面上に表示を行う際に、形状的に類
似した文字，記号，パターン等のキャラクタを効率よく
表示してハードウェアの負担を軽減すると共に、更に多
様な表示を可能にする表示制御装置に関する。

【０００２】

【従来の技術】たとえば、テレビジョン画面にチャネル
番号，時刻等のような種々の動作状態を示す文字，パタ
ーン等を表示させることは従来広く行われている。図10
はそのようなテレビジョンセットに内蔵されている表示
制御装置の従来の構成例を示すブロック図である。

【０００３】図10において、参照符号１は CRT制御レジ
スタを、２は垂直位置レジスタを、３は文字サイズレジ
スタを、４は水平位置レジスタを、５は表示用データRA
M を、６は CRTポート制御レジスタを、７は発振回路
を、８は表示位置制御回路を、９は表示制御回路を、10
はキャラクタROM を、11はシフトレジスタを、13は出力
回路を、14はデータバスをそれぞれ示している。なお、
図示されていないが、データバス14にはCPU が接続され
ている。

【０００４】また、図10において、参照符号HSYNC は水
平同期信号を、VSYNC は垂直同期信号をそれぞれ示して
おり、表示位置制御回路８に与えられている。発振回路
７は水平同期信号HSYNC に同期して表示位置制御回路８
によりリセットされつつ所定の周波数で発振する。発振
回路７の発振出力は図10に示されている装置全体の表示
用基本クロックとして用いられ、表示位置制御回路８及
び出力回路13に与えられている。

【０００５】一方、所望の文字あるいはパターン（以
下、表示文字という）を表示するためのデータ（以下、
文字データという）は図示されていないCPU から出力さ
れる命令によってデータバス14から各レジスタ１，２，
３，４，６及び表示用データRAM ５に入力されて保持さ
れる。CRT制御レジスタ１に保持されたデータは表示位
置制御回路８，表示制御回路９及び出力回路13に与えら
れ、文字表示のオン／オフ等の制御に用いられる。垂直
位置レジスタ２及び水平位置レジスタ４には画面上での
文字表示を開始する垂直位置及び水平位置に対応したデ
ータが、文字サイズレジスタ３には表示文字の字体のサ
イズに対応したデータがそれぞれ保持され、これらはい
ずれも表示位置制御回路８に与えられる。

【０００６】更に、 CRTポート制御レジスタ６に保持さ
れた値によって、出力回路13からのRGB表示出力が制御
される。表示用データRAM ５には文字表示の順にアドレ
スが割り当てられており、表示文字のデータ、即ち文字
データがアドレス順に入力されてゆく。なお、表示用デ
ータRAM ５に記憶される文字データとしては、表示文字
を特定するための文字コードデータ, 表示の際の色を指
定するための色コードデータ, 表示形態データ（以下、
アトリビュートコードデータという) 等が含まれる。

【０００７】表示位置制御回路８では、垂直位置レジス
タ２が保持している値と水平同期信号HSYNC のカウント
値とを比較し、また水平位置レジスタ４が保持している
値と発振回路７から出力される表示用クロックのカウン
ト値とを比較し、それぞれ両者が一致した時点で表示許
可信号を出力する。この表示許可信号は表示制御回路９
に与えられるので、これに応じて表示制御回路９がアク
ティブになって以下のような一連の文字表示動作を開始
する。

【０００８】まず、表示位置制御回路８からは水平同期
信号HSYNC をインクリメントした値が表示用データRAM
５に与えられる。これにより表示用データRAM ５からは
文字データが表示順に出力される。表示用データRAM ５
から出力された文字データの内の色コードデータ及びア
トリビュートコードデータは出力回路13に、文字コード
データはキャラクタROM 10にそれぞれ与えられる。キャ
ラクタROM 10では文字コードデータをデコードして対応
したフォント（字体）のドットデータを出力する。

【０００９】各フォントはたとえば図11の模式図に示さ
れているように、縦方向にＬドット，横方向にＭドット
の画素で構成されている。キャラクタROM 10がこのよう
な各フォントをＮ個分予め記憶しているとすれば、キャ
ラクタROM 10の容量はＬ×Ｍ×Ｎドット相当になる。キ
ャラクタROM 10から横方向のＭドット単位で読み出され
たフォントデータはシフトレジスタ11でパラレルデータ
からシリアルデータに変換されて出力回路13に与えられ
る。出力回路13はフォントデータに加えて表示用データ
RAM ５から文字色及び背景色等を表す色コードデータあ
るいはアトリビュートコードデータが与えられるので、
これらのデータに従って RGB信号及び OUT信号を出力す
ることにより表示制御を行う。

【００１０】以上のようにして出力回路13から RGB信号
が出力され、これらの信号に従って画面上に所望の文字
あるいはパターンが表示される。

【００１１】なお、フォントデータはその字体を表す文
字コードデータをデコードすることにより生成されるキ
ャラクタROM 10の各アドレスの領域に横方向のドット数
Ｍ単位で格納されている。図11に示されている例では、
縦方向のＬドット分のフォントデータをＬ個のアドレス
に各１ライン毎に格納してそのアドレスを上から順にAD
₁ , AD₂ …AD_L-1 , AD_L とすれば、キャラクタROM 10か
らこの順にドットデータが出力される。表示制御回路９
は、各文字の縦方向のライン数をカウントし、各ライン
毎に表示文字のドットデータを順次出力する。この操作
を１〜Ｌラインまで反復することにより、１行分の文字
表示を完了する。

【００１２】

【発明が解決しようとする課題】上述のような従来の表
示制御装置においては、類似した文字を表示する場合、
たとえば数字の「１」とそれを修飾した「(1) 」とを表
示する場合、それぞれの文字を個別のフォントデータと
してキャラクタROM に予め保持しておく必要がある。こ
のため、キャラクタROM の容量を増大させ、あるいは有
効利用を妨げている。また、他にも種々の修飾を行った
りすれば更にキャラクタROM の容量を増大させる結果と
なる。

【００１３】このような事情から、たとえば文字修飾の
種類それぞれに対応したアトリビュートコードを保持し
ておき、そのデータに従ってハードウェアにより修飾を
行う構成が考えられる。しかし、アンダラインのような
単純な修飾であればそのためのハードウェアも比較的簡
単且つ小容量で実現可能であるが、修飾が複雑になり、
更には種々の修飾を処理するためには膨大なハードウェ
ア量が必要になるという問題がある。

【００１４】本発明は以上のような事情に鑑みてなされ
たものであり、類似した文字を表示する際にハードウェ
アの負担を軽減して効率よく表示し得る表示制御装置の
提供を目的とする。

【００１５】

【課題を解決するための手段】本発明に係る表示制御装
置の第１の発明は、表示対象のキャラクタ及びそれを修
飾するパターンに関する情報を格納する第１の記憶手段
と、この第１の記憶手段に格納されている情報に従って
表示対象のキャラクタ及びそれを修飾するパターンのフ
ォントデータを出力する第２の記憶手段と、第２の記憶
手段から出力されたフォントデータを一時的に格納する
第１及び第２のシフトレジスタと、第２の記憶手段から
出力された表示対象のキャラクタのフォントデータを第
１のシフトレジスタに、第２の記憶手段から出力された
表示対象のキャラクタを修飾するパターンのフォントデ
ータを第２のシフトレジスタにそれぞれ選択的に格納さ
せる選択手段と、第１のシフトレジスタから出力された
フォントデータと第２のシフトレジスタから出力された
フォントデータとの論理和データを生成する論理和手段
と、論理和手段により生成されたデータを第１の記憶手
段に格納されている情報に従って制御して出力する出力
手段と、第１のシフトレジスタと第２のシフトレジスタ
とからのデータの出力を同期化制御する制御手段とを備
えたことを特徴とする。

【００１６】また本発明に係る表示制御装置の第２の発
明は、表示対象のキャラクタ及びそれを修飾するパター
ンに関する複数で一組の情報を格納する第１の記憶手段
と、複数のメモリ領域を有し、第１の記憶手段に格納さ
れている複数で一組の情報に従ってそれぞれのメモリ領
域からフォントデータを出力する第２の記憶手段と、こ
の第２の記憶手段の各メモリ領域からそれぞれ出力され
たフォントデータの論理和データを生成する論理和手段
と、この論理和手段により生成されたデータを一時的に
格納するシフトレジスタと、このシフトレジスタに格納
されているデータを第１の記憶手段に格納されている情
報に従って制御して出力する出力手段と、第２の記憶手
段の複数のメモリ領域からのフォントデータの出力を同
期化制御する制御手段とを備えたことを特徴とする。

【００１７】更に本発明に係る表示制御装置の第３の発
明は、表示対象のキャラクタ及びそれを修飾するパター
ンに関する複数で一組の情報を格納する第１の記憶手段
と、複数のメモリ領域を有し、第１の記憶手段に格納さ
れている複数で一組の情報に従ってそれぞれのメモリ領
域からフォントデータを出力する第２の記憶手段と、こ
の第２の記憶手段の各メモリ領域から出力されたフォン
トデータをそれぞれ一時的に格納する複数のシフトレジ
スタと、これらの複数のシフトレジスタに格納されてい
るデータを第１の記憶手段に格納されている情報に従っ
て制御して出力する複数の出力手段と、これらの複数の
出力手段それぞれから出力されたデータの論理和データ
を生成する論理和手段と、複数の出力手段からのデータ
の出力を同期化制御する制御手段とを備えたことを特徴
とする。

【００１８】

【作用】本発明に係る表示制御装置の各発明では、本来
の表示対象のキャラクタのフォントデータの他にそれを
修飾するパターンのフォントデータも第２の記憶手段
（キャラクタROM)から出力され、両者のフォントデータ
が論理和手段で論理和された上で出力手段から出力され
て表示される。

【００１９】

【実施例】以下、本発明をその実施例を示す図面に基づ
いて詳述する。図１は本発明に係る表示制御装置の第１
の実施例の構成を示すブロック図である。なお、この図
１においては、前述の従来例の説明で参照した図10と同
一の参照符号は同一又は相当部分を示している。

【００２０】図１において、参照符号１は CRT制御レジ
スタを、２は垂直位置レジスタを、３は文字サイズレジ
スタを、４は水平位置レジスタを、５は表示用データRA
M を、６は CRTポート制御レジスタを、７は発振回路
を、８は表示位置制御回路を、９は表示制御回路を、10
はキャラクタROM を、11及び12はシフトレジスタを、13
は出力回路を、14はデータバスを、15はセレクタを、16
はORゲートそれぞれ示している。なお、図示されていな
いが、データバス14にはCPU が接続されている。

【００２１】また、図１において、参照符号HSYNC は水
平同期信号を、VSYNC は垂直同期信号をそれぞれ示して
おり、表示位置制御回路８に与えられている。発振回路
７は水平同期信号HSYNC に同期して表示位置制御回路８
によりリセットされつつ所定の周波数で発振する。発振
回路７の発振出力は図１に示されている装置全体の表示
用基本クロックとして用いられ、表示位置制御回路８及
び出力回路13に与えられている。

【００２２】一方、所望の文字あるいはパターン（以
下、表示文字という）を表示するためのデータ（以下、
文字データという）は図示されていないCPU から出力さ
れる命令によってデータバス14から各レジスタ１，２，
３，４，６及び表示用データRAM ５に入力されて保持さ
れる。CRT制御レジスタ１に保持されたデータは表示位
置制御回路８, 表示制御回路９及び出力回路13に与えら
れ、文字表示のオン／オフ等の制御に用いられる。垂直
位置レジスタ２及び水平位置レジスタ４には画面上での
文字表示を開始する垂直位置及び水平位置に対応したデ
ータが、文字サイズレジスタ３には表示文字の字体のサ
イズに対応したデータがそれぞれ保持され、これらはい
ずれも表示位置制御回路８に与えられる。

【００２３】更に、 CRTポート制御レジスタ６に保持さ
れた値によって、出力回路13からのRGB表示出力が制御
される。表示用データRAM ５には文字表示の順にアドレ
スが割り当てられており、表示文字のデータ、即ち文字
データというがアドレス順に入力されてゆく。なお、表
示用データRAM ５に記憶される文字データとしては、表
示文字を特定するための文字コードデータ, 表示の際の
色を特定するための色コードデータ, 表示形態データ
（以下、アトリビュートコードデータという) 等が含ま
れることは従来例と同様であるが、本発明ではその他に
修飾用の文字（以下、修飾文字という）のデータ（以
下、修飾コードデータという) もCPU からデータバス14
を介して与えられている。

【００２４】表示位置制御回路８では、垂直位置レジス
タ２が保持している値と水平同期信号HSYNC のカウント
値とを比較し、また水平位置レジスタ４が保持している
値と発振回路７から出力される表示用クロックのカウン
ト値とを比較し、それぞれ両者が一致した時点で表示許
可信号を出力する。この表示許可信号は表示制御回路９
に与えられるので、これに応じて表示制御回路９がアク
ティブになって以下のような一連の文字表示動作を開始
する。

【００２５】まず、表示位置制御回路８からは水平同期
信号HSYNC をインクリメントした値が表示用データRAM
５に与えられる。これにより表示用データRAM ５からは
文字データが表示順に出力される。表示用データRAM ５
から出力された文字データの内の色コードデータ及びア
トリビュートコードデータは出力回路13に、文字コード
データはキャラクタROM 10にそれぞれ与えられる。キャ
ラクタROM 10では文字コードデータをデコードして対応
したフォント (字体) のドットデータを出力する。この
ドットデータはセレクタ15を介してシフトレジスタ11に
一旦保持される。この際のセレクタ15の制御は表示制御
回路９により行われる。

【００２６】上述のようにして、表示文字のフォントデ
ータがシフトレジスタ11に格納された後、表示用データ
RAM ５からは修飾コードが出力されてキャラクタROM 10
に与えられる。キャラクタROM 10は修飾コードに対応し
たフォントのドットデータを出力する。このドットデー
タはセレクタ15を介してシフトレジスタ12に一旦保持さ
れる。この際のセレクタ15の制御は上述同様に表示制御
回路９により行われる。

【００２７】両シフトレジスタ11及び12では文字出力開
始のタイミングに同期してそれぞれフォントデータをパ
ラレルデータからシリアルデータに変換しつつORゲート
16へ出力する。これにより、ORゲート16からは表示文字
のフォントデータと修飾文字のフォントデータとが合成
されたドットデータが出力されて出力回路13に与えられ
る。出力回路13にはこの合成されたフォントデータに加
えて表示用データRAM５から文字色及び背景色等を表す
色コードデータあるいはアトリビュートコードデータが
与えられるので、これらのデータに従って RGB信号及び
OUT信号を出力することにより表示制御を行う。

【００２８】以上のようにして出力回路13から RGB信号
が出力され、これらの信号に従って画面上に所望の文字
あるいはパターンが修飾されて表示される。

【００２９】図２は表示文字のデータと修飾文字のデー
タとを合成する場合の状態を示す模式図である。この例
では、表意文字としての数字「１」のデータP1と修飾文
字としての「( ) 」のデータP2とを合成したパターン
「(1) 」のデータP3が示されている。なお、本実施例で
は、文字コード及び修飾コードのいずれもキャラクタRO
M 10の同一の領域をアクセスしているので、文字データ
と修飾データとを合成する場合に限らず、種々の組合わ
せのデータの合成も可能である。また、上記実施例では
表示用データRAM ５が異なる２回のタイミングでアクセ
スされているが、３回以上のアクセスを表示用データRA
M ５に対して行うようにすれば、３個以上のフォントデ
ータの合成も可能になる。

【００３０】次に本発明の表示制御装置の第２の実施例
について、その一構成例を示す図３のブロック図を参照
して説明する。なお、この図３においては、前述の第１
の実施例の説明で参照した図１と同一の参照符号は同一
又は相当部分を示しているので、それらの説明は省略す
る。

【００３１】本実施例では、キャラクタROM 10は字体デ
ータ領域10a と修飾データ領域10bとに分割されてい
る。そして、両領域10a, 10bから出力されるフォントデ
ータがORゲート16にてOR演算されてシフトレジスタ11を
介して出力回路13に与えられるように構成されている。

【００３２】このような構成を採ることにより、表示用
データRAM ５から同時に字体データ及び修飾データが出
力され、字体データは字体データ領域10a に、修飾デー
タは修飾データ領域10b にそれぞれ記憶される。そし
て、キャラクタROM 10の両領域10a, 10bからは字体のフ
ォントデータ及び修飾データのフォントデータが表示制
御回路９の制御によりそれぞれ同時に出力されてORゲー
ト16で合成された上でシフトレジスタ11に一旦保持され
た後、出力回路13により表示色, 表示形態等が制御され
て出力される。

【００３３】図７は第２の実施例の更に他の実施例を示
すブロック図である。この実施例では、キャラクタROM
10が字体データ領域10a 及び修飾データ領域10b に分割
されていることは上述の図３に示されている構成と同様
であるが、字体データ領域10a から出力される字体デー
タのフォントデータをシフトレジスタ11に、修飾データ
領域10b から出力される修飾データのフォントデータを
シフトレジスタ12にそれぞれ一旦保持させた後にORゲー
ト16にて合成し、出力回路13により表示色, 表示形態等
を調整して出力するように構成している。

【００３４】この図７に示されているような構成を採る
ことにより、キャラクタROM 10に対するアクセスを時分
割的に行うことが可能になるが、発振回路７による発振
出力の高周波数化が可能な現在では図３に示されている
ようにキャラクタROM 10に対して同時アクセスする構成
の方が動作マージンの面から有利である。

【００３５】なお、上述の図３及び図７に示されている
第２の実施例の構成では、修飾データの種類が字体デー
タの種類よりも少ない場合には、表示用データRAM ５に
記憶させる必要がある修飾データのコードデータのビッ
ト数が少なくなるので、ハードウェア効率が向上する。
また、上述の図３及び図７に示されている実施例では、
キャラクタROM 10を字体データ領域10a と修飾データ領
域10b との二分割にしたが、三分割以上としてもよいこ
とは言うまでもない。

【００３６】ところで、上述の実施例ではキャラクタRO
M 10が字体データ領域10a と修飾データ領域10b とに分
割されているため、装置全体としてのメモリマップを図
４の模式図に示すように、字体データ領域10a のアドレ
ス空間として”1000 h”(hは16進表示を表す) から”1F
FF h”が、修飾データ領域10b のアドレス空間として”
2000 h”から”2FFF h”がそれぞれ割り当てられてい
る。しかし、たとえば図５に示されているように、字体
データ領域10a と修飾データ領域10b とのアドレス空間
を共通に設定することも可能である。これにより、プロ
グラムROM,プログラムRAM 等のデータ操作の機会が多い
メモリ空間をより広く確保することが可能になる。

【００３７】なお、上述のような字体データ領域10a と
修飾データ領域10b とのメモリ空間の共通化に際しては
図６に示されているように、表示用データRAM ５から出
力されるアドレスをスイッチ18で字体データ領域10a ま
たは修飾データ領域10b のいずれか一方のみに与えられ
るようにする。勿論、このスイッチ18の切り換え制御は
CPU から出力される制御信号あるいはレジスタに予め保
持されているデータに従って行われる。

【００３８】このような構成を採ることにより、たとえ
ば図６に示されているように、字体データ領域10a 及び
修飾データ領域10b からのデータの出力がデータバス14
へ出力可能に構成されているような場合にも、字体デー
タ領域10a 及び修飾データ領域10b から同時にデータが
出力されてデータバス14上でデータの衝突が発生するよ
うな事態は回避される。勿論のことであるが、たとえば
図３に示されている構成のように、字体データ領域10a
と修飾データ領域10b との双方から同時にデータを出力
する必要があるような場合には、字体データ領域10a と
修飾データ領域10b との双方に同時にアドレスが供給さ
れるようにスイッチ18を制御する。

【００３９】なお、キャラクタROM 10がたとえばEPROM
等のような書換え, 消去が可能な記憶装置で構成されて
いる場合には、スイッチ18を装置外部から制御すること
により、字体データ領域10a と修飾データ領域10b との
双方に同時に、あるいは個別にデータの書込みを行うこ
とが可能になる。

【００４０】次に本発明の表示制御装置の第３の実施例
について、その一構成例を示す図８のブロック図を参照
して説明する。なお、この図８においては、前述の各実
施例の説明で参照した図１及び図７と同一の参照符号は
同一又は相当部分を示しているので、それらの説明は省
略する。なおまた、図８に示されている実施例は図１及
び図７に示されているような二つのシフトレジスタ11及
び12を備えている構成に適用される。

【００４１】図８において、参照符号13a, 13bはいずれ
も出力回路である。出力回路13a はシフトレジスタ11か
らの出力を、出力回路13b はシフトレジスタ12からの出
力をそれぞれ入力する。参照符号16a, 16b, 16c, 16dは
いずれもORゲートである。ORゲート16a は両出力回路13
a, 13bから出力されるＲ信号を、ORゲート16b は両出力
回路13a, 13bから出力されるＧ信号を、ORゲート16c は
両出力回路13a, 13bから出力されるＢ信号を、ORゲート
16d は両出力回路13a, 13bから出力される OUT信号をそ
れぞれ合成して出力する。

【００４２】たとえば図９に示されているように、
「(2) 」を表示するに際して、表示文字「２」を赤色
で、修飾文字「( ) 」を青色でそれぞれ表示する場合、
字体データの色コードデータと修飾データの色コードデ
ータとを別々に表示用データRAM ５内に格納するように
しておく。キャラクタROM 10から字体データ「２」のフ
ォントデータがシフトレジスタ11に、修飾データ「( )
」のフォントデータがシフトレジスタ12にそれぞれ格
納される。これらのフォントデータは同期をとってそれ
ぞれ出力回路13a と出力回路13b とに一旦保持される。
出力回路13a には文字データの赤色の色コードが、出力
回路13b には修飾データの青色の色コードがそれぞれ表
示用データRAM ５から入力される。出力回路13a, 13bか
ら出力される RGB信号及び OUT信号はそれぞれORゲート
16a, 16b, 16c, 16dで合成されて RGB出力端子及び OUT
出力端子からそれぞれ出力される。

【００４３】なお、図８の構成では、上述のような色コ
ードデータが異なる場合のみならず、アトリビュートコ
ードが異なる場合にも同様に処理可能である。また、３
以上のフォントデータを合成する際においても、表示
色，表示形態を異ならせて表示したデータそれぞれにつ
いて表示用データRAM ５内に色コード，アトリビュート
コードを格納出来るようにすれば、上記第３の実施例と
同様に処理可能になる。

【００４４】

【発明の効果】本発明に係る表示制御装置の各発明で
は、本来の表示対象のキャラクタのフォントデータの他
にそれを修飾するパターンのフォントデータも第２の記
憶手段（キャラクタROM)から出力されるので、両者のフ
ォントデータを論理和手段で論理和することにより、種
々の類似したフォントを合成して表示することが可能に
なる。

【図面の簡単な説明】

【図１】本発明に係る表示制御装置の第１の実施例の構
成を示すブロック図である。

【図２】表示文字のデータと修飾文字のデータとを合成
する場合の状態を示す模式図である。

【図３】本発明の表示制御装置の第２の実施例の構成を
示すブロック図である。する。

【図４】第２の実施例における装置全体としてのメモリ
マップを示す模式図である。

【図５】第２の実施例における装置全体としてのメモリ
マップの他の例を示す模式図である。

【図６】図５に示されているメモリマップを採用した場
合のキャラクタROM の構成例を示す模式図である。

【図７】第２の実施例の更に他の実施例を示すブロック
図である。

【図８】本発明の表示制御装置の第３の実施例の構成を
示すブロック図である。

【図９】表示文字「２」を赤色で、修飾文字「( ) 」を
青色でそれぞれ表示する場合を示す模式図である。

【図１０】テレビジョンセットに内蔵されている表示制
御装置の従来の構成例を示すブロック図である。

【図１１】表示制御装置のキャラクタROM における各フ
ォントの格納状態の一例を示す模式図である。

【符号の説明】

５ 表示用データRAM ９ 表示制御回路 10 キャラクタROM 10a 字体データ領域 10b 修飾データ領域 11 シフトレジスタ 12 シフトレジスタ 13 出力回路 13a 出力回路 13b 出力回路 15 セレクタ 16 ORゲート 16a ORゲート 16b ORゲート 16c ORゲート 16d ORゲート

Claims (5)

【特許請求の範囲】
1. 【請求項１】 表示対象のキャラクタ及びそれを修飾す
   るパターンに関する情報を格納する第１の記憶手段と、 該第１の記憶手段に格納されている情報に従って表示対
   象のキャラクタ及びそれを修飾するパターンのフォント
   データを出力する第２の記憶手段と、 前記第２の記憶手段から出力されたフォントデータを一
   時的に格納する第１及び第２のシフトレジスタと、 前記第２の記憶手段から出力された表示対象のキャラク
   タのフォントデータを前記第１のシフトレジスタに、前
   記第２の記憶手段から出力された表示対象のキャラクタ
   を修飾するパターンのフォントデータを前記第２のシフ
   トレジスタにそれぞれ選択的に格納させる選択手段と、 前記第１のシフトレジスタから出力されたフォントデー
   タと前記第２のシフトレジスタから出力されたフォント
   データとの論理和データを生成する論理和手段と、 前記論理和手段により生成されたデータを前記第１の記
   憶手段に格納されている情報に従って制御して出力する
   出力手段と、 前記第１のシフトレジスタと前記第２のシフトレジスタ
   とからのデータの出力を同期化制御する制御手段とを備
   えたことを特徴とする表示制御装置。
2. 【請求項２】 表示対象のキャラクタ及びそれを修飾す
   るパターンに関する情報を格納する第１の記憶手段と、 該第１の記憶手段に格納されている情報に従って表示対
   象のキャラクタ及びそれを修飾するパターンのフォント
   データを出力する第２の記憶手段と、 前記第２の記憶手段から出力されたフォントデータを一
   時的に格納する第１及び第２のシフトレジスタと、 前記第２の記憶手段から出力された表示対象のキャラク
   タのフォントデータを前記る第１のシフトレジスタに、
   前記第２の記憶手段から出力された表示対象のキャラク
   タを修飾するパターンのフォントデータを前記第２のシ
   フトレジスタにそれぞれ選択的に格納させる選択手段
   と、 前記第１のシフトレジスタから出力されるデータを前記
   第１の記憶手段に格納されている情報に従って制御して
   表示出力する第１の出力手段と、 前記第２のシフトレジスタから出力されるデータを前記
   第１の記憶手段に格納されている情報に従って制御して
   表示出力する第２の出力手段と、 前記第１の出力手段から出力されたデータと前記第２の
   出力手段から出力されたデータとの論理和データを生成
   する論理和手段と、 前記第１の出力手段及び第２の出力手段からのデータの
   出力を同期化制御する制御手段とを備えたことを特徴と
   する表示制御装置。
3. 【請求項３】 表示対象のキャラクタ及びそれを修飾す
   るパターンに関する複数で一組の情報を格納する第１の
   記憶手段と、 複数のメモリ領域を有し、前記第１の記憶手段に格納さ
   れている複数で一組の情報に従ってそれぞれのメモリ領
   域からフォントデータを出力する第２の記憶手段と、 該第２の記憶手段の各メモリ領域からそれぞれ出力され
   たフォントデータの論理和データを生成する論理和手段
   と、 該論理和手段により生成されたデータを一時的に格納す
   るシフトレジスタと、 該シフトレジスタに格納されているデータを前記第１の
   記憶手段に格納されている情報に従って制御して出力す
   る出力手段と、 前記第２の記憶手段の複数のメモリ領域からのフォント
   データの出力を同期化制御する制御手段とを備えたこと
   を特徴とする表示制御装置。
4. 【請求項４】 表示対象のキャラクタ及びそれを修飾す
   るパターンに関する複数で一組の情報を格納する第１の
   記憶手段と、 複数のメモリ領域を有し、前記第１の記憶手段に格納さ
   れている複数で一組の情報に従ってそれぞれのメモリ領
   域からフォントデータを出力する第２の記憶手段と、 該第２の記憶手段の各メモリ領域から出力されたフォン
   トデータをそれぞれ一時的に格納する複数のシフトレジ
   スタと、 これらの複数のシフトレジスタに格納されているデータ
   を前記第１の記憶手段に格納されている情報に従って制
   御して出力する複数の出力手段と、 これらの複数の出力手段それぞれから出力されたデータ
   の論理和データを生成する論理和手段と、 前記複数の出力手段からのデータの出力を同期化制御す
   る制御手段とを備えたことを特徴とする表示制御装置。
5. 【請求項５】 第２の記憶手段が有する複数のメモリ領
   域それぞれに同一のアドレスが割り付けられていること
   を特徴とする請求項３に記載の表示制御装置。