JPH06208362A

JPH06208362A - 画面表示装置

Info

Publication number: JPH06208362A
Application number: JP5002209A
Authority: JP
Inventors: Masayuki Matsumoto; 誠之松本
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1993-01-11
Filing date: 1993-01-11
Publication date: 1994-07-26

Abstract

(57)【要約】【目的】垂直方向及び水平方向夫々に対しても重ね合
わせ表示が可能なマルチウィンドウ表示を可能とする。【構成】画面に表示される複数の表示ブロック夫々に
表示すべきデータを記憶する複数の表示用データRAM 9
a,9b と、キャラクタドットデータを記憶し、前記各表
示用データRAM 9a,9b からのデータに対応したフォント
ドットデータを出力するキャラクタROM 12と、前記複数
の表示用データRAM 9a,9b から出力される色コードデー
タ、アトリビュートコードデータを選択して出力回路２
に出力させるセレクタ14と、キャラクタROM 12からのフ
ォントドットデータを夫々ブロック毎に記憶する複数の
シフトレジスタ13a,13b と、前記各シフトレジスタ13a,
13bからのデータをいずれの表示ブロックの表示を優先
させるかの決定に基づいて選択して出力回路２に出力さ
せるミキシング回路16とを具備する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はCRT 管等のディスプレイ
装置に文字，記号，パターン等を表示させるための画面
表示装置に関する。

【０００２】

【従来の技術】図６はテレビジョンの画面に、チャンネ
ルの数字，種々の動作を表す文字，記号等をパターン表
示させるのに用いられるワンチップマイクロコンピュー
タに内蔵されている従来の画面表示装置の構成を示すシ
ステムブロック図であり、図中１は表示位置制御回路、
２は出力回路、３はデータバスを示している。

【０００３】文字，数字，記号等のパターン表示のため
の情報、即ち表示データは図示しないCPU からの命令に
よってデータバス３を通じ、各CRT 制御レジスタ４、垂
直位置レジスタ５、文字サイズレジスタ６、水平位置レ
ジスタ７、CRT ポート制御レジスタ８及び表示データRA
M ９へ夫々選択的に入力される。

【０００４】CRT 制御レジスタ４にはパターン表示等の
ためのオン／オフ制御等に対応したデータが入力され、
ここから表示位置制御回路１、出力回路２に与えられ
る。また垂直位置レジスタ５，水平位置レジスタ７には
文字表示開始位置の垂直位置及び水平位置に対応したデ
ータが、更に文字サイズレジスタ６には表示字体のサイ
ズに対応したデータが夫々入力され、ここから夫々所定
のタイミングで表示位置制御回路１に与えられる。

【０００５】CRT ポート制御レジスタ８には出力回路２
におけるＲ（赤），Ｇ（緑）Ｂ（青）夫々の色信号出力
端からの出力を制御するデータが入力され、ここから所
定のタイミングで出力回路２へ与えられる。表示用デー
タRAM ９は文字，数字，記号等パターン表示の順番にア
ドレスを付したメモリを備えており、これに表示文字等
のデータ、例えば文字コードデータ，色コードデータ，
表示形態データ（アトリビュートコードデータという）
等をアドレス順に入力され、またここからアドレス順に
出力回路２及びキャラクタROM 12へ出力するようになっ
ている。

【０００６】表示位置制御回路１には、水平同期信号HS
YNC 及び垂直同期信号VSYNC が与えられ、垂直位置レジ
スタ５から入力される値と水平同期信号HSYNC をカウン
トした値とを比較し、また水平位置レジスタ７から入力
される値と発振回路10から入力された表示用クロックの
カウント値とを比較し、夫々両者が一致すると表示許可
信号を表示制御回路11に与える。これにより表示制御回
路11が能動化され、表示のための以下の如き一連の動作
を開始する。

【０００７】即ち、まず表示制御回路11から水平同期信
号HSYNC をインクリメントした値を表示用データRAM ９
に与える。表示用データRAM ９はこれに従ってデータバ
ス３を通じて入力されたデータのうち文字コードデータ
を表示順にキャラクタROM 12へ、また色コードデータ,
アトリビュートコードデータを出力回路２へ与える。キ
ャラクタROM 12は各種文字等に対応するキャラクタドッ
トデータを記憶しており、文字コードデータをデコード
すると共に、文字コードデータに対応したフォントドッ
トデータを生成し、これをシフトレジスタ13へ与える。

【０００８】図７は１文字分を表示するために必要なフ
ォントドットデータを示す説明図であり、ｎ×ｍの画素
で構成され、キャラクタROM 12がｒ文字分を内蔵し得る
ものとすればｎ×ｍ×ｒドット相当の容量を備えること
となる。縦方向の各ドット夫々に対応する横１ラインの
フォントドットデータ毎にキャラクタROM 12のメモリ領
域に格納し、その１ラインのフォントドットデータを格
納してあるメモリ領域毎に１個のアドレス、例えば上か
ら順にAD₁，AD₂，AD₃，AD₄…AD_n-1，AD_nを与えて
おく。これによってキャラクタROM 12からはこのアドレ
ス順にドットデータが出力されることとなる。

【０００９】表示制御回路11は縦方向の何ライン目かを
カウントして、キャラクタROM 12に与え、各ライン毎に
フォントドットデータを順次シフトレジスタ13へ出力さ
せる走査を１〜ｎラインまで繰り返す。シフトレジスタ
13はキャラクタROM 12から入力されたパラレルデータで
あるフォントドットデータを表示制御回路11からの制御
信号に基づきシリアルデータに変換して出力回路２へ出
力する。出力回路２はCRT 制御回路１、表示制御回路11
及びCRT ポート制御レジスタ８からの各制御信号に基づ
き、フォントドットデータを色コードデータに対応した
色で、且つアトリビュートコードデータに対応した表示
形態で図８に示す如き表示部へ出力する。図８はCRT 画
面上での表示形態を示す説明図であり、表示ブロック
Ａ，Ｂを一部重ね合わせた状態で表示してある。

【００１０】発振回路10は水平同期信号HSYNC 毎にリセ
ットされつつ、所定の周波数で発振し、この発振出力は
画面表示装置全体の表示用基本クロックとして用いら
れ、表示位置制御回路１，出力回路２に与えられる。 O
SC₁,OSC₂は外付け発振回路の入力信号，出力信号であ
る。

【００１１】

【発明が解決しようとする課題】ところでこのような従
来のワンチップマイクロコンピュータにあっては複数の
ウィンドウ、即ち表示ブロックＡ，Ｂを重ね合わせて表
示する際に、図８に示す如く垂直位置方向において表示
ブロックＡ，表示ブロックＢの走査線を重ね合わせるこ
とは可能であるが、同一走査線上に２以上の表示ブロッ
クＡ，Ｂのデータを混在させて表示することが出来ない
ため、水平方向に重ね合わせることが出来ないという問
題があった（図２参照）。本発明はかかる事情に鑑みな
されたものであって、その目的とするところは垂直方向
はもとより水平方向に対しても重ね合わせ表示可能とす
ることでマルチウィンドウ表示が出来る画面表示装置を
提供するにある。

【００１２】

【課題を解決するための手段】本発明に係る画面表示装
置は、画面に表示すべきブロック夫々のパターン表示を
するのに必要な情報を夫々記憶し、出力する複数の第１
の記憶回路と、キャラクタドットデータを記憶し、前記
各第１の記憶回路から入力された情報に基づき、これを
出力する第２の記憶回路と、前記各第１の記憶回路から
のデータを選択的に第２の記憶回路及び出力回路へ出力
させる切換回路とを備えることを特徴とする。

【００１３】

【作用】本発明にあっては表示すべきブロック夫々に対
応してパターン表示に必要な情報を記憶し、出力する複
数の第１の記憶回路と、またキャラクタドットデータを
記憶し、出力する第２の記憶回路と、第１の記憶回路か
らのデータを選択的に前記第２の記憶回路及び出力回路
に出力する切換回路とを備えるから、各ブロック夫々を
縦，横方向に自由に重ね合わせ表示することが可能とな
る。

【００１４】

【実施例】以下本発明をその実施例を示す図面に基づき
具体的に説明する。図１はワンチップマイクロコンピュ
ータに内蔵される本発明に係る画面表示装置を示すシス
テムブロック図である。図中１は表示位置制御回路、２
は出力回路、３はデータバスを示している。文字，数
字，記号等のパターン表示のための情報、即ち表示デー
タは図示しないCPU からの命令によってデータバス３を
通じCRT 制御レジスタ４，垂直位置レジスタ５，文字サ
イズレジスタ６，水平位置レジスタ７，CRT ポート制御
レジスタ８及び表示データRAM へ夫々選択的に入力され
る。

【００１５】CRT 制御レジスタ４には文字, 数字, 記号
等のパターン表示のためのオン／オフ制御等に対応した
データが入力され、ここから表示位置制御回路１, 出力
回路２に与えられる。また垂直位置レジスタ５，水平位
置レジスタ７には文字表示開始位置の垂直位置及び水平
位置に対応したデータが、更に文字サイズレジスタ６に
は表示字体のサイズに対応したデータが夫々入力され、
ここから夫々所定のタイミングで表示位置制御回路１へ
与える。

【００１６】CRT ポート制御レジスタ８には出力回路２
におけるＲ（赤），Ｇ（緑）Ｂ（青）夫々の色信号出力
端からの出力を制御するデータが入力され、ここから所
定のタイミングで出力回路２へ与えられる。表示用デー
タRAM 9a,9b は表示すべき表示ブロックの数に対応して
設けてあり、実施例１では２つの表示ブロックを重ね合
わせ表示可能とするために２個設けてある。各表示用デ
ータRAM 9aは表示ブロックＡの表示用データを、また表
示用データRAM 9bは表示ブロックＢの表示データを夫々
格納するようにしてある。

【００１７】表示用データRAM 9a,9b は文字数字, 記号
等パターン表示の順番にアドレスを付したメモリ領域を
備え、例えば文字コードデータ, 色コードデータ, 表示
形態データ (以下アトリビュートコードデータという)
等のパターン表示に必要な情報をアドレス順に入力し、
またここから表示制御回路11からの制御信号に基づき、
キャラクタROM 12並びにセレクタ14を通じてアドレス順
に出力するようになっている。

【００１８】表示位置制御回路１は垂直位置レジスタ５
から入力される値と水平同期信号VSYNC のカウント値と
を比較し、また水平位置レジスタ７から入力される値と
発振回路10から入力された表示用クロックのカウント値
とを比較して、夫々両者が一致すると表示許可信号を表
示制御回路11に与える。これにより表示制御回路11が能
動化され、以下の如く表示のための一連の動作を開始す
る。

【００１９】即ち、まず表示制御回路11から水平同期信
号をインクリメントした値を表示用データRAM 9a,9b に
与える。表示用データRAM 9a,9b はこれに従ってデータ
バス３を通じて入力された表示データのうち文字コード
データを表示順にキャラクタROM 12へ与え、また色コー
ドデータ, アトリビュートコードデータをセレクタ14を
経て選択的に出力回路２へ与える。

【００２０】キャラクタROM 12は図７に示したのと同様
のキャラクタドットデータを記憶しており、文字コード
データをデコードして文字コードデータに対応したフォ
ントドットデータを生成し、これをセレクタ15を経てシ
フトレジスタ13a,13b へ与える。セレクタ14は表示位置
制御回路１及び表示制御回路11からの制御信号に基づき
表示データRAM9a,9bのいずれか一方から入力された色コ
ードデータ, アトリビュートコードデータを選択して出
力回路２へ出力する。

【００２１】一方セレクタ15はブロックＡの表示が許可
されているときはブロックＡのデータをシフトレジスタ
13a に、またブロックＢの表示許可がなされているとき
はブロックＢのデータをシフトレジスタ13b へ出力する
ようになっている。シフトレジスタ13a,13b は夫々格納
されたパラレルデータであるフォントドットデータをシ
リアルデータに変換して切換回路、例えばミキシング回
路16を経て出力回路２へ出力する。

【００２２】出力回路２はCRT 制御レジスタ４，表示制
御回路11及びCRT ポート制御レジスタ８夫々からの制御
信号に基づきフォントドットデータを色コードデータに
対する色及びアトリビュートコードデータに対応する表
示形態で図示しない表示部に出力し、表示させる。

【００２３】ミキシング回路16は表示位置制御回路１か
らの信号に基づき表示ブロックＡ，Ｂの表示領域が表示
画面上で重なる場合にはブロックＡ又はＢのうちいずれ
か一方を優先的に表示すべくブロックＡ又はＢのフォン
トドットデータを選択して出力回路２へ出力する。同時
に選択されたブロックＡ又はＢの色コードデータ、アト
リビュートコードデータがセレクタ14にて選択され、い
ずれか一方のデータのみが出力回路２へ与えられる。表
示位置制御回路１にて１文字毎にいずれのブロックＡ又
はＢを選択し、出力回路２から表示部へ出力され図２に
示す如き表示が行われる。

【００２４】図２は本発明に係る表示画面にブロック
Ａ，Ｂを一部オーバーラップした態様で表示した例を示
す説明図であり、ブロックＡのデータをブロックＢのデ
ータに優先して表示することで見掛け上、両ブロック
Ａ，Ｂが重ねて表示された態様となる。

【００２５】（実施例２）図３は本発明の他の実施例の
構成を示すブロック図であり、この実施例２にあっては
表示用データRAM ９は表示ブロック夫々の表示データを
個別に格納しておく記憶領域を備えており、各記憶領域
からのデータの読出しを表示位置制御回路１と表示用デ
ータRAM ９との間に設けたRAM データの読出し切換回路
17により行なうこととしてある。表示用データRAM ９は
図６に示す従来装置と同様にキャラクタROM 12及び出力
回路２に接続され、またキャラクタROM 12はシフトレジ
スタ13を介在させて出力回路２に接続されている。

【００２６】このような実施例２にあっては表示位置制
御回路１からRAM データ読出し切換回路17に表示許可信
号が与えられると、RAM データ読出し切換回路17は表示
用データRAM ９内における複数の記憶領域からアドレス
の優先順位の高いいずれか１の表示ブロックの表示用デ
ータRAM を選択して読出し、これをキャラクタROM 12へ
与える。キャラクタROM 12が１走査線中の１文字分のフ
ォントドットデータを出力している間に、表示許可信号
の切換えを繰り返すことで同一走査線上で異なるブロッ
クＡ，Ｂのデータを出力することが可能となる。他の構
成及び作用は実施例１に示す構成と実質的に同じもので
あり、対応する部分には同じ番号を付して説明を省略す
る。

【００２７】（実施例３）図４は本発明の更に他の実施
例を示すブロック図であり、この実施例３にあっては表
示ブロックの数に対応して、例えば表示ブロックがＡ，
Ｂ２個の場合について示すと、表示用データRAM 9a,9b
、キャラクタROM 12a,12b 、シフトレジスタ13a,13b
、出力回路2a,2b を夫々２つづつ設け、またこれに対
応して表示制御回路11a,11b も２つ設け、この各表示制
御回路11a,11b から夫々に対応する一連の表示用データ
RAM , キャラクタROM , シフトレジスタ, 出力回路9a,1
2a,13a,2a 、9b,13b,13b,2b へ制御信号を与えるように
なっている。

【００２８】このように実施例３にあってはデータバス
３を通じて表示用データRAM 9a,9bに入力された表示デ
ータのうち文字コードデータはキャラクタROM 12a,12b
に、また色コードデータ, アトリビュートコードデータ
は出力回路2a,2b に与える。キャラクタROM 12a,12b は
夫々与えられた文字コードデータに対応するフォントド
ットデータを生成し、シフトレジスタ13a,13b へ与え
る。シフトレジスタ13a,13b は与えられたパラレルデー
タをシリアルデータに変換して夫々出力回路2a,2b に与
える。

【００２９】これによって出力回路2aは、例えばブロッ
クＡの表示データをまた出力回路2bはブロックＢの表示
データを夫々するが、セレクタ18は表示位置制御回路１
から出力される両ブロックＡ，Ｂの表示領域が重複する
場合いずれを優先するかを決定した制御信号のもとで、
いずれか一方の表示データを選択して表示部へ出力する
ようになっている。他の構成及び作用は図１又は図５に
示す実施例１，２と実質的に同じであり、対応する部分
には同じ番号を付して説明を省略する。

【００３０】（実施例４）図５は本発明の更に他の実施
例におけるCRT 画面を示す説明図である。この実施例に
あっては表示画面の物理的位置と表示用データRAM のア
ドレスとを１対１の対応関係に設定してある。即ち、表
示用データRAM のアドレスは表示画面の夫々の位置に、
これに向かって左から右へ一行目にＡ₁，Ａ₂〜Ａ
_nを、２行目にＢ₁，Ｂ₂〜Ｂ_nを、同様にしてｎ行目
にＺ₁，Ｚ₂〜Ｚ_nを夫々割り付けた態様としてある。

【００３１】このような実施例４にあってはソフトウエ
アによって表示ブロック夫々の表示領域に対応するRAM
アドレスに表示データを書込む。表示ブロックが一部重
なる領域については優先順位の高い表示ブロックを書込
む。これによって見掛け上、重ねて表示したのと変わら
ぬ表示形態とすることが出来る。

【００３２】

【発明の効果】以上の如く本発明にあっては垂直位置は
勿論、水平位置に対しても複数のブロックを重ね合わせ
表示することが可能で、マルチウィンドウ表示に対応し
得ることとなり、機能性の高い画面表示が可能となる
等、本発明は優れた効果を奏するものである。

【図面の簡単な説明】

【図１】本発明に係る画面表示装置の構成を示すブロッ
ク図である。

【図２】図１に示す本発明に係る画面表示装置により表
示した画面の説明図である。

【図３】本発明の他の実施例の構成を示すブロック図で
ある。

【図４】本発明の更に他の実施例の構成を示すブロック
図である。

【図５】本発明の更に他の実施例におけるCRT 画面の説
明図である。

【図６】従来の画面表示装置の構成を示すブロック図で
ある。

【図７】フォントドットデータの説明図である。

【図８】図６に示す従来装置による重ね合わせ表示の例
を示す説明図である。

【符号の説明】

１表示位置制御回路２出力回路３データバス４ CRT 制御レジスタ５垂直位置レジスタ６文字サイズレジスタ７水平位置レジスタ８ CRT ポート制御レジスタ９，9a,9b 表示用データRAM 11,11a,11b 表示制御回路 12,12a,12b キャラクタROM 13,13a,13b シフトレジスタ 14,15 セレクタ 16 ミキシング回路 17 RAM データ読出し切換回路 18 セレクタ

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成５年５月３１日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００２１

【補正方法】変更

【補正内容】

【００２１】一方セレクタ15はブロックＡの表示が許可
されているときはブロックＡのデータをシフトレジスタ
13a に、またブロックＢの表示許可がなされているとき
はブロックＢのデータをシフトレジスタ13b へ出力する
ように時分割されている。シフトレジスタ13a,13b は夫
々格納されたパラレルデータであるフォントドットデー
タをシリアルデータに変換して切換回路、例えばミキシ
ング回路16を経て出力回路２へ出力する。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００２３

【補正方法】変更

【補正内容】

【００２３】ミキシング回路16は表示位置制御回路１か
らの信号に基づき表示ブロックＡ，Ｂの表示領域が表示
画面上で重なる場合にはブロックＡ又はＢのうちいずれ
か一方を優先的に表示すべくブロックＡ又はＢのフォン
トドットデータを出力回路２へ出力する。同時に選択さ
れたブロックＡ又はＢの色コードデータ、アトリビュー
トコードデータがセレクタ14にて選択され、いずれか一
方のデータのみが出力回路２へ与えられる。表示位置制
御回路１にて１文字毎にいずれのブロックＡ又はＢを選
択し、出力回路２から表示部へ出力され図２に示す如き
表示が行われる。

Claims

【特許請求の範囲】

【請求項１】画面に表示すべきブロック夫々のパター
ン表示をするのに必要な情報を夫々記憶し、出力する複
数の第１の記憶回路と、キャラクタドットデータを記憶
し、前記各第１の記憶回路から入力された情報に基づ
き、これを出力する第２の記憶回路と、前記各第１の記
憶回路からのデータを選択的に第２の記憶回路及び出力
回路へ出力させる切換回路とを備えることを特徴とする
画面表示装置。