JP2885573B2 - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JP2885573B2 JP2885573B2 JP4136202A JP13620292A JP2885573B2 JP 2885573 B2 JP2885573 B2 JP 2885573B2 JP 4136202 A JP4136202 A JP 4136202A JP 13620292 A JP13620292 A JP 13620292A JP 2885573 B2 JP2885573 B2 JP 2885573B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- character
- data
- identification
- image processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【０００１】
【産業上の利用分野】この発明はテレビジョン受信機等
の画面上に文字，数字，記号等のパターンを表示するた
めに所定の画像処理を行う画像処理装置に関するもので
ある。
の画面上に文字，数字，記号等のパターンを表示するた
めに所定の画像処理を行う画像処理装置に関するもので
ある。
【０００２】
【従来の技術】従来より、テレビジョン受信機等の画面
上にチャンネルの数字や種々の動作状態を表す文字，記
号等のパターンを表示させることが行われている。図５
は従来の画像処理装置の構成を示すブロック図である。
この画像処理装置はシングルチップマイクロコンピュー
タ等により実現される。図５において、１はＣＲＴ制御
レジスタ、２は垂直位置レジスタ、３は文字サイズレジ
スタ、４は水平位置レジスタ、５は表示用データＲＡ
Ｍ、６はＣＲＴポート制御レジスタ、７は発振回路、８
は表示位置制御回路、９は表示制御回路、１０はキャラ
クタＲＯＭ、１１はシフトレジスタ、１２はシフトレジ
スタ、１３は出力回路、１６は中央処理装置である。な
お、上記各構成要素の詳細については下記の動作説明で
述べる。
上にチャンネルの数字や種々の動作状態を表す文字，記
号等のパターンを表示させることが行われている。図５
は従来の画像処理装置の構成を示すブロック図である。
この画像処理装置はシングルチップマイクロコンピュー
タ等により実現される。図５において、１はＣＲＴ制御
レジスタ、２は垂直位置レジスタ、３は文字サイズレジ
スタ、４は水平位置レジスタ、５は表示用データＲＡ
Ｍ、６はＣＲＴポート制御レジスタ、７は発振回路、８
は表示位置制御回路、９は表示制御回路、１０はキャラ
クタＲＯＭ、１１はシフトレジスタ、１２はシフトレジ
スタ、１３は出力回路、１６は中央処理装置である。な
お、上記各構成要素の詳細については下記の動作説明で
述べる。
【０００３】次に動作について説明する。図５におい
て、水平同期信号（以下、ＨＳＹＮＣと呼ぶ）及び垂直
同期信号（以下、ＶＳＹＮＣと呼ぶ）は、表示位置制御
回路８に与えられる。発振回路７は、ＨＳＹＮＣ毎にリ
セットされつつ、所定周波数で発振する。発振回路７の
発振出力は本装置全体の表示用基本クロックとして用い
られ、表示位置制御回路８と出力回路１３に与えられ
る。
て、水平同期信号（以下、ＨＳＹＮＣと呼ぶ）及び垂直
同期信号（以下、ＶＳＹＮＣと呼ぶ）は、表示位置制御
回路８に与えられる。発振回路７は、ＨＳＹＮＣ毎にリ
セットされつつ、所定周波数で発振する。発振回路７の
発振出力は本装置全体の表示用基本クロックとして用い
られ、表示位置制御回路８と出力回路１３に与えられ
る。
【０００４】一方、所望の文字あるいは、パターン表示
を行うためのデータは、中央処理装置（以下、ＣＰＵと
呼ぶ）１６からの命令によってデータバス１４を介して
各レジスタ１〜４と表示用データＲＡＭ５に入力され
る。ＣＲＴ制御レジスタ１のデータは表示制御回路９と
出力回路１３に与えられて、文字表示のＯＮ／ＯＦＦ等
を制御する。垂直位置レジスタ２、及び水平位置レジス
タ４には、文字表示を開始する垂直位置、及び水平位置
に対応したデータを、また、文字サイズレジスタ３に
は、表示したい字体（フォント）のサイズに対応したデ
ータをそれぞれ入力しておき、それぞれ表示位置制御回
路８に与えられる。更に、ＣＲＴポート制御レジスタ６
の値によって、出力回路１３からの色信号であるＲＧＢ
出力を制御する。表示用データＲＡＭ５には、文字表示
の順番にアドレスが配置されていて、表示したい文字の
データをアドレス順に入力していく。表示用データＲＡ
Ｍ５には、文字コードデータ、色コードデータ、表示形
態データ（以下、アトリビュートコードデータと呼ぶ）
等が含まれている。アトリビュートコードデータには、
表示文字を点滅させる（ブリンキング）、アンダーライ
ンを表示する等の文字の修飾を行うデータが含まれる。
を行うためのデータは、中央処理装置（以下、ＣＰＵと
呼ぶ）１６からの命令によってデータバス１４を介して
各レジスタ１〜４と表示用データＲＡＭ５に入力され
る。ＣＲＴ制御レジスタ１のデータは表示制御回路９と
出力回路１３に与えられて、文字表示のＯＮ／ＯＦＦ等
を制御する。垂直位置レジスタ２、及び水平位置レジス
タ４には、文字表示を開始する垂直位置、及び水平位置
に対応したデータを、また、文字サイズレジスタ３に
は、表示したい字体（フォント）のサイズに対応したデ
ータをそれぞれ入力しておき、それぞれ表示位置制御回
路８に与えられる。更に、ＣＲＴポート制御レジスタ６
の値によって、出力回路１３からの色信号であるＲＧＢ
出力を制御する。表示用データＲＡＭ５には、文字表示
の順番にアドレスが配置されていて、表示したい文字の
データをアドレス順に入力していく。表示用データＲＡ
Ｍ５には、文字コードデータ、色コードデータ、表示形
態データ（以下、アトリビュートコードデータと呼ぶ）
等が含まれている。アトリビュートコードデータには、
表示文字を点滅させる（ブリンキング）、アンダーライ
ンを表示する等の文字の修飾を行うデータが含まれる。
【０００５】表示位置制御回路８では、垂直位置レジス
タ２の値とＨＳＹＮＣをカウントした値とを比較し、ま
た水平位置レジスタ４の値と発振回路７からの表示用ク
ロックのカウント値を比較して、各々両者が一致すると
表示許可信号を、表示制御回路９に与えて、これにより
表示制御回路９は能動化されて、以下の文字表示の一連
の動作が開始する。まず、表示制御回路９からは、ＨＳ
ＹＮＣをインクリメントとした値が表示用データＲＡＭ
５に与えられて、表示用データＲＡＭ５からは、文字コ
ードデータを表示順に出力する。色コードデータ、アト
リビュートコードデータは、出力回路１３に与えられ
て、文字コードデータはキャラクタＲＯＭ１０に与えら
れて、デコードして文字コードデータに対応したフォン
トドットデータが出力される。このとき、キャラクタＲ
ＯＭ１０からは、ノーマルフォントとラウンディングフ
ォントの二つのフォントドットデータが出力される。
タ２の値とＨＳＹＮＣをカウントした値とを比較し、ま
た水平位置レジスタ４の値と発振回路７からの表示用ク
ロックのカウント値を比較して、各々両者が一致すると
表示許可信号を、表示制御回路９に与えて、これにより
表示制御回路９は能動化されて、以下の文字表示の一連
の動作が開始する。まず、表示制御回路９からは、ＨＳ
ＹＮＣをインクリメントとした値が表示用データＲＡＭ
５に与えられて、表示用データＲＡＭ５からは、文字コ
ードデータを表示順に出力する。色コードデータ、アト
リビュートコードデータは、出力回路１３に与えられ
て、文字コードデータはキャラクタＲＯＭ１０に与えら
れて、デコードして文字コードデータに対応したフォン
トドットデータが出力される。このとき、キャラクタＲ
ＯＭ１０からは、ノーマルフォントとラウンディングフ
ォントの二つのフォントドットデータが出力される。
【０００６】１つのノーマルフォントは、例えば図７に
示すように、Ｌ×Ｍドットの画素で構成されている。ラ
ウンディングフォントは、（Ｌ−１）×（Ｍ−１）ドッ
トとなるので、キャラクタＲＯＭ１０がこのフォントを
Ｎ文字分内蔵しているものとすれば、キャラクタＲＯＭ
１０の容量はＬ×Ｍ×Ｎ＋（Ｌ−１）×（Ｍ−１）×Ｎ
ドット相当となる。キャラクタＲＯＭ１０から読み出さ
れたノーマルフォントデータとラウンディングフォント
データはそれぞれシフトレジスタ１１とシフトレジスタ
１２でパラレル形式からシリアル形式に変換され、出力
回路１３に与えられる。出力回路１３は二つのフォント
データをＯＲ処理して、通常のフォントデータ（画面表
示フォント）を生成する（図６参照）。更に出力回路１
３は、通常のフォントデータに加え、表示用データＲＡ
Ｍ５から文字色及び背景色などを表す色コードデータ及
びアトリビュートコードデータを受け、通常のフォント
データを色コードデータやアトリビュートコードデータ
の示す表示モードに従って表示制御する。こうして出力
回路１３からＲＧＢ信号が出力され、これらの信号に従
って画面上に所望の文字やパターンが表示される。
示すように、Ｌ×Ｍドットの画素で構成されている。ラ
ウンディングフォントは、（Ｌ−１）×（Ｍ−１）ドッ
トとなるので、キャラクタＲＯＭ１０がこのフォントを
Ｎ文字分内蔵しているものとすれば、キャラクタＲＯＭ
１０の容量はＬ×Ｍ×Ｎ＋（Ｌ−１）×（Ｍ−１）×Ｎ
ドット相当となる。キャラクタＲＯＭ１０から読み出さ
れたノーマルフォントデータとラウンディングフォント
データはそれぞれシフトレジスタ１１とシフトレジスタ
１２でパラレル形式からシリアル形式に変換され、出力
回路１３に与えられる。出力回路１３は二つのフォント
データをＯＲ処理して、通常のフォントデータ（画面表
示フォント）を生成する（図６参照）。更に出力回路１
３は、通常のフォントデータに加え、表示用データＲＡ
Ｍ５から文字色及び背景色などを表す色コードデータ及
びアトリビュートコードデータを受け、通常のフォント
データを色コードデータやアトリビュートコードデータ
の示す表示モードに従って表示制御する。こうして出力
回路１３からＲＧＢ信号が出力され、これらの信号に従
って画面上に所望の文字やパターンが表示される。
【０００７】フォントのドットデータは、その字体を表
す文字コードデータをデコードすることで生成されるキ
ャラクタＲＯＭ１０のアドレスの領域に縦方向のドット
数毎に格納されている。図７の場合、縦Ｌドット分のフ
ォントデータを１個のアドレス番地に各１ライン毎に格
納して、そのアドレスを上から順にＡＤ１，ＡＤ２，Ａ
Ｄ３，ＡＤ４，・・・，ＡＤＬ−１，ＡＤＬとすれば、
キャラクタＲＯＭ１２からこの順にドットデータを出力
する。表示制御回路９は、１文字の縦何ライン目かを１
〜Ｌカウントして、各ライン毎に表示文字のドットデー
タを順次出力する。これを１〜Ｌラインまで操作を繰り
返し１行分の文字表示を完了する。
す文字コードデータをデコードすることで生成されるキ
ャラクタＲＯＭ１０のアドレスの領域に縦方向のドット
数毎に格納されている。図７の場合、縦Ｌドット分のフ
ォントデータを１個のアドレス番地に各１ライン毎に格
納して、そのアドレスを上から順にＡＤ１，ＡＤ２，Ａ
Ｄ３，ＡＤ４，・・・，ＡＤＬ−１，ＡＤＬとすれば、
キャラクタＲＯＭ１２からこの順にドットデータを出力
する。表示制御回路９は、１文字の縦何ライン目かを１
〜Ｌカウントして、各ライン毎に表示文字のドットデー
タを順次出力する。これを１〜Ｌラインまで操作を繰り
返し１行分の文字表示を完了する。
【０００８】いま、この１行分の表示文字列を１ブロッ
クとして、１行に３４文字を表示させて、３行表示をハ
ードウェアで表示させようとした場合、各表示文字に対
する表示用データＲＡＭ５のアドレスは図８のようにな
る。即ち、図８の各ブロックの１文字毎の表示文字の種
類や形態は、図５の表示用データＲＡＭ５の各々に対応
したアドレス内のビット情報によって決定される。
クとして、１行に３４文字を表示させて、３行表示をハ
ードウェアで表示させようとした場合、各表示文字に対
する表示用データＲＡＭ５のアドレスは図８のようにな
る。即ち、図８の各ブロックの１文字毎の表示文字の種
類や形態は、図５の表示用データＲＡＭ５の各々に対応
したアドレス内のビット情報によって決定される。
【０００９】
【発明が解決しようとする課題】従来の画像処理装置の
場合、画面に表示したい文字種類数（以下、キャラクタ
数と呼ぶ）、文字形態数（以下、アトリビュート数と呼
ぶ）によって、表示用データＲＡＭの容量は決定され
る。例えば、キャラクタ数１２８（＝２の７乗）、アト
リビュート数１２８（＝２の７乗）とした場合（図９参
照）、１文字に対して表示用データＲＡＭの１４ビット
の情報が必要となる。各ビットの役割は、文字コード
用、色コード用等のように固定されていて、更にキャラ
クタ数、アトリビュート数を増やそうとすれば、更にビ
ット数を追加しなければならず、このことは表示用デー
タＲＡＭの容量増大、チップ面積の増大を招く。
場合、画面に表示したい文字種類数（以下、キャラクタ
数と呼ぶ）、文字形態数（以下、アトリビュート数と呼
ぶ）によって、表示用データＲＡＭの容量は決定され
る。例えば、キャラクタ数１２８（＝２の７乗）、アト
リビュート数１２８（＝２の７乗）とした場合（図９参
照）、１文字に対して表示用データＲＡＭの１４ビット
の情報が必要となる。各ビットの役割は、文字コード
用、色コード用等のように固定されていて、更にキャラ
クタ数、アトリビュート数を増やそうとすれば、更にビ
ット数を追加しなければならず、このことは表示用デー
タＲＡＭの容量増大、チップ面積の増大を招く。
【００１０】この発明は、上記のような課題を解決する
ためになされたもので、識別情報記憶手段の容量を増や
すことなく、表示可能な文字種，文字形態，表示色を増
やすことができる画像処理装置を提供することを目的と
する。
ためになされたもので、識別情報記憶手段の容量を増や
すことなく、表示可能な文字種，文字形態，表示色を増
やすことができる画像処理装置を提供することを目的と
する。
【００１１】
【課題を解決するための手段】請求項１の発明に係る画
像処理装置は、画面上に表示したい文字の種類や文字の
表示形態等を識別するための識別情報を記憶する識別情
報記憶手段（表示用データＲＡＭ５）と、１文字単位毎
の上記識別情報の内容である表示可能な文字の文字コー
ドデータと表示形態コードデータと色コードデータの割
合を切り換える切換手段（表示用データＲＡＭ識別レジ
スタ１５，識別切換回路１７，表示用データＲＡＭ５な
ど）とを備えたものである。
像処理装置は、画面上に表示したい文字の種類や文字の
表示形態等を識別するための識別情報を記憶する識別情
報記憶手段（表示用データＲＡＭ５）と、１文字単位毎
の上記識別情報の内容である表示可能な文字の文字コー
ドデータと表示形態コードデータと色コードデータの割
合を切り換える切換手段（表示用データＲＡＭ識別レジ
スタ１５，識別切換回路１７，表示用データＲＡＭ５な
ど）とを備えたものである。
【００１２】請求項２の発明に係る画像処理装置は、画
面上に表示したい文字の種類や文字の表示形態等を識別
するための識別情報を記憶する識別情報記憶手段（表示
用データＲＡＭ５）と、上記画面上における１行分の各
表示ブロック単位毎の上記識別情報の内容である表示可
能な文字の文字コードデータと表示形態コードデータと
色コードデータの割合を切り換える切換手段（表示用デ
ータＲＡＭ識別レジスタ１５，識別切換回路１７，表示
用データＲＡＭ５など）とを備えたものである。
面上に表示したい文字の種類や文字の表示形態等を識別
するための識別情報を記憶する識別情報記憶手段（表示
用データＲＡＭ５）と、上記画面上における１行分の各
表示ブロック単位毎の上記識別情報の内容である表示可
能な文字の文字コードデータと表示形態コードデータと
色コードデータの割合を切り換える切換手段（表示用デ
ータＲＡＭ識別レジスタ１５，識別切換回路１７，表示
用データＲＡＭ５など）とを備えたものである。
【００１３】
【作用】請求項１の発明においては、切換手段により、
１文字単位毎の識別情報の内容である表示可能な文字の
文字コードデータと表示形態コードデータと色コードデ
ータの割合を切り換える。したがって、識別情報の内容
が切り換えられた場合は、表示可能な文字の種類や文字
の表示形態や表示色が増加する。
１文字単位毎の識別情報の内容である表示可能な文字の
文字コードデータと表示形態コードデータと色コードデ
ータの割合を切り換える。したがって、識別情報の内容
が切り換えられた場合は、表示可能な文字の種類や文字
の表示形態や表示色が増加する。
【００１４】請求項２の発明においては、切換手段によ
り、画面上における１行分の各表示ブロック単位毎の識
別情報の内容である表示可能な文字の文字コードデータ
と表示形態コードデータと色コードデータの割合を切り
換える。これにより、表示ブロック単位で、表示可能な
文字の種類や文字の表示形態や表示色が増加する。
り、画面上における１行分の各表示ブロック単位毎の識
別情報の内容である表示可能な文字の文字コードデータ
と表示形態コードデータと色コードデータの割合を切り
換える。これにより、表示ブロック単位で、表示可能な
文字の種類や文字の表示形態や表示色が増加する。
【００１５】
実施例１．図１はこの発明の一実施例に係る画像処理装
置の要部構成を示すブロック図である。この画像処理装
置はシングルチップマイクロコンピュータ等により実現
さされる。図１において、５は画面上に表示したい文字
の種類や文字の表示形態等を識別するための識別情報を
記憶する識別情報記憶手段としての表示用のデータＲＡ
Ｍ、１７は表示用データＲＡＭ５からの識別情報の内容
を切り換え異なったものとして出力することもできる識
別切換手段としての識別切換回路、１５は識別切換回路
１７を設定された識別切換ビットにより制御する識別切
換制御手段としての表示用データＲＡＭ識別レジスタ
（以下、単に識別レジスタという）、１６は本装置全体
を制御するＣＰＵである。なお、その他の省略している
構成要素は図５に示す従来の構成のものと同一である。
置の要部構成を示すブロック図である。この画像処理装
置はシングルチップマイクロコンピュータ等により実現
さされる。図１において、５は画面上に表示したい文字
の種類や文字の表示形態等を識別するための識別情報を
記憶する識別情報記憶手段としての表示用のデータＲＡ
Ｍ、１７は表示用データＲＡＭ５からの識別情報の内容
を切り換え異なったものとして出力することもできる識
別切換手段としての識別切換回路、１５は識別切換回路
１７を設定された識別切換ビットにより制御する識別切
換制御手段としての表示用データＲＡＭ識別レジスタ
（以下、単に識別レジスタという）、１６は本装置全体
を制御するＣＰＵである。なお、その他の省略している
構成要素は図５に示す従来の構成のものと同一である。
【００１６】次に図１及び図５を参照してこの実施例の
動作について説明する。ここでは、識別レジスタ１５に
設定される識別切換ビットが１ビットで、この１ビット
を用いた場合の動作を説明する。いま、そのビットをｂ
７とする。まず、本画像処理装置を動作させる前に予め
垂直位置レジスタ２、水平位置レジスタ４、文字サイズ
レジスタ３等の値をＣＰＵ１６からの命令によって設定
すると同時に、識別レジスタ１５の値も設定しておく。
識別レジスタ１５の情報は、識別切換回路１７に送られ
る。識別切換回路１７は表示用データＲＡＭ５の出力デ
ータを受けて、識別レジスタ１５の値によってキャラク
タＲＯＭ１０に送る文字コードデータ、出力回路１３に
送る色コードデータ、アトリビュートコードデータを変
換する。
動作について説明する。ここでは、識別レジスタ１５に
設定される識別切換ビットが１ビットで、この１ビット
を用いた場合の動作を説明する。いま、そのビットをｂ
７とする。まず、本画像処理装置を動作させる前に予め
垂直位置レジスタ２、水平位置レジスタ４、文字サイズ
レジスタ３等の値をＣＰＵ１６からの命令によって設定
すると同時に、識別レジスタ１５の値も設定しておく。
識別レジスタ１５の情報は、識別切換回路１７に送られ
る。識別切換回路１７は表示用データＲＡＭ５の出力デ
ータを受けて、識別レジスタ１５の値によってキャラク
タＲＯＭ１０に送る文字コードデータ、出力回路１３に
送る色コードデータ、アトリビュートコードデータを変
換する。
【００１７】この時に、識別レジスタ１５のビットｂ７
をｂ７＝０に設定した場合、表示用データＲＡＭ５は、
図９に示す従来のビット構成と変わりなく、文字コード
７ビット＋色コード４ビット＋アトリビュートコード３
ビットで構成されている。ｂ７＝１に設定した場合に
は、このビットｂ７により識別切換回路１７は従来の表
示用データＲＡＭ５の内容を異なって認識させるように
して、文字コード１０ビット、色コード４ビットとす
る。これにより、表示できる文字種類が２の７乗＝１２
８種類から、２の１０乗＝１０２４種類と大幅に増やす
ことができる（図２参照）。
をｂ７＝０に設定した場合、表示用データＲＡＭ５は、
図９に示す従来のビット構成と変わりなく、文字コード
７ビット＋色コード４ビット＋アトリビュートコード３
ビットで構成されている。ｂ７＝１に設定した場合に
は、このビットｂ７により識別切換回路１７は従来の表
示用データＲＡＭ５の内容を異なって認識させるように
して、文字コード１０ビット、色コード４ビットとす
る。これにより、表示できる文字種類が２の７乗＝１２
８種類から、２の１０乗＝１０２４種類と大幅に増やす
ことができる（図２参照）。
【００１８】今の場合、アトリビュートコード３ビット
を文字コード３ビットに変換したが、変換するビット数
は限られたものでない。また、色コードと変換してもよ
く、また、文字コードに限らず色コードのビット数を増
やせば、表示色を増やすこともでき、アトリビュートコ
ードを増やせば、文字形態の種類を増やすことが可能と
なる。
を文字コード３ビットに変換したが、変換するビット数
は限られたものでない。また、色コードと変換してもよ
く、また、文字コードに限らず色コードのビット数を増
やせば、表示色を増やすこともでき、アトリビュートコ
ードを増やせば、文字形態の種類を増やすことが可能と
なる。
【００１９】実施例２．次に表示するブロック毎に表示
用データＲＡＭ５の内容の識別を切り換えた場合の実施
例２の動作にいて説明する。前に説明した実施例１で
は、１ビットだけで識別の切り換えを行っていたので、
ハードウェアでは、全ての表示ブロックＢ１〜Ｂ４にお
いて、表示用データＲＡＭ５の識別方法が同じである。
今度は、各表示ブロック毎に識別ビットを１ビットずつ
割り当てる（図３参照）。識別ビットｂ７〜ｂ４の値に
対応する表示用データＲＡＭ５のデータの識別方法を図
２に示すように設定したとすれば、ｂ７＝ｂ６＝ｂ５＝
０で、ｂ４＝１の時、ブロックＢ２〜Ｂ４は１２８種類
の字体から表示文字が選択でき、また、表示色や文字形
態が選択できるのに対して、ブロックＢ１は、文字形態
は選択できないが、１０２４種類の表示文字が選択可能
となる。したがって、この実施例２は、前に示した実施
例１より更に自由度の高い画面表示が可能となる。
用データＲＡＭ５の内容の識別を切り換えた場合の実施
例２の動作にいて説明する。前に説明した実施例１で
は、１ビットだけで識別の切り換えを行っていたので、
ハードウェアでは、全ての表示ブロックＢ１〜Ｂ４にお
いて、表示用データＲＡＭ５の識別方法が同じである。
今度は、各表示ブロック毎に識別ビットを１ビットずつ
割り当てる（図３参照）。識別ビットｂ７〜ｂ４の値に
対応する表示用データＲＡＭ５のデータの識別方法を図
２に示すように設定したとすれば、ｂ７＝ｂ６＝ｂ５＝
０で、ｂ４＝１の時、ブロックＢ２〜Ｂ４は１２８種類
の字体から表示文字が選択でき、また、表示色や文字形
態が選択できるのに対して、ブロックＢ１は、文字形態
は選択できないが、１０２４種類の表示文字が選択可能
となる。したがって、この実施例２は、前に示した実施
例１より更に自由度の高い画面表示が可能となる。
【００２０】更に、各ブロックに対する識別ビットを１
ビットから２ビット以上に増やして、識別切換回路１７
によって、識別方法を増やせば、更に機能性の高い画面
表示が可能となるのは、容易に推測できる。
ビットから２ビット以上に増やして、識別切換回路１７
によって、識別方法を増やせば、更に機能性の高い画面
表示が可能となるのは、容易に推測できる。
【００２１】実施例３．次に識別レジスタ１５を設ける
代わりに、表示用データＲＡＭ５内に識別ビットを設け
た実施例３について説明する。表示用データＲＡＭ５の
１ビットを識別ビットとして設けて、このビットを識別
切換回路１７に入力する。図４に示すように、ビットの
値によって識別方法を変えることで、同じ表示ブロック
内でも、１文字毎に識別ビットを切り換えることが可能
となる。
代わりに、表示用データＲＡＭ５内に識別ビットを設け
た実施例３について説明する。表示用データＲＡＭ５の
１ビットを識別ビットとして設けて、このビットを識別
切換回路１７に入力する。図４に示すように、ビットの
値によって識別方法を変えることで、同じ表示ブロック
内でも、１文字毎に識別ビットを切り換えることが可能
となる。
【００２２】なお、以上の実施例で説明した識別レジス
タ１７と表示用データＲＡＭ５の識別ビットを両方備え
て、これらを組み合わせて使用しても同等の効果が得ら
れる。
タ１７と表示用データＲＡＭ５の識別ビットを両方備え
て、これらを組み合わせて使用しても同等の効果が得ら
れる。
【００２３】
【発明の効果】以上のように請求項１に係る発明によれ
ば、識別情報記憶手段と、１文字単位毎の識別情報の内
容である表示可能な文字の文字コードデータと表示形態
コードデータと色コードデータの割合を切り換える切換
手段とを備えたので、識別情報記憶手段の容量を増やす
ことなく、表示可能な文字種，文字形態，表示色を増や
せるという効果が得られる。 また請求項２に係る発明に
よれば、識別情報記憶手段と、画面上における１行分の
各表示ブロック単位毎の識別情報の内容である表示可能
な文字の文字コードデータと表示形態コードデータと色
コードデータの割合を切り換える切換手段とを備えたの
で、識別情報記憶手段の容量を増やすことなく、表示ブ
ロック単位で、表示可能な文字種，文字形態，表示色を
増やせるという効果が得られる。
ば、識別情報記憶手段と、１文字単位毎の識別情報の内
容である表示可能な文字の文字コードデータと表示形態
コードデータと色コードデータの割合を切り換える切換
手段とを備えたので、識別情報記憶手段の容量を増やす
ことなく、表示可能な文字種，文字形態，表示色を増や
せるという効果が得られる。 また請求項２に係る発明に
よれば、識別情報記憶手段と、画面上における１行分の
各表示ブロック単位毎の識別情報の内容である表示可能
な文字の文字コードデータと表示形態コードデータと色
コードデータの割合を切り換える切換手段とを備えたの
で、識別情報記憶手段の容量を増やすことなく、表示ブ
ロック単位で、表示可能な文字種，文字形態，表示色を
増やせるという効果が得られる。
【図１】この発明の一実施例に係る画像処理装置の要部
構成を示すブロック図である。
構成を示すブロック図である。
【図２】この実施例における表示用データＲＡＭ内のビ
ット構成図である。
ット構成図である。
【図３】この実施例における表示用データＲＡＭ識別レ
ジスタのビット構成と表示ブロックとの対応を示す図で
ある。
ジスタのビット構成と表示ブロックとの対応を示す図で
ある。
【図４】この発明の他の実施例において表示用データＲ
ＡＭ内に識別ビットを設けたときの文字コードアドレス
及びアトリビュートコードアドレスのビット構成を示す
図である。
ＡＭ内に識別ビットを設けたときの文字コードアドレス
及びアトリビュートコードアドレスのビット構成を示す
図である。
【図５】従来の画像処理装置の構成示すブロック図であ
る。
る。
【図６】この従来例における字体表示例を示す図であ
る。
る。
【図７】１文字分のフォントのドット構成の一例を示す
図である。
図である。
【図８】表示画面と各表示文字に対応する表示用データ
ＲＡＭのアドレスを示す図である。
ＲＡＭのアドレスを示す図である。
【図９】１文字分の表示用データＲＡＭのビット構成を
示す図である。
示す図である。
５ 表示用データＲＡＭ（識別情報記憶手段） １５ 表示用データＲＡＭ識別レジスタ（識別切換制御
手段） １７ 識別切換回路（識別切換手段）
手段） １７ 識別切換回路（識別切換手段）
Claims (2)
- 【請求項１】 画面上に文字，数字，記号等のパターン
を表示するために所定の画像処理を行う画像処理装置に
おいて、上記画面上に表示したい文字の種類や文字の表
示形態等を識別するための識別情報を記憶する識別情報
記憶手段と、１文字単位毎の上記識別情報の内容である
表示可能な文字の文字コードデータと表示形態コードデ
ータと色コードデータの割合を切り換える切換手段とを
備えたことを特徴とする画像処理装置。 - 【請求項２】 画面上に文字，数字，記号等のパターン
を表示するために所定の画像処理を行う画像処理装置に
おいて、上記画面上に表示したい文字の種類や文字の表
示形態等を識別するための識別情報を記憶する識別情報
記憶手段と、上記画面上における１行分の各表示ブロッ
ク単位毎の上記識別情報の内容である表示可能な文字の
文字コードデータと表示形態コードデータと色コードデ
ータの割合を切り換える切換手段とを備えたことを特徴
とする画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4136202A JP2885573B2 (ja) | 1992-04-28 | 1992-04-28 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4136202A JP2885573B2 (ja) | 1992-04-28 | 1992-04-28 | 画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05307376A JPH05307376A (ja) | 1993-11-19 |
| JP2885573B2 true JP2885573B2 (ja) | 1999-04-26 |
Family
ID=15169723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4136202A Expired - Fee Related JP2885573B2 (ja) | 1992-04-28 | 1992-04-28 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2885573B2 (ja) |
-
1992
- 1992-04-28 JP JP4136202A patent/JP2885573B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05307376A (ja) | 1993-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4544922A (en) | Smoothing circuit for display apparatus | |
| JPS5948393B2 (ja) | デイスプレイ装置 | |
| KR0134967B1 (ko) | 플랫 패널 디스플레이 속성 발생기 | |
| JPH07107408A (ja) | 画面表示装置内蔵のシングルチップマイクロコンピュータ | |
| JP2885573B2 (ja) | 画像処理装置 | |
| JPH023511B2 (ja) | ||
| JPH0612048A (ja) | 画面表示装置 | |
| JP2674145B2 (ja) | 表示制御装置 | |
| JP2943495B2 (ja) | オン・スクリーン・ディスプレイ用ｌｓｉ | |
| JPH0764532A (ja) | 表示制御装置 | |
| JPH0540470A (ja) | 表示制御装置 | |
| JPH10240222A (ja) | キャラクタ表示制御回路 | |
| JPH04348679A (ja) | 縁取り信号発生回路 | |
| EP0242139A2 (en) | Display controller | |
| KR920008274B1 (ko) | 그래픽 시스템의 16/256 컬러 스위칭 장치 | |
| JP2898283B2 (ja) | 表示制御装置 | |
| JPH06208362A (ja) | 画面表示装置 | |
| JPS5968781A (ja) | 画像データの優先選択表示方法 | |
| JPH01296878A (ja) | 文字多重放送受信装置 | |
| JPS6146986A (ja) | 表示機能拡張装置 | |
| JPS6146988A (ja) | 表示機能拡張装置 | |
| JPH0736430A (ja) | 色表示パレット制御回路 | |
| JPH0497390A (ja) | 表示装置 | |
| JPH11212533A (ja) | ビットマップ表示方法及び装置 | |
| JPH05181447A (ja) | 表示制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080212 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090212 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090212 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100212 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110212 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110212 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110212 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110212 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120212 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |