JPS5968781A - 画像データの優先選択表示方法 - Google Patents

画像データの優先選択表示方法

Info

Publication number
JPS5968781A
JPS5968781A JP57179248A JP17924882A JPS5968781A JP S5968781 A JPS5968781 A JP S5968781A JP 57179248 A JP57179248 A JP 57179248A JP 17924882 A JP17924882 A JP 17924882A JP S5968781 A JPS5968781 A JP S5968781A
Authority
JP
Japan
Prior art keywords
data
ram
output
display
screen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57179248A
Other languages
English (en)
Other versions
JPH0130153B2 (ja
Inventor
大沢 正弘
小林 冬記
川岸 守
和芳 泉
正幸 江藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP57179248A priority Critical patent/JPS5968781A/ja
Priority to US06/536,965 priority patent/US4639721A/en
Priority to CA000438165A priority patent/CA1206270A/en
Priority to PH29664A priority patent/PH21966A/en
Priority to BR8305628A priority patent/BR8305628A/pt
Priority to ES526321A priority patent/ES526321A0/es
Priority to KR1019830004777A priority patent/KR880002656B1/ko
Priority to DE8383306129T priority patent/DE3377828D1/de
Priority to EP83306129A priority patent/EP0108516B1/en
Publication of JPS5968781A publication Critical patent/JPS5968781A/ja
Publication of JPH0130153B2 publication Critical patent/JPH0130153B2/ja
Priority to SG28290A priority patent/SG28290G/en
Granted legal-status Critical Current

Links

Landscapes

  • Image Generation (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 この発明は、bわゆるパーソナルコンピュータ等のディ
ジタルデータをモニタ画面に表示する場合のRAMデー
タの選択表示方式に関し、詳しくは、画面のドツト単位
のデータを記憶するグラフィック表示用RAMと1画面
のドツトをブロック単位で記憶するテキスト表示用RA
Mの双方の内容を出力させてモニタ画面上に重ね合わせ
る場合において、同時に出力させたそれぞれのRAMデ
ータをどのように選択するか、その選択方式に関するも
のである。
従来技術 第1図はこの発明の背景をなす、パーソナルコンピュー
タ・データの表示に係る基本概念図である。1はマイク
ロコンピュータを内蔵するパーンナルコンピュータ、2
はパーソナルコンピュータ1に入力情報を与えるキーボ
ード、3はカラーテレビジョンモニタで、テレビジョン
回路3aと該テレビジョン回路3aにより駆動されるラ
スタースキャン型CRT31)を備える。パーソナルコ
ンピュータ1からカラーテレビジョンモニタ3へR1G
、Hの信号と同期信号(cy)を与えると、テレビジョ
ン回路3a中のマトリクス回路3aaを介してCRT3
bにデータ画面を表示することができる。上記カラーテ
レビジョンモニタ3は、専用ノモニタ以外に、近時商品
化されているR G B 端子を備える家庭用カラーテ
レビジョン受像機の場合もある。これらモニタ画面上に
表示するデータはパーソナルコンピュータ1に内蔵され
ているRAMの記憶データである。
モニタ画面にドツトのデータを表示する場合、画面のド
ツトを各ドツト毎に扱う方法と、いくつかのドツトを一
つのブロックとしてブロック単位でドツトを扱う方法が
ある。各ドツト単位で扱う場合1ドツトにデータ1ビツ
トを割り当てるとドツト分のビット数のメモリを必要と
する。たとえば、640X200ドツトの画面の場合、
128゜000ビツトのメモリが必要である。このよう
に、画面のドツトをすべてメモリのビットに割り付けて
使用した場合、このメモリをグラフィックRAMト1呼
ぶ。一方、いくつかのドツトを一つのプロ(3) ツクとして扱う場合には、ブロックに対応したコードを
何ビットかのデータ(例えば8ピッ1−)テもたせてお
き、コードデータをメモリに記憶しておく。このメモリ
をテキス+−RAMと称する。この場合、メモリ容量は
nTJ者のグラフィックRA、Mのときよりも少なくて
済む。たとえば、8ドツト×8ドツトのブロックを8ビ
ツトのコードデータで置き替えた場合、前者であれば6
4ビットを必要とするのに対し、後者では8ビットで済
む。
640X200ドツトのとき2000ビツトで足りる。
ただ、キャラクタジェネレータとパラレル・シリアル変
換器が必要であるのと、ドツト旬の細かいコントロール
ができない不利がある。
パーソナルコンピュータ1(第1図)に上記テキスト表
示用RA、Mとグラフィック表示用RAMの双方を備え
る場合、従来では、これらRAMからのデータを同時に
出力させるにはテキスト表示用RAMの内容をいったん
グラフィック表示用RAMに転写し、その後、グラフィ
ック表示用RAMを読み出して画面を表示させるように
して因だ。
(4) この従来方式では、テキストデータ転写のために相当の
時間を要し、画面を高速に出力できない問題があった。
さらに、テキストデータをいったんグラフィックRAM
へ書き込むため、画面から見た場合の両データの重ね合
せに自由度を欠き、いきおい単調な画面とならざるを得
なかった。そこで我々は、先に、上記問題点を解決する
新しいRAMデータの選択表示方式を提案した。すなわ
ち、このRAMデータの選択表示方式は、マイクロコン
ピュータを含む小型の電子計算機にグラフィック表示用
RAMとテキスト表示用RAMの双方を備え、これらR
AMデータをカラーテレビジョン回路を介してラスター
スキャン型CRTに表示するRAMデータの表示方式に
おいて、前記グラフィック表示用RAMと前記テキスト
表示用RAMから同時的、に画面データを出力させる一
方、前記二つの画面データのうちドツト単位でいずれを
優先させて出力するかを切り換える優先切換手段を設け
、両RAMの読み出しデータの重ね合せを高速に行ない
重ね合せ結果を瞬時に出力できるようにした。そして、
前記優先切換手段を、データバスを介し前記マイクロコ
ンピュータより入力サレる複数ビットの設定データから
前記グラフィック表示用RAMの色指定出方データに応
じて1ビツトのデータを選択し該lビットデータを切換
信号として出力するデータ選択手段と、同時に入力され
る前記二つの画面データのドツト単位の色指定データを
前記切換信号に応じていずれが一方に切す侯える読み出
しデータ切換手段とから構成し、・ 上記設定データを
変えることで画面色表示の優先順位を可変するようにし
た。
ところで、先の例では、上記データ選択手段をデータセ
レクタとし、複数のラッチ回路(個別のICよりなる)
、その他のICおよび抵抗、コンデンサ等のディスクリ
ート部品で構成した。しかしこの回路構成はコンパクト
性に反し嵩高となるうえに、現在実行中のデータ選択状
態をマイクロコンピュータがモニタしえない欠点もあっ
た。
発明の目的 この発明の目的は、上記データ選択手段をコンパクトに
構成するとともに、実行中のデータ選択状態をモニタで
きるようにすることである。
発明の要旨 本発明を要約すると、二つの画面データのうちドツト単
位でいずれを優先させて出力させるかの切換信号を出力
するデータ選択手段が、グラフィック表示用RAMの出
力データをアドレス入力とし、データパスヲ介しマイク
ロコンピュータカラ入力されるデータをデータ入力とす
るRAMからなることを特徴とするRA、Mデータの選
択表示方式である。
実施例 第2図に本発明の実施例のブロック図を示す。
キー人力が与えられるマイクロコンピュータ(以下、「
CPU」という。)11を含む小型の電子計算機1には
、グラフィック表示用RAM12とテキスト表示用RA
M13を備える。グラフィック表示用RAMI 2 、
テキスト表示用RAM13は、データバス14を介して
CPUIIと接続されるとともに、アドレスマルチプレ
クサ15を介(7) してアドレスバス16に接続さ几ている。その他、CP
U11からの制御線が双方のRAM12.13に接続さ
れているが、周知の制御態様であるので制御線は省略さ
れている。
CPUI lはディジタル信号を識別して、その内容に
応じてグラフィック表示用RAM12.テキスト表示用
RA、M13にアドレスを指定し表示に必要なデータを
書き込む。アドレスマルチプレクサ15は、CPUI 
1よりクラフィック表示用RAM12 、テキスト表示
用RAM113を指定したときのみCPUI l側に切
り換えるスイッチの作用をなす。このとき、グラフィッ
ク表示用RAM12とテキスト表示用RAM13はアド
レスバス16からアドレス指定されるとともに、データ
バス14からデータが書き込まれる。CPU11からア
ドレス指定がない状態では、アドレスマルチプレクサ1
5は同期信号発生回路17からのアドレス指定に切り換
わるので、このときにはグラフィック表示用RAM12
とテキスト表示用RAMIBは同期信号発生回路17か
ら周期的に7ド(8) レス指定される。指定されたアドレスに従って、グラフ
ィックデータ、テギストデータが同時的に出力される。
グラフィック表示用RA、Mはもちろん読み出し書き込
み自在なメモリで、本例では出力データ3ビツトがCR
T画面の1画素(ドツト)に対応している。この3ビツ
トの組み合せによって画素の色が決定される。色の組み
合せは、例えば1表形式で示す第3図のごとく定義され
る。また、テキスト表示用RA、M13ももちろん読み
書き自在なメモリで、出力側からみて3ビツトが1画素
に対応する。なお、先に述べたようにテキスト表示用R
A、 M、 18には、コードデータが記憶され、読み
出されたコードに基づいてキャラクタジェネレータ18
から英数字等のキャラクタデータが出力される。出力さ
れた並列信号はパラレル・シリアル変換器19により直
列信号とされ、データバスに接続されたテキスト色指定
RAM20の出力データに基づき色指定出力回路21に
よりキャラクタ単位の色指定がなされる。もつとも、1
画素(1ドツ))K対応するのは所定の同期信号に応答
するR、G、Bの並列3ビット信号である。
22はデータ選択用のRAMである。データ選択用RA
M22には、データバス14が接続され、CPU11か
ら並列ビットのデータが入力される。
RAM22は、また、グラフィック表示用RA、M12
の出力線の各−とも接続され、グラフィックRAM12
の出力データであるR、G、B3ビットがアドレスとし
て入力される。したがって、こ(7)RAM22の容量
は最小で8ビツトのものでよい。そして、各ビットに対
し、データバス14の各ラインが入力データ線として接
続されることとなる。表示に先立ち、マイクロコンピュ
ータ11の制御によりデータバス14を介しRAM22
にデータが設定される。設定データはマイクロコンピュ
ータ11の制御下でモニタ信号Mとしていつでもマイク
ロコンピュータ11へ呼び出すことができる。画面表示
のとき、データ選択用RAM22がグラフィック表示用
RAM12のRGB3ビットによりアドレスされると上
記設定データのうちの1ビットを選択して出力する。選
択された1ビツトデータSは、同期信号発生回路17か
ら所定の同期信号の入力されるラッチ回路22aでラッ
チされた後、データ切換手段としてのマルチプレクサ2
3に入力される。(なお、ラッチ回路22aはデータ選
択用RAM22に内蔵されておルばそれlいる。)マル
チプレクサ23は、この1ビツトデータSにより、グラ
フィック表示用RAMの出力データ(R,G、Bの3ビ
ツト)と該出力データと同時に出力される色指定出力回
路21すなわちテキスト表示用RAM13からのデータ
(R,G、Bの3ビツト)のいずれを出力するか切り換
える作用をなす。つまり、前記1ビツトデータSは両方
のRAM12.13からの読み出しデータの切換信号と
なっている。マルチプレクサ23で選択され出力される
単一のR,G、Bカラー信号と、同期信号発生回路17
からの水平同期信号。
垂直同期信号(個別でなく複合同期信号としてもよい)
をモニタTVに与えることにより、CRT画面にカラー
のグラフィック及び/又はキャラク(11) りの表示がなされる。
表示に際し、グラフィック表示用RA、 M、 12と
テキスト表示用RAM’、13のどちらを曖先;−で画
面に出力するかに関し、第2.4.5図を参照して説明
する。今、データバス14が8ビツトで構成さnている
ものとすると、データセレクタ22に入力されている3
ビツトによりデータバス8ビツトの信号のどのビットの
信号が出力されるかが決められる。データバスをDO〜
D7.データ選択用RA、M22の3ビツト入力をR、
G 、 13としてこのR,G、Bと出力Sの関係を示
せば第4図のごとくである。これから、キー人力又はマ
イクロコンピュータ11に内蔵するプログラムからデー
タバス14を経由してDO〜D7を設定し、グラフィッ
ク表示用RAM、12からR,G、Bが出力されると、
グラフィック表示用RAM12の信号がモニタTVに出
力されるか、テキスト表示用RAMIIの信号がモニタ
TVに出力されるかが決められる。
ここで、マルチプレクサ23の切換信号Sがtr 1t
+(12) のときグラフィック表示用RAM12側、rr Oi+
のときテキスト表示用RAM13側と定義されていると
する。そして、CPU11からは具体的にDO〜D7と
して「01001101」の選択データが与えられたと
する。このとき、R,G、B入力に対する出力Sの関係
は第5図に示すとおりとなる。込ま、グラフィック表示
用RAM12からROB= ro 10Jが出力された
とすると、出力Sは[、Jで、マルチプレクサ23は当
該グラフィック表示用RA、M12の出力すなわちIQ
 10J力 を出しそのドツトは緑色となる。次に、RGB=△ 「111」が出力されたとすると、出力Sは「0」でマ
ルチプレクサ23はテキスト表示用RAM13側の出力
データたとえば「001」を出力し、画面上でそのキャ
ラクタ表示は赤色となる。
このように、グラフィック表示用RAM12の画素の色
とテキスト表示用RAM13の出力の強弱ないし優先関
係(画面から見て)が、データ選択用RAM、22に設
定する設定データによって決定される。したがって、例
えば8本のカラーバーを出力させておいて仮に画面上で
特定の色を着けた移動体を動かすと、移動体はカラーパ
ーの種類によって見え隠れすることとなる。第5図の入
出力は一つの例であるが、DQ〜D7の組み合せを考慮
すると、28= 256  通シの色とテキス1−の重
ね合せが可能である。このように、グラフィック表示用
RA、Mデータとテキスト表示用RAMデータの重ね合
せに大きな自由度があり、しかもそれをマイクロコンピ
ュータからの設定データにより自在にコントロールでき
る。
効果 本発明によれば、同時的に読み出されるグラフィック表
示用RAMとテキスト表示用i< A Mの画面データ
をドツト単位で選択的に切り使えるデータ選択手段にR
A Mを用いるようにしたので、ディスクリート部品で
構成するよりもはるかにコンパクトな回路構成となる。
と同時に、画面表示における優先関係を常時CP Uで
モニタできる効果も達成された。
【図面の簡単な説明】
第1図は本発明の背景をなす基本概念図、第2図は本発
明の実施例のブロック図、第3図はRGBと色との対応
関係を示す表形式の図、第4図及び第5図はそれぞれグ
ラフィック表示用RAMのRG B出力と切換信号Sと
の一例を示す表形式の図である。 1・・・・・いわゆるパーソナルコンピュータ、11・
・・・・マイクロコンピュータ、12・・・・・・グラ
フィック表示用RAM、13・・・・・・テキスト表示
用RAM、3a・・・・・テレビジョン回路、3b・・
・・・・CRT。 22・・・・・ データ選択用RAM、23・・・マル
チプレクサ。

Claims (1)

    【特許請求の範囲】
  1. (1)マイクロコンピュータを含む小型の電子計算機に
    クラフィック表示用RAMとテキスト表示用RAMを備
    え、これらRAMから同時的に画面データを読み出す一
    方、データ選択手段により前記二つの画面データのうち
    ドツト単位でいずルかを優先させて出力し、この選択さ
    れた出力データをカラーテレビジョン回路を介しラスタ
    ースキャンficRTに表示するRAMデータの表示方
    式において、 。 前記データ選択手段が、前記グラフィック表示用RAM
    の出力データをアドレス入力とし、データバスを介し前
    記マイクロコンピュータから入力されるデータをデータ
    入力とするRAMからなることを特徴とするRAMデー
    タの選択表示方式。
JP57179248A 1982-10-09 1982-10-12 画像データの優先選択表示方法 Granted JPS5968781A (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP57179248A JPS5968781A (ja) 1982-10-12 1982-10-12 画像データの優先選択表示方法
US06/536,965 US4639721A (en) 1982-10-09 1983-09-29 Data selection circuit for the screen display of data from a personal computer
CA000438165A CA1206270A (en) 1982-10-09 1983-09-30 Data selection circuit for the screen display of data from a personal computer
PH29664A PH21966A (en) 1982-10-09 1983-10-06 Data selection circuit for the screen display of data from a personal computer
ES526321A ES526321A0 (es) 1982-10-09 1983-10-07 Perfeccionamientos en un circuito de seleccion de datos para la representacion visual de datos procedentes de un ordenador personal
BR8305628A BR8305628A (pt) 1982-10-09 1983-10-07 Circuito de selecao de dados, para a reparacao visual em tela de dados fornecidos por um computador particular
KR1019830004777A KR880002656B1 (ko) 1982-10-09 1983-10-08 Ram 데이타 선택회로
DE8383306129T DE3377828D1 (en) 1982-10-09 1983-10-10 Data selection circuit for the screen display of data from a personal computer
EP83306129A EP0108516B1 (en) 1982-10-09 1983-10-10 Data selection circuit for the screen display of data from a personal computer
SG28290A SG28290G (en) 1982-10-09 1990-04-07 Data selection circuit for the screen display of data from a personal computer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57179248A JPS5968781A (ja) 1982-10-12 1982-10-12 画像データの優先選択表示方法

Publications (2)

Publication Number Publication Date
JPS5968781A true JPS5968781A (ja) 1984-04-18
JPH0130153B2 JPH0130153B2 (ja) 1989-06-16

Family

ID=16062522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57179248A Granted JPS5968781A (ja) 1982-10-09 1982-10-12 画像データの優先選択表示方法

Country Status (1)

Country Link
JP (1) JPS5968781A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6146986A (ja) * 1984-08-14 1986-03-07 株式会社 アスキ− 表示機能拡張装置
JPS61113097A (ja) * 1984-09-17 1986-05-30 ハネイウエル・インフオメ−シヨン・システムス・インコ−ポレ−テツド 計算器デイスプレイ装置及び方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57687A (en) * 1980-06-02 1982-01-05 Kashiwagi Kenkyusho Kk Graphic display unit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57687A (en) * 1980-06-02 1982-01-05 Kashiwagi Kenkyusho Kk Graphic display unit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6146986A (ja) * 1984-08-14 1986-03-07 株式会社 アスキ− 表示機能拡張装置
JPS61113097A (ja) * 1984-09-17 1986-05-30 ハネイウエル・インフオメ−シヨン・システムス・インコ−ポレ−テツド 計算器デイスプレイ装置及び方法

Also Published As

Publication number Publication date
JPH0130153B2 (ja) 1989-06-16

Similar Documents

Publication Publication Date Title
US4639721A (en) Data selection circuit for the screen display of data from a personal computer
US4620289A (en) Video display system
US4544922A (en) Smoothing circuit for display apparatus
US4712099A (en) Color-signal converting circuit
US5023603A (en) Display control device
EP0139093B1 (en) Raster scan display system with plural storage devices
US4520358A (en) Optimized display device memory utilization
US5086295A (en) Apparatus for increasing color and spatial resolutions of a raster graphics system
US5313302A (en) Apparatus for superimposing character patterns in accordance with dot-matrix on video signals
JPH0614273B2 (ja) 映像表示制御装置
JPS5968781A (ja) 画像データの優先選択表示方法
JPH023511B2 (ja)
US4831369A (en) Video attributes decoder for color or monochrome display in a videotext mode or a high-resolution alphanumeric mode
JPH02137070A (ja) 画像処理装置
EP0148659A2 (en) A video display control circuit
JPH0121512B2 (ja)
JPS604988A (ja) 画像表示装置
JP3222907B2 (ja) 画像データ変換装置
JP2898283B2 (ja) 表示制御装置
JPS5923388A (ja) 色表示制御装置
GB2212367A (en) Window control using spare signal data bit
JPS6146988A (ja) 表示機能拡張装置
JPH06208362A (ja) 画面表示装置
JPS6146987A (ja) 表示機能拡張装置
JPH05236343A (ja) 映像切替装置