KR0167004B1 - 화면표시장치를 내장한 싱글칩마이크로 컴퓨터 - Google Patents

화면표시장치를 내장한 싱글칩마이크로 컴퓨터 Download PDF

Info

Publication number
KR0167004B1
KR0167004B1 KR1019940025360A KR19940025360A KR0167004B1 KR 0167004 B1 KR0167004 B1 KR 0167004B1 KR 1019940025360 A KR1019940025360 A KR 1019940025360A KR 19940025360 A KR19940025360 A KR 19940025360A KR 0167004 B1 KR0167004 B1 KR 0167004B1
Authority
KR
South Korea
Prior art keywords
display
mask
register
data
controlling
Prior art date
Application number
KR1019940025360A
Other languages
English (en)
Other versions
KR950012241A (ko
Inventor
세이지 마쭈모또
Original Assignee
가다오까 다까시
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가다오까 다까시, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 가다오까 다까시
Publication of KR950012241A publication Critical patent/KR950012241A/ko
Application granted granted Critical
Publication of KR0167004B1 publication Critical patent/KR0167004B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/44504Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Graphics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Processing (AREA)
  • Image Generation (AREA)
  • Microcomputers (AREA)

Abstract

원첩내에 복수의 화면표시장치를 수비하고, CPU의 제어로, 각 화면표시장치에 있어서, 각각 표시태스크를 독립적으로 처리하여, 각 표시태스크를 동시에 표시한 소망의 표시화면을 얻을 수 있도록 한 마이크로 컴퓨터.
복수의 표시태스크의 표시의 우선도를 제어하는 기능과, 각 표시태스크의 표시시의 인터럽트 발생의 유무 및 마스크의 유무를 제어하는 기능과를 가지며, 이들의 제어기능을 짜맞쳐서, 각 표시태스크를 동시에 표시한 소망의 표시화면을 얻는다.

Description

화면표시장치를 내장한 싱글칩 마이크로 컴퓨터
제1도는 종래의 싱글칩 마이크로 컴퓨터에 내장된 화면표시장치(OSD)의 구성을 표시하는 블록도.
제2도는 1문자분 폰트(font)의도트(dot)구성의 일예를 표시하는도면.
제3도는 종래의 화면표시장치(OSD)의 표시용 블록의 수직표시위치에 대해서 블록끼리를 겹쳤을 경우의 화면 표시예를 표시하는도면.
제4도는 종래의 화면표시장치(OSD)의 블록의 수직표시 개시위치가 일치했을 경우의 화면 표시예를 표시하는도면.
제5도는 종래의 화면표시장치(OSD)의 마스크기능을 사용한 화면표시예를 표시하는도면.
제6도는 다행표시를 행한 화면표시예를 표시하는도면.
제7도는 종래의 화면표시장치(OSD)로 실현할 수 있는 화면표시예를 표시하는도면.
제8도는 본 발명의 실시예 1 의 싱글칩 마이크로 컴퓨터의 구성을 표시하는도면.
제9도는 본 발명이 실시예 2 의 싱글칩 마이크로 컴퓨터에 내장된 화면표시장치(OSD)의 구성을 표시하는 블록도.
제10도는 실시예 2 로 실현할 수 있는 화면표시예를 표시하는도면.
제11도는 실시예 2 로 실현할 수 있는 화면표시예를 표시하는도면.
제12도는 본 발명의 실시예 3 의 싱글칩 마이크로 컴퓨터에 내장된 화면표시장치(OSD)의 구성의 일부를 표시하는 블록도.
본 발명은 CRT관 등의 디스플레이상에 문자, 숫자 등을 표시시킬 때에, 채널표시, 음량표시 등의 텔레비젼 수신기로서의 화면표시의 제어와, 보내오는 문자방송 데이터를 표시하는 분자방송 수신기로서의 화면표시의 제어를 동시에 행하는 화면표시장치(이하, OSD(On Screen Display Device)라 한다)를 내장하는 싱글칩 마이크로 컴퓨터에 관한 것이다.
종래부터, 텔레비젼의 화면에 선국, 음량 등의 동작상태를 표시하는 문자, 패턴을 시청자로부터의 설정에 의해 표시시키는 것이 행하여져 왔다.
제1도는 일본국 특원평 5-2209 호에 제안된, 이와 같은 표시에 사용하는 싱글칩 마이트로 컴퓨터에 내장된 종래의 OSD의 구성을 표시하는 블록도이다.
제1도에서 (16)은도시하지 않은 중앙처리장치(이하, CPU라 한다)에 접속된 데이터 버스이다.
데이터 버스(16)에는, CRT 의 ON/OFF 등을 제어하는 CRT 제어 레지스터(1)와, 표시개시의 수직위치를 입력하는 수직위치 레지스터(2)와, 표시하는 자체(字體)의 사이즈(size) 데이터를 입력하는 문자 사이즈 레지스터(3)와, 표시 개시의 수평위치를 입력하는 수평위치 레지스터(4)와, 표시해야할 문자 또는 패턴의 데이터를 수납하는 표시용 데이터 RAM(5)과, RGB신호를 출력하는 출력회로(12)를 제어하는 CRT 포트 제어 레지스터(6)와, 마스크 기능을 사용할 때 마스크 해제위치를 설정하는 제1 마스크 모드 레지스터(13)와, 마찬가지로 마스크 셋트 위치를 설정하는 제2 마스크 모드 레지스터(14)가 접속되어 있다.
또, (7)은 OSD 전체의 표시용 클록을 발생하는 발진회로, (8)은 문자 또는 패턴의 표시위치를 제어하는 표시위치 제어회로, (9)는 표시동작을 제어하는 표시 제어회로, (10)은 폰트도트 데이터를 격납하는 캐릭터(character) ROM, (11)은 병렬형식을 직렬형식으로 변환하는 시프트 레지스터, (15)는 제1, 제2 마스크 모드 레지스터(13), (14)로부터의 출력신호에 의해 마스크신호를 출력하는 마스크 제어회로이다.
다음, 동작에 대해서 설명한다.
제1도에 있어서, 수평동기신호(이하, HSYNC라 한다) 및 수직동기신호(이하, VSYNC라 한다)는 표시위치 제어회로(8)에 제공된다.
발진회로(7)는 HSYNC 마다에 리셋되면서, 소정 주파수로 발진한다.
발진회로(7)의 발진출력은 OSD 전체의 표시용 기본 클록으로서 사용되어, 표시위치 제어회로(8)와 표시 제어회로(9)와 출력회로(12)에 주어진다.
한편, 소망하는 문자 또는 패턴을 표시하기 위한 데이터는 CPU로부터의 명령에 의해 데이터 버스(16)를 통해서 각 레지스터와 표시용 데이터 RAM (5)에 입력된다.
CRT 제어 레지스터(1)의 데이터는 표시위치 제어회로(8)와 표시 제어회로(9)와 출력회로(12)에 주어져서, 문자표시의 ON/OFF 등을 제어한다.
수직위치 레지스터(2), 수평위치 레지스터(4)에는 문자표시를 개시하는 수직위치, 수평위치에 대응한 데이터를, 또 문자 사이즈 레지스터(3)에는 표시하고 싶은 자체의 사이즈에 대응하는 데이터를 입력해 두고, 각각 표시위치 제어회로(8)에 제공한다.
또한, CRT 포트 제어 레지스터(6)의 값에 의해, 출력회로(12)로부터의 RGB 출력을 제어한다.
표시용 데이터 RAM(5)에는 문자표시의 순번에 맞추어서 어드레스가 배치되어 있고, 표시하고 싶은 문자의 데이터를 어드레스 순으로 입력해 간다.
표시용 데이터 RAM(5)에는 문자 코드 데이터, 표시형태 데이터(이하, 어트리뷰트(attribute)코드 데이터라 한다)등이 포함되어 있다.
어트리뷰트 코드 데이터에는 표시문자를 점멸시키고(blinking), 언더라인을 표시하는 등의 문자의 수식을 행하는 데이터가 포함된다.
표시위치 제어회로(8)에서는, 수직위치 레지스터(4)의 값과 HSYNC를 카운트한 값과를 비교하고, 또 수평위치 레지스터(4)의 값과 발진회로(7)로부터의 표시용 클록의 카운트치를 비교하여, 각각 양자가 일치하면 표시허가신호를 표시제어회로(9)에 주어지고, 이것에 의해 표시 제어회로(9)는 능동화되어서, 이하의 문자표시의 일련의 동작을 개시한다.
우선, 표시제어회로(9)로부터는 표시용 클록을 기초로 수평방향의 몇문자셉인가를 카운트한 값이 표시용 데이터 RAM(5)에 주어지고, 표시용 데이터 RAM(5)으로부터, 문자 코드 데이터, 색코드데이터, 어트리뷰트 코드 데이터가 표시순으로 출력된다.
색코드 데이터, 어트리뷰트 코드 데이터는 출력회로(12)에 직접 제어되고, 문자 코드 데이터는 캐릭터 ROM(10)에 주어져서, 대응하는 캐릭터 ROM(10)의 어드레스를 디코드하여 문자코드 데이터에 대응하는 폰트(font)도트 데이터가 출력된다.
하나의 폰트 자체(字體)는 예를들면 제2도에 표시하는 것과 같이 txm도트의 화소로 구성되어 있어서, 캐릭터 ROM(10)이 이 자체 폰트를 n문자분 내장하고 있다고 하면, 캐릭터 ROM(10)의 용량은 txmxn도트에 상당하게 된다.
캐릭터 ROM(10)에서 판독된 폰트 데이터는 시프트 레지스터(11)에서 병렬형식에서 직렬형식으로 변환되어, 출력회로(12)에 주어진다.
출력회로(12)는 폰트 데이터에 가하여, 표시용 데이터 RAM(5)로부터 문자색 및 배경색 등을 표시 하는 색코드 데이터 및 어트리뷰트 코드 데이터를 받아, 통상 폰트 데이터를 색코드 데이터, 어트리뷰트 코드 데이터가 표시하는 표시모드에 따라서 표시제어한다.
이렇게 해서 출력회로(12)로부터 RGB 신호가 출력되고, 이들의 신호에 따라서 화면상에 소망하는 문자 또는 패턴이 표시된다.
폰트의도트 데이터는, 그 자체를 표시하는 문자코드 데이터를 디코드하는 것으로 생성되는 캐릭터 ROM(10)의 어드레스의 영역에 가로 방향의도트수마다 격납되어 있다.
제2도의 경우, 세로 t도트분의 폰트 데이터를 t개의 어드레스 번지에 각 1라인마다 격납하고, 그 어드레스를 위로부터 순서대로 AD1, AD2, AD3, AD4,…, ADt-1, ADt 라 하면, 캐릭터 ROM(10)로부터 이 순서로도트 데이터를 출력한다.
표시위치 제어회로(8)는 1문자의 세로 몇라인 째인가를 1∼t 카운트하여, 각라인 마다에 표시문자의도트 데이터를 순차 출력한다.
이것을 1∼t라인까지 조작을 반복하여 1블록분의 문자표시를 완료한다.
이하, 표시위치에 대해서 상세히 설명한다.
표시 화면예를 표시하는 제3도에서, (17)은 제1표시블록(18), 제2표시블록(19), 제3표시블록(20), 제4표시블록(21)을 표시하는 표시화면이다.
표시하는 문자열을 하나의 표시블록으로 하면, OSD는 하드웨어로서 복수의 표시블록을 가지고 있다.
이 표시블록내의 문자마다에 문자코드, 색코드, 어트리뷰트 코드를 격납하는 어드레스가 활당되어 있다.
여기에서는, 예를들면 4개의 표시블록을 사용하여 화면표시를 행하는 경우에 대해서 설명한다.
각 블록이 제1 표시블록(18)→제2 표시블록(19)→제3 표시블록(20)→제4 표시블록(21)의 순으로 표시되도록, 수직위치 레지스터(2)를 설정해 둔다(수직표시 개시위치를 각각 CV1, CV2, CV3, CV4로 한다).
제1 표시블록(18)의 표시의 도중에,제 2 표시블록(19)의 수직표시 개시위치 CV2 가 왔을 경우는, 후출우선으로 제1 표시블록(18)의 표시는도중에서 종료하고, 제2 표시블록(19)의 표시가 개시된다.
다음에 제2 표시블록(19)의 표시도중에, 제3 표시블록(20)의 수직표시 개시 위치 CV3 가 오면, 제2 표시블록(19)의 표시를 종료하고, 제3 표시 블록(20)의 표시가 개시된다.
제3 표시블록(20)과 제4 표시블록(21)에 있어서도 같은 관계로 표시된다.
이와 같이, 어느 표시블록이라도 수직표시 개시위치가 뒤에 오는 블록이 우선된다.
또, 복수의 블록의 수직표시 개시위치가 일치했을 경우, 예를들면 CV1=CV2와 같은 경우는, 각 블록에 하드웨어로 우선 순위를 설치하고, 우선 순위가 높은 표시블록이 표시된다.
제4도는 블록번호가 작은 순으로 우선 순위가 높아지도록 설계했을 경우의 화면표시예를 표시한다.
상기와 같은 제어가 표시위치 제어회로(8)내에서 행하여 진다.
다음에 마스크 기능에 대해서 설명한다.
제5도는 마스크기능을 사용한 화면표시예를 표시한다.
표시화면에 대해서 표시할 수 있는 영역과 표시할 수 없는 영역을 설정하고, 표시할 수 없는 영역에서는 OSD로부터의 RGB 신호를 출력하지 않도록 한다. 제1 마스크 모드 레지스터(13), 제2 마스크 모드 레지스터(14)에 의해, 마스크 해제위치와 마스크 셋트 위치를 각각 설정하고, 이 값에 의해 마스크 제어회로(15)는 표시할 수 있는 영역과 표시할 수 없는 영역과를 인식하여, 출력회로(12)에 RGB 신호를 출력하는/하지않는 신호를 출력한다.
마스크 기능을 이용하여 표시용 블록의 수직표시 개시위치를 감소 또는 증가하면, 스크롤(scroll)표시가 가능하게 된다.
다음에, 다행(多行)표시에 대해서 설명한다.
제6도는 다행표시를 행한 화면표시예를 나타낸다.
하나의 예로서, OSD가 하드웨어로서는 4행분의 표시블록만 갖고 있지 않으면, 5행 이상의 표시를 하는 경우에 다행 표시처리를 행하는 것으로 한다. 각 표시블록의 표시종료시에 인터럽트(이하, CRT인터럽트라 칭한다)가 발생 한다.
단, 다른 블록과 표시영역이 겹쳐졌을 경우에 앞에 표시하고 있던 블록이도중에서 표시를 종료했을 때는 인터럽트는 발생하지 않는다.
인터럽트로 인해, 다행 표시용 프로그램이 실행되고, 그에 따라서 CPU는 이하의 처리를 행한다.
우선, 제1 표시블록(18)의 표시가 종료하면, CRT 인터럽트가 걸려, 제1 표시블록(18)의 수직표시 개시위치를 CV5로 고쳐쓰고, 문자 사이즈를 바꿀때는 문자 사이즈 레지스터(3)를 고쳐쓴다.
또한, 표시용 데이터 RAM(5)의 각 코드 데이터를 고쳐쓴다.
고쳐쓰기 종료후에 수직표시 개시위치가 CV5에 오면, 제1 표시블록(18)이 다시 표시된다.
이와 마찬가지로 제2 표시블록(19), 제3 표시블록(20), 제4 표시블록(21)에 대해서도 CRT 인터럽트가 걸릴 때마다, CPU에 의해 상기 데이터를 고쳐쓰므로서, 다행표시가 가능하게 된다.
이와 같은 종래의 OSD에서, 비동기로 CPU로부터의 액세스를 행하는 복수의 표시 태스크(task)를 처리하는 경우에 대해서 생각해 본다.
하나의 표시 태스크를 채널표시, 음량표시 등을 행하는 선국 표시처리로 하고, 또 하나의 표시 태스크를 문자방송으로서 보내오는 문자 데이터를 표시하는 문자방송 표시처리로 한다.
사전에 제1 표시블록, 제 2 표시블록으로 선국표시를, 제3 표시블록, 제4 표시블록으로 문자방송표시를 행할 수 있다.
문자방송의 데이터는, 영상신호에 중첩한 형으로 전송되어 오므로, 문자방송의 데이터를 끊입없이 수신하고 있으며, 그 데이터에 따라서 순차적으로 CPU로부터 OSD 표시용 데이터 RAM(5)에 코드 데이터를 기록할 필요가 있다.
예를들면, 지금, 문자방송표시를 제3 표시블록(20), 제4 표시블록(21)의 다행표시로 행하고 있을 때에, 음량조절을 위한 표시를 동시에 행하는 경우에 다시 표시위치가 오버랩되는 경우, 수직표시 개시위치, 문자 사이즈에 의해 소망하는 표시가 얻어지지 않는 경우가 있다.
제7도는 그 화면 표시예를 표시하지만, 제3 표시블록(20), 제4 표시블록(21)에서 문자방송표시를 행하고 있을 때에, 채널콜로서 2를 표시한다.
이때 수직표시 위치 관계는 후출 우선을 위해서 채널콜을 적절히 표시할 수 없다.
제1표시블록(18)과 제4 표시블록(21)의 수직표시위치를 일치시키면, 채널콜 2는 가려지지 않고 표시할 수 있으나, 문자방송표시가 스크롤 했을 경우에는, 선국표시도 마찬가지로 스크롤시킬 필요가 있고, 이것은 화면 표시로서는 바람직하지 않는 표시방법이다.
이와 같이 소망하는 표시를 행하고자 한다면, 레지스터의 설정치를 연구해서 설정할 필요가 있다.
또한 다행표시의 처리가 복잡하게 되어, 소프트 웨어의 부하가 과중하게 되고만다는 결점이 있다.
본 발명은 이상과 같은 문제점을 해결하기 위해서 이루어진 것으로, 비동기로 처리할 필요가 있는 복수의 표시 태스크를 소망하는 표시화면으로, 동시에 표시하는 것이 가능한 OSD내장의 싱글 칩 마이크로 컴퓨터를 제공하는 것을 주된 목적으로 한다.
제1 발명의 OSD내장의 싱글 칩 마이크로 컴퓨터는 복수의 OSD를 가지며, 이들 OSD를 독립적으로 제어하여 각 OSD로부터의 출력신호를 혼합하도록 구성하고 있다.
제1 발명에서는, 각각의 OSD에 의해 각각의 표시 태스크를 독립적으로 처리하므로, 각 표시 태스크가 다른 표시 태스크의 영향을 받지 않고, 자유롭게 표시위치, 문자 사이즈의 설정을 행할 수 있으므로, 각 표시 태스크를 동시에 표시한 소망하는 표시화면이 얻어진다.
제2 발명의 OSD내장의 싱글 칩 마이크로 컴퓨터는 종래의 OSD의 회로구성에 부가하여, 각 표시 태스크의 표시에 있어서의 우선도를 제어하는 회로도와, 각 표시 태스크의 표시시에 인터럽트 발생의 유무를 제어하는 회로와, 각 표시 태스크의 표시시에 마스크의 유무를 제어하는 회로와를 구비하고 있다.
제3 발명의 OSD내장의 싱글 칩 마이크로 컴퓨터는 제2 발명의 제어회로를 구비하고, 각 표시 태스크의 표시 데이터를 수납하는 메모리로부터 각 표시태스크의 데이터를 서로로부터 시프트된 타이밍에서 복수회 읽어낼 수 있도록 구성하고 있다.
제2, 제3 발명에서는, 복수의 표시 태스크에 대해서 표시의 우선도를 제어하는 동시에, 각 표시 태스크의 표시시에 인터럽트 발생의 유무 및 마스트의 유무를 제어하므로, 이들의 제어를 짜맞추는 것에 의해, 각 표시 태스크를 동시에 표시한 소망하는 표시화면이 얻어진다.
본 발명의 목적 및 다른 목적들은 첨부한도면을 참조하는 상세한 설명으로부터 더욱 명백할 것이다.
[실시예]
이하, 본 발명을 그의 실시예를 나타낸도면에 의거하여 구체적으로 설명한다.
[실시예 1]
제8도는 본 발명의 실시예 1 의 싱글 칩 마이크로 컴퓨터의 구성을 표시하는 블록도이며,도면중 (29)는 마이크로 컴퓨터 본체이다.
또, (16)은 데이터 버스이며, 데이터 버스(16)에는 CPU(22)와, 종래예(제1도참조)와 동일구성의 제1OSD(23) 및 제2OSD(24)가 접속되어 있다.
또, (25)는 제1, 제2 OSD(23, 24)의 출력신호를 혼합하는 믹싱회로, (26)은 믹싱회로(25)를 제어하는 믹싱제어 레지스터, (27)은 믹싱회로(25)로부터의 RGB신호의 출력단자, (28)은 믹싱회로(25)로의 믹싱신호의 입력단자이다.
이상과 같이, 본 실시예 1 에서는 종래로부터 사용되고 있는 2개의 OSD(23, 24)를 1칩내에 설치하고, 각각의 OSD(23, 24)를 데이터 버스(16)로 CPU(22)와 독립적으로 액세스할 수 있도록 구성하고 있다.
제1 OSD(23)와 제2 OSD(24)의 각 레지스터는 다른 어드레스 영역에 할당해 두고, 제1 OSD(23), 제 2 OSD(24)로부터의 표시용 인터럽트를 별도의 요인으로서 설정하면(각각 CRT 인터럽트 1, CRT 인터럽트 2 로 한다), CPU(22)로부터 2개의 제1 OSD(23)와 제 2 OSD(24)를 독립적으로 제어할 수 있다.
다음, 동작에 대해서 설명한다.
지금, 제1 OSD(23)에서 문자방송표시를 처리하고, 제2 OSD(24)에서 선국표시를 처리하는 것으로 한다.
영상신호에 중첩되는 문자방송의 데이터는 CPU(22)에 의해 디코드되고, 그 데이터에 따라서 제1 OSD(23)의 각 레지스터, 표시용 데이터 RAM(5)의 값이 데이터 버스(16)를 통해서 고쳐쓰인다.
그리고, 외부로부터 주어지는 VSYNC, HSYNC, 표시용 클록에 의해 제1 OSD(23)로부터 RGB신호가 출력된다.
이와 같이, 선국표시인 경우는 CPU(22)에 의해 제2 OSD(24)의 각 레지스터, 표시용 데이터 RAM(5)이 고쳐써지고, 제2 OSD(24)로부터 RGB신호가 출력된다.
이 제1 OSD(23), 제2 OSD(24)로부터의 RGB신호는 믹싱회로(25)에 입력된다.
믹싱회로(25)는 CPU(22)로부터의 믹싱제어 레지스터(26)의 설정에 의해, 각 OSD(23), (24)로부터의 출력신호와 입력단자(28)를 통해서 외부로부터의 믹싱신호와의 RGB신호의 우선도의 변경, 출력하는/하지않는 등의 제어를 행하고, 그 출력신호(RGB신호)는 출력단자(27)를 통해서 외부로 출력된다.
물론, 믹싱회로(25), 믹싱제어 레지스터(26)는 OSD내부에 구성해도 좋고, 동등한 효과가 얻어진다.
이렇게 구성하는 것으로, 문자방송표시, 선국표시 공히 다른 표시 태스크에 속박되는 일없이, 독립적으로 표시위치, 문자 사이즈 등을 설정하는 것이 가능하게 된다.
또한, 다행표시를 하는 경우에도 문자방송표시는 CRT인터럽트 1에 의하여, 제1 OSD(23)의 각 레지스터, 표시용 데이터 RAM(5)의 데이터 고쳐쓰기를 행하고, 선국표시는 CRT 인터럽트 2 에 의하여, 제2 OSD(24)의 각 레지스터, 표시용 데이터 RAM(5)를 고쳐 쓰도록 한다.
이 실시예 1 에서는 표시 태스크가 2개인 경우(문자방송표시, 선국표시)에 대해서 기술했지만, 3개 이상의 OSD를 원칩내에 구성하여 3개 이상의 표시 태스크에 대응하는 경우에 대해도 같은 효과가 얻어지는 것을 용이하게 추측할 수 있다.
[실시예 2]
다음, 본 발명의 실시예 2 에 대해서 설명한다.
제9도는 실시예 2 의 싱글 칩 마이크로 컴퓨터에 내장되는 OSD 의 구성을 표시하는 블록도이며, 제9도에 있어서, 제1도와 동일부분에는 동일번호를 붙혀서 설명을 생략한다.
또, (30)은 우선표시 제어회로, (31)은 우선표시 제어 레지스터, (32)는 CRT인터럽트 제어회로, (33)은 마스크 제어회로이며, 우선표시 제어 레지스터(31)는 우선 표시시키는 블록의 설정, CRT인터럽트를 발생시키는 블록의 설정, 또한 마스크하는 블록, 마스크하지 않는 블록의 설정을 행한다.
이 레지스터의 각 비트설정으로, 동시 표시 가능하게 된다.
우선표시하는 블록의 선택정보는 우선표시 제어회로(30)에 CRT 인터럽트를 발생시키는 블록의 선택정보는 CRT 인터럽트 제어회로(32)에 또, 블록마다의 마스크기능의 선택정보는 마스크 제어회로(33)에 각각 제공된다.
다음, 동작에 대해서 설명한다.
처음에, 우선표시 제어회로(30) 대해서 설명한다.
원래, 표시위치 제어회로(8)에서는 표시블록간의 수직표시 개시위치의 제어를 행하고 있으며, 종래예에서 설명한 바와 같이 후출하여 우선으로 블록이 표시되고, 표시 개시위치가 일치했을 경우는, 하드웨어로 설정된 우선관계로 표시되는 블록을 결정한다.
우선표시하는 블록에 제1 표시블록, 제2 표시블록을 선택한 경우, 제1 표시블록, 제2 표시블록이 표시되어 있는도중에서 제3 표시블록, 제4 표시블록의 수직표시 개시위치 CV3, CV4 가 오면, 제3 표시블록, 제4 표시블록은 표시개시되지 않고, 우선도가 높은 제1 표시블록, 제2 표시블록쪽이 계속해서 표시된다.
그리고, 제1 표시블록, 제2 표시블록의 표시가 종료되면, 이때 제3 표시블록이 표시위치 CV3에서 표시되어 있다고 해도, 표시가 종료하지 않고 있으면,도중에 제3 표시블록의 표시를 개시한다(제10도 참조).
즉, 제3 표시블록, 제4 표시블록에 대해서 제1 표시블록, 제2 표시블록을 상위의 위치에 표시하는 것이 가능하게 된다.
제1 표시블록과 제2 표시블록에서는 어느것도 우선표시 하므로, 후출 우선으로 하고 동일표시 개시위치에서는 한편을 우선하여 표시하도록 해둔다.
이와 같이, 우선표시 제어회로(30)에서는 종래의 표시블록간의 우선관계(후출우선 등)에 가하여 우선표시 제어 레지스터(31)의 값에 의해, 새로운 우선관계를 설정하는 것이 가능하게 된다.
다음, CRT 인터럽트 제어회로(32)에 대해서 설명한다.
종래의 경우, 표시블록에 관계 없이, 표시하고 있는 블록의 표시가 종료한 시점에서 CRT 인터럽트가 발생한다.
본 실시예 2 에서는 우선표시 제어 레지스터(31)에 의해, 블록마다 CRT 인터럽트를 발생하는/하지않는 것을 설정한다.
또, 가상 인터럽트를 발생하는/발생하지 않는 것도 겸해서 설정한다.
가상 인터럽트라함은, 표시하고 있지 않은 블록에 대해서도, 가령 화면표시하고 있다고 상정(想定)했을 때에, 가상적인 표시가 종료한 시점에서 발생하는 인터럽트이다.
따라서, 가상 인터럽트를 발생한다에 설정한 블록은 화면에 표시되어 있다/있지 않다에 관계없이, 수직표시 개시위치에 의해 인터럽트 발생위치를 결정하게 된다.
이들 레지스터의 정보에 의해 CRT 인터럽트 제어회로(32)는, 블록마다 발생하는 CRT 인터럽터, 가상 인터럽터를 제어한다.
제10도에는 제1 표시블록, 제2 표시블록을 CRT인터럽트를 발생하지 않음에 제3 표시블록, 제4표시블록을 가상 인터럽트를 발생한다로 설정했을 경우의 인터럽트 발생위치를 표시한다.
이렇게 하는 것으로 제1 표시블록, 제 2 표시블록은 CRT인터럽트를 발생시키지 않고, 제3 표시블록, 제4 표시블록에만 CRT인터럽트를 발생시키는 것이 가능하게 된다.
다음, 마스크 제어회로(33)에 대해서 설명한다.
블록마다에 마스크하는/하지않는 것의 설정을 우선표시 제어 레지스터(31)로 행하여, 그 레지스터의 정보를 기초로 마스크 제어회로(33)는 마스크한다블록만 마스크영역에 표시하지 않도록, 즉 RGB신호를 출력하지 않도록 제어신호를 출력회로(12)에 제공한다.
출력회로(12)는 블록에 의해 마스크영역으로 RGB신호를 출력한다/하지 않는다를 실행한다.
제11도는 제3 표시블록, 제4 표시블록을 마스크한다에, 제1 표시블록, 제2표시블록을 마스크하지 않음에 설정했을 경우의 화면표시예를 표시한다.
상기와 같이, 종래의 OSD 내부에 우선표시 제어 레지스터(31), 우선표시 제어회로(30), CRT 인터럽트 제어회로(32), 마스크 제어회로(33)를 새롭게 설치하는 것으로, 종래의 것과 다른 화면표시가 가능하게 된다.
예를 들면, 제10도에 나타낸 바와 같이, 제 1 표시블록, 제2 표시블록에서는 선국표시를 행하여, 제3 표시블록, 제4 표시블록으로 문자방송표시를 행하고, 문자방송표시는 표시하는 정보량에서 15 행의 다행표시를 행하도록 한다.
이때, 우선표시 제어 레지스터(31)의 각 비트로, 제1 표시블록, 제2 표시블록을 우선표시 한다, CRT 인터럽트/가상 인터럽트 발생하지 않는다, 마스크 하지 않는다에 제3 표시블록, 제4 표시블록을 우선표시하지 않는다, CRT 인터럽트/가상 인터럽트 발생한다, 마스크한다에 설정한다.
이렇게 하면, 끊임없이 보내져오는 문자방송의 데이터에 대해서 CPU가 디코드를 행하여, OSD의 표시용 데이터 RAM(5)의 각 코드 데이터, 각 레지스터의 제3 표시블록, 제4 표시블록에 관계하는 비트를 설정한다.
제3 표시블록, 제4 표시블록을 교대로 표시하고, 15행 각 블록의 표시 종료후에는 CRT 인터럽트가 발생하므로, 인터럽트가 발생할때마다 표시용 데이터 RAM(5), 각 레지스터를 고쳐쓰는 것으로 다행표시를 행한다.
마스크 기능도 작용하므로, 전술한 바와 같이 스크롤 표시가 가능하다.
문자방송표시의 처리중에 비동기로 시성자측에서 선국표시의 지시는 행하여지고, 채널콜 등을 표시하는 경우는 표시용 인터럽트와는 다른 요인의 인터럽트로, CPU는 제1 표시블록, 제2 표시블록을 표시하도록 설정을 행한다.
표시화면에 문자방송표시와 선국표시를 동시에 행할 수 있다.
설정을 종료하면 CPU는 문자방송표시처리를 다시 개시한다.
여기서는, 제1 표시블록, 제2 표시블록은 표시용 인터럽트를 발생시키지 않도록 설정하고 있지만, 표시용 인터럽트와는 다른 요인의 인터럽트로서 발생시키면 문자방송표시, 선국표시 공히 다행표시가 가능하게 된다.
[실시예 3]
다음, 본 발명의 실시예 3 에 대해서 설명한다.
제12도는 실시예 3 의 싱글 칩 마이크로 컴퓨터에 내장되는 OSD의 구성의 일부를 표시하는 블록도이며, 제12도에도시되어 있지 않은 부분은 실시예 2(제9도)와 동일구성이다.
또, 제9도와 동일부분에는 동일번호를 부쳐서 설명을 생략한다.
본 실시예 3 은 전술한 실시예 2 의 구성에 표시용 데이터 RAM(5)로부터의 판독 데이터를 선택하는 RAM 데이터 전환회로(34)를 부가한 구성이다.
다음, 동작에 대해서 설명한다.
수평주사선마다에 어느 블록을 표시하는가 표시위치 제어회로(8)로 결정하고, 하나의 블록을 표시하는 경우, 수평방향에 1문자째부터 표시하지만, 그 표시를 행하기 위해서 시계열로1 : 표시용 데이터 RAM(5)으로부터 코드 데이터 판독
2 : 캐릭터 ROM(10)으로부터 폰트 데이터 출력
3 : 시프트 레지스터(11)에 폰트 데이터를 셋트
4 : 출력회로(12)로부터 표시용 클록에 동기하여 RGB 신호출력
하는 처리를 가로방향 1문자마다 반복하므로서, 1주사선의 표시를 행한다.
본 실시예 3에서는 표시용 데이터 RAM(5)으로부터 코드 데이터를 표시하는 블록에 대해서만이 판독하는 것이 아니고, 우선표시하는 블록과 그렇지 않은 블록과를 서로로부터 시프트된 타이밍에서 표시용 데이터 RAM(5)를 두 번 판독한다.
판독된 데이터로부터, RAM 데이터 전환회로(34)에 의해, 표시되는 블록의 데이터가 선택되고, 그 문ㅈ코드 데이터는 캐릭터 ROM(10)에 출력되어, 그의 색코드 데이터, 어트리뷰트 코드 데이터는 출력회로(12)에 출력된다.
또한, 두 번 판독하는 것이 아니고, 블록 모드 코드 데이터를 판독하여, 선택 출력하도록 해도 동등한 효과가 얻어진다.
이상 상술한 바와 같이, 본 발명의 싱글 칩 마이크로 컴퓨터에서는 독립제어 가능한 복수의 OSD를 내장하는가, 또는 각 표시 태스크의 표시에 있어서의 우선도와 각 표시 태스크의 표시시에 있어서의 인터럽트 발생의 유무 및 마스크의 유무를 제어하는 기능을 구비하도록 하였으므로, 비동기로 처리해야할 복수의 표시 태스크를 소망하는 화면구성의 상태로, 동시에 CRT관 등의 디스플레이 상에 표시할 수가 있으므로, 화면표시의 고기능화, 저비용화를도모할 수가 있다.
본 발명은 그의 본질적인 특성의 정신을 이탈하지 않고 여러 가지 형태로 실시될 수 있기 때문에, 따라서 본 실시예는 예시적이며, 제한적이지 않다.
이는 발명의 범위가 그를 선행하는 설명보다는 계류된 청구항에 의해 규정되고, 청구항의 범위내의 모든 변화나 그러한 청구항의 범위의 등가가 청구항에 의해서 포함되도록 되기 때문이다.

Claims (6)

  1. 중앙처리장치(22)에 접속된 데이터 버스(16)와, 상기 데이터 버스에 접속되어 CRT의 온/오프를 제어하는 CRT 제어 레지스터(1), 표시개시의 수직 위치를 입력하는 수직위치 레지스터(2), 표시하는 자체(字體)의 사이즈(size) 데이터를 입력하는 문자 사이즈 레지스터(3), 표시 개시의 수평위치를 입력하는 수평위치 레지스터(4), 표시해야할 문자 또는 패턴의 데이터를 수납하는 표시용 데이터 RAM(5), RGB 신호를 출력하는 출력회로(12)를 제어하는 CRT 포트 제어레지스터(6), 마스크 기능을 사용할 때 마스크 해제위치를 설정하는 제1 마스크 모드 레지스터(13), 및 마스크 기능을 사용할 때 마스크 셋트 위치를 설정하는 제2 마스크 모드 레지스터(14)와, OSD 전체의 표시용 클록을 발생하는 발진회로(7)와, 문자 또는 패턴의 표시위치를 제어하는 표시위치 제어회로(8)와, 표시동작을 제어하는 표시 제어회로(9)와, 폰트도트 데이터를 격납하는 캐릭터(character) ROM(10), 병렬형식을 직렬형식으로 변환하는 시프트 레지스터(11)와, 제1, 2 마스크 레지스터(13), (14)로부터의 출력신호에 의해 마스크신호를 출력하는 마스크제어회로(15)를 구비하며, 비동기로 처리해야할 복수의 표시 태스크를 동시에 디스플레이상에 표시하기 위한 제어를 행하는 화면표시장치를 내장한 싱글 칩 마이크로 컴퓨터에 있어서, 복수의 화면표시장치(23, 24)와, 상기 화면표시장치를 각각 독립적으로 제어하는 제어수단(26), 및 상기 화면표시장치로부터의 출력신호를 혼합하는 혼합수단(25)을 포함하는 것을 특징으로 하는 싱글 칩 마이크로 컴퓨터
  2. 제1 항에 있어서, 상기 복수의 표시 태스크는 문자방송 표시 태스크와 선국표시 태스크를 가지는 것을 특징으로 하는 싱글 칩 마이크로 컴퓨터.
  3. 중앙처리장치(22)에 접속된 데이터 버스(16)와, 상기 데이터 버스에 접속되어 CRT의 온/오프를 제어하는 CRT 제어 레지스터(1), 표시개시의 수직 위치를 입력하는 수직위치 레지스터(2), 표시하는 자체(字體)의 사이즈(size) 데이터를 입력하는 문자 사이즈 레지스터(3), 표시개시의 수평위치를 입력하는 수평위치 레지스터(4), 표시해야할 문자 또는 패턴의 데이터를 수납하는 표시용 데이터 RAM(5), RGB신호를 출력하는 출력회로(12)를 제어하는 CRT 포트 제어레지스터(6), 마스크 기능을 사용할 때 마스크 해제위치를 설정하는 제1 마스크 모드 레지스터 (13), 및 마스크 기능을 사용할 때 마스크 셋트 위치를 설정하는 제2 마스크 모드 레지스터(14)와, OSD 전체의 표시용 클록을 발생하는 발진회로(7)와, 문자 또는 패턴의 표시위치를 제어하는 표시위치 제어회로(8)와, 표시동작을 제어하는 표시 제어회로(9)와, 폰트도트 데이터를 격납하는 캐릭터(character) ROM(10), 병렬형식을 직렬형식으로 변환하는 시프트 레지스터(11)와, 제1, 2 마스크 모드 레지스터(13), (14)로부터의 출력신호에 의해 마스크신호를 출력하는 마스크 제어회로(15)를 구비하며, 비동기로 처리해야할 복수의 표시 태스크를 동시에 디스플레이상에 표시하기 위한제어를 행하는 화면표시장치를 내장한 싱글 칩 마이크로 컴퓨터에 있어서, 상기 각 표시 태스크의 표시시의 우선도를 제어하는 제1 제어수단(30, 31)과, 상기 각 표시 태스크의 우선도에 따라서 표시시의 인터럽트의 발생을 제어 하는 제2 제어수단(32), 및 상기 각 표시 태스크의 우선도에 따라서 표시시의 마스크의 유무를 제어하는 제3 제어수단(33)을 포함하는 것을 특징으로 하는 싱글 칩 마이크로 컴퓨터.
  4. 제3 항에 있어서, 상기 복수의 표시 태스크는 문자방송표시 태스크와 선국표시 태스크를 포함하며, 선국표시가 문자방송표시에 우선하는 것을 특징으로 하는 싱글 칩 마이크로 컴퓨터.
  5. 중앙처리장치(22)에 접속된 데이터 버스(16)와, 상기 데이터 버스에 접속된 CRT의 온/오프를 제어하는 CRT 제어 레지스터(1), 표시개시의 수직 위치를 입력하는 수직위치 레지스터(2), 표시하는 자체(字體)의 사이즈(size) 데이터를 입력하는 문자 사이즈 레지스터(3), 표시개시의 수평위치를 입력하는 수평위치 레지스터(4), 표시해야할 문자 또는 패턴의 데이터를 수납하는 표시용 데이터 RAM(5), RGB신호를 출력하는 출력회로(12)를 제어하는 CRT 포트 제어레지스터(6), 마스크 기능을 사용할 때 마스크 해제위치를 설정하는 제1 마스크 모드 레지스터 (13), 및 마스크 기능을 사용할 때 마스크 셋트 위치를 설정 하는 제2 마스크 모드 레지스터(14)와, OSD 전체의 표시용 클록을 발생하는 발진회로(7)와, 문자 또는 패턴의 표시위치를 제어하는 표시위치 제어회로(8)와, 표시동작을 제어하는 표시 제어회로(9)와, 폰트도트 데이터를 격납하는 캐릭터(character) ROM(10), 병렬형식을 직렬형식으로 변환하는 시프트 레지스터(11)와, 제1, 2 마스크 모드 레지스터(13), (14)로부터의 출력신호에 의해 마스크신호를 출력하는 마스크 제어회로(15)를 구비하며, 비동기로 처리해야할 복수의 표시 태스크를 동시에 디스플레이상에 표시하기 위한제어를 행하는 화면표시장치를 내장한 싱글 칩 마이크로 컴퓨터에 있어서, 상기 각 표시 태스크의 표시시의 우선도를 제어하는 제1 제어수단(30, 31)과, 상기 각 표시 태스크의 우선도에 따라서 표시시의 인터럽트의 발생을 제어 하는 제2 제어수단(32)과, 상기 각 표시 태스크의 우선도에 따라서 표시시의 마스크의 유무를 제어하는 제3 제어수단(33)과 상기 각 표시 태스크의 데이터를 수납하는 수납수단(5)과, 상기 수납수단으로부터 각 표시 태스크의 데이터를 서로로부터 시프트된 타이밍에서 판독하는 판독수단(34)을 포함하는 것을 특징으로 하는 싱글 칩 마이크로 컴퓨터.
  6. 제5 항에 있어서, 상기 판독수단으로 판독된 각 표시 태스크의 데이터에서, 표시해야할 데이터를 선택하는 수단을 더욱 포함하는 것을 특징으로 하는 싱글 칩 마이크로 컴퓨터.
KR1019940025360A 1993-10-05 1994-10-04 화면표시장치를 내장한 싱글칩마이크로 컴퓨터 KR0167004B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-249270 1993-10-05
JP5249270A JPH07107408A (ja) 1993-10-05 1993-10-05 画面表示装置内蔵のシングルチップマイクロコンピュータ

Publications (2)

Publication Number Publication Date
KR950012241A KR950012241A (ko) 1995-05-16
KR0167004B1 true KR0167004B1 (ko) 1999-01-15

Family

ID=17190475

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940025360A KR0167004B1 (ko) 1993-10-05 1994-10-04 화면표시장치를 내장한 싱글칩마이크로 컴퓨터

Country Status (3)

Country Link
US (1) US6057813A (ko)
JP (1) JPH07107408A (ko)
KR (1) KR0167004B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19625898A1 (de) * 1996-06-27 1998-01-08 Siemens Ag Anzeigesystem und Verfahren zur Versorgung eines Anzeigesystems mit einem Bildsignal
FR2777729B1 (fr) * 1998-04-15 2000-06-02 Sgs Thomson Microelectronics Procede d'acquisition de donnees sur un signal video
US7034851B1 (en) 1998-12-15 2006-04-25 Sony Corporation Receiver and method of controlling graphic display
KR100370080B1 (ko) * 2000-08-11 2003-01-29 엘지전자 주식회사 모니터의 osd 메뉴 표시 제어장치 및 방법
JP4104300B2 (ja) * 2001-06-25 2008-06-18 三洋電機株式会社 複数機器制御システム
US7176929B1 (en) * 2001-07-17 2007-02-13 National Semiconductor Corporation Low cost animated sequence function for low cost OSD devices
KR100438938B1 (ko) * 2001-08-31 2004-07-03 주식회사 엘지이아이 냉장고의 냉기순환구조
CN101006421A (zh) * 2004-08-23 2007-07-25 三星电子株式会社 提供屏幕选单显示的设备和方法
TWI292893B (en) * 2005-10-05 2008-01-21 Myson Century Inc Method for prevention of distorted sub-picture display on flat panel display
JP7255210B2 (ja) * 2019-01-31 2023-04-11 セイコーエプソン株式会社 制御装置、ロボットシステム、及び表示方法
JP2023170194A (ja) 2022-05-18 2023-12-01 矢崎総業株式会社 車両表示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH052209A (ja) * 1991-06-26 1993-01-08 Nikon Corp パノラマカメラ用フアインダー光学系
KR930010483B1 (ko) * 1991-08-23 1993-10-25 삼성전자 주식회사 문자 디스플레이 장치의 문자혼합 방지회로
GB9200426D0 (en) * 1992-01-09 1992-02-26 Philips Electronic Associated Television receiver
KR930018994A (ko) * 1992-02-29 1993-09-22 이필곤 T.v 내장용 화상표시회로
DE69334216D1 (de) * 1992-03-25 2008-06-19 Thomson Multimedia Sa Schaltung zur Synchronisierung von einer Anzeige auf einem Bildschirm
JP2921265B2 (ja) * 1992-06-08 1999-07-19 松下電器産業株式会社 テレビジョン受像機
JP2761335B2 (ja) * 1992-10-21 1998-06-04 三菱電機株式会社 画面表示装置
JP2975796B2 (ja) * 1993-02-10 1999-11-10 三洋電機株式会社 文字表示装置
KR970004189B1 (ko) * 1993-02-27 1997-03-25 삼성전자 주식회사 숫자키를 이용한 세트 '온'방법
KR950015100B1 (ko) * 1993-03-13 1995-12-21 엘지전자주식회사 텔레비젼 수상기의 튜닝데이타 미세 조절장치 및 조절방법
JPH06268912A (ja) * 1993-03-16 1994-09-22 Mitsubishi Electric Corp 画面表示回路装置

Also Published As

Publication number Publication date
US6057813A (en) 2000-05-02
KR950012241A (ko) 1995-05-16
JPH07107408A (ja) 1995-04-21

Similar Documents

Publication Publication Date Title
KR920010811B1 (ko) 텔레비젼 수상기에서의 데이타 편집.기억 방법및 그 장치
US6072462A (en) Technique for generating on-screen display characters using software implementation
KR0167004B1 (ko) 화면표시장치를 내장한 싱글칩마이크로 컴퓨터
KR920004118B1 (ko) 문자다중방송 수신장치
US5774189A (en) On screen display
JPH05188922A (ja) 画面表示装置の制御方式
JP3957845B2 (ja) ディジタル符号化画像の部分を置換する方法及び装置
KR100197104B1 (ko) Tv의 문자.배경화면 확장편집회로 및 그 방법
JP2822668B2 (ja) 表示制御装置
US6064402A (en) Character display control circuit
JPH05183830A (ja) 文字表示装置
KR100195714B1 (ko) 디지탈 dbs 수신기에 있어서 osd구현장치 및 그 구현방법
JP2502357B2 (ja) 画面表示装置
JPH10224709A (ja) 表示制御装置およびテレビジョン受信装置
JP2502358B2 (ja) 画面表示装置
US5568182A (en) Teletext and videotex processing system and method
KR100857382B1 (ko) Rlc를 이용하는 osd 장치
KR100200131B1 (ko) 텔레비전의 osd일체화장치
KR950007608B1 (ko) 램을 이용한 오 에스 디 처리장치
KR930006671B1 (ko) 비데오 램을 이용한 문자처리회로 및 그 제어방법
KR790001245B1 (ko) 한글 모아쓰기 및 영문겸용 CRT(Cathode Ray Tube) 단말장치의 문자정보 합성방식
JP2674145B2 (ja) 表示制御装置
JP2004061654A (ja) キャラクタ表示制御装置
KR910007183B1 (ko) 문자다중방송수신장치
JPH11212539A (ja) 表示制御装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020905

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee