JP2502358B2 - 画面表示装置 - Google Patents

画面表示装置

Info

Publication number
JP2502358B2
JP2502358B2 JP1021720A JP2172089A JP2502358B2 JP 2502358 B2 JP2502358 B2 JP 2502358B2 JP 1021720 A JP1021720 A JP 1021720A JP 2172089 A JP2172089 A JP 2172089A JP 2502358 B2 JP2502358 B2 JP 2502358B2
Authority
JP
Japan
Prior art keywords
display
signal
port
circuit
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1021720A
Other languages
English (en)
Other versions
JPH02201399A (ja
Inventor
武 柴崎
孝 中谷
洋 小林
眞二 須田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1021720A priority Critical patent/JP2502358B2/ja
Publication of JPH02201399A publication Critical patent/JPH02201399A/ja
Application granted granted Critical
Publication of JP2502358B2 publication Critical patent/JP2502358B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Color Television Systems (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はブラウン管等の表示装置に表示されている放
送画像中に、チャンネル番号等の文字やパターンを表示
させる画面表示装置に関するものである。
〔従来の技術〕
第3図に従来のこの種の画面表示装置の構成の一例を
示す。第3図において、1はπ型LC発振素子回路1aの発
振出力が供給される表示用発振回路、2は上記表示用発
振回路1で発振させた信号で各種タイミングを発生する
タイミングジェネレータ、3はこのタイミングジェネレ
ータ2の出力と本画面表示装置を制御するための図示し
ないマイコン等の外付制御回路から各入力端子3a,3b,3c
に入力される制御データ(表示オン,オフ等のコマンド
やキャラクタコード)とを入力する入力制御回路、4は
データ制御回路、5はアドレス制御回路、7は制御デー
タを記憶する表示用データメモリで、RAMより成る。8
は表示すべき文字やパターン等を第4図に示す字体構成
で記憶する表示キャラクタメモリで、ROMより成る。6
は入力制御回路の出力のうち表示制御等のコマンドをラ
ッチする表示制御レジスタ、9は端子9a,9b供給される
映像信号の水平同期信号及び垂直同期信号を入力する
か、または内部で発生させた同期信号のいずれか一方の
同期信号を選択的に出力する同期信号切換回路、11は上
記表示装置における文字やパターン等の表示位置を検出
するための表示位置検出回路、13は表示制御回路で、表
示キャラクタメモリ8の出力を表示制御レジスタ6の表
示命令に応じて表示制御を行うものである。本画面表示
装置は以上の各回路により構成されており、表示制御回
路13の出力は、ビデオミキサー17に供給され、このビデ
オミキサー17よりCVIDEO端子17aを介して複合ビデオ信
号が出力される。また、上記表示制御回路13からは、R,
G,Bの色信号等が端子13a〜13fを介して出力される。10
はHカウンタ、14はシフトレジスタ、15は発振素子回路
15aの発振出力が供給される同期信号発生用発振回路、1
6は同期信号発生用タイミングジェネレータ、21はブリ
ンキング回路である。
次に動作について説明する。入力制御回路3はマイコ
ン等から端子3a,3b,3cを介して入力される制御データを
処理して、表示制御等のコマンドを表示制御レジスタ6
にラッチさせ、表示内容であるキャラクタコード等を表
示用データメモリ7に記憶させる。表示時は、表示用デ
ータメモリ7に記憶したキャラクタコードが出力データ
として表示キャラクタメモリ8をアクセスし、このキャ
ラクタメモリ8により出力される表示文字フォントをシ
フトレジスタ14を介して表示制御回路13へ入力する。こ
こで、表示用データメモリ7は、1ワードが(a+b)
ビット、その表示文字数をcとすると合計(a+b)・
cビットで構成されている。一方、表示キャラクタメモ
リ8は1フォントが(l×m)ビットで構成されてお
り、その種類がnキャラクタ分存在しているものとす
る。また、表示時のタイミングは映像信号からの同期信
号を同期信号切換回路9に入力し、この同期信号をHカ
ウンタ10でカウントし、このカウント値に基づき表示位
置検出回路11によって表示装置における表示文字の位置
を決定する。表示制御回路13では表示文字出力を外部の
映像信号に同期させ、表示制御レジスタ6の内容に従っ
て表示制御して出力させ、ビデオミキサー17に供給す
る。
なお、同期信号発生用発振回路15は、発振素子回路15
aによりNTSC方式又はPAL方式の同期信号の発生が可能で
あり、この切換えをN/P端子15bからの信号で行い、これ
により4fsc又は2fscの発振を行い、同期信号発生用タイ
ミングジェネレータ16で同期信号を発生をするので、無
信号時でもTV画面に表示が可能である。ただし、fscは
色副搬送波であり、NTSC方式では3.58MHz、PAL方式では
4.43MHzである。
また、ビデオミキサー17により、NTSC方式及びPAL方
式の複合ビデオ信号の発生と外部の複合ビデオ信号への
スーパインポーズが可能である。複合ビデオ信号はキャ
ラクタレベル(LECHA)、外部複合ビデオ入力(CVI
N)、ブランキングレベル(LEBK)、背景搬送色信号入
力(RSIN)、カラーバースト入力(CBIN)及びシンクチ
ップレベルの六つの信号をアナログスイッチで切換えて
合成しCVIDEO端子17aから出力する。
〔発明が解決しようとする課題〕
ところで従来の画面表示装置にあっては出力されたRG
B映像信号はRGBの出力が必要でない場合であってもその
ままポート出力端子から出力されているため、このポー
ト出力端子から出力されるRGBの映像信号が他の回路の
ノイズの要因となる問題点があった。
この発明は上記問題点を解決するためになされたもの
で、RGBの出力が必要でない時はRGBの出力値を安定させ
てノイズ要因の除去を図るとともに外付制御回路のポー
ト出力のみではポート出力が不足する場合の拡張ポート
端子として使えるようし、更に拡張ポートへの切換えを
垂直同期信号に同期させて行うことで表示中の画面の乱
れをなくし、切替の安定を図ることを目的としている。
〔課題を解決するための手段〕
このためこの発明に係る画面表示装置は、表示制御レ
ジスタ内に所定の値を格納するポートレジスタ61を設け
るとともに、ポート出力制御回路19内に上記ポートレジ
スタ61に格納された値に基づいてRGB映像信号を出力す
るポート出力端子19a〜19cを上記ポートレジスタ61に格
納された値を出力する拡張ポート端子に切り換える切換
手段131と、拡張ポートへの切換えを垂直同期信号に同
期させて行う同期化手段132とを設けたものである。
〔作用〕
ポートレジスタ61に所定の値が保持されると、ポート
出力制御回路19内の切換手段131は上記ポートレジスタ6
1に保持された値に応じてRGBの映像信号を出力するポー
ト出力端子19a〜19cを拡張ポート端子に切り換え、所定
の値を上記拡張ポート端子から出力する。
この時のRGB出力端子から拡張ポート端子への切換え
は同期化手段132により垂直同期信号に同期させて行
う。
〔発明の実施例〕
以下、この発明の一実施例を図について説明する。
なお、従来技術と同一の構成要素については同一番号
を付してその説明を省略する。
第1図はこの発明の一実施例を示す構成図で、図にお
いて、18は各内部ビデオ信号を発生させるビデオ信号発
生回路、19はポート出力端子19a〜19fから各種信号を出
力するポート出力制御回路、61は所定の値を格納する表
示制御レジスタ6内にあるポートレジスタ、131はポー
トレジスタ61内の値に応じてRGBの映像信号を出力する
ポート出力端子19a〜19cを拡張ポート端子に切り換えて
ポートレジスタ61に設定された値に対応した値を上記拡
張ポート端子から出力する上記ポート出力制御回路19内
に設けられた切換手段、132は拡張ポート端子への切換
えを垂直同期信号に同期させて行う同期化手段である。
また、上記ポート出力端子19d〜19fは、上記表示制御回
路13から入力されたブリンク信号等を出力する。
次に動作について説明する。
マイコン等の外付制御回路からポートレジスタ61の番
地を示すアドレスと、ポートレジスタ61に格納すべき値
が順次シリアル信号で入力制御回路3に入力すると、ポ
ートレジスタ61内に所定の値が格納される。
ポートレジスタ61に所定の値が格納されると、ポート
出力制御回路19内の切換手段131が作動して、RGBの映像
信号を出力するポート出力端子19a〜19cが拡張ポート端
子に切り換わり、ポートレジスタ61に設定された値に応
じた出力を上記拡張ポート端子に出力する。この時の拡
張ポート端子への切換えは、垂直同期化手段132により
垂直同期信号に同期させて行う。
第2図はこの切換手段131の具体例を詳細に示す図
で、図において131aはセレクタ、132aは同期化手段132
としてのフリップフロップ、61aがポートレジスタ61内
のポートの出力値を決定する出力エリア、61bがセレク
タ131aの切替えを制御するフラグエリアである。
このような構成において例えば、セレクタ131aのセレ
クタ端子Sが‘1'の時RGBの映像信号を選択して出力
し、‘0'の時、ポートレジスタ61内の出力エリア61aの
格納値を選択して出力するようになっている。すなわ
ち、RGBの映像信号選択時は入力端子A1,B1,C1、出力エ
リア61aの格納値選択時は入力端子A2,B2,C2からの信号
を入力してポート出力端子19a〜19cに出力する。
従ってRGBの映像信号の出力が必要でない時はフラグ
エリア61bの値が‘1'となるような所定の値をポートレ
ジスタ61内に格納しておけばRGBの出力端子は拡張ポー
ト端子として出力エリア61aに設定された値を出力する
ことになる。
この場合フラグエリア61bの値が‘1'となった時点で
セレクタ131aが拡張ポート端子への切換えを行うのでは
なく、フリップフロップ132aの作用により、垂直同期信
号のクロック入力CKにより、フリップフロップの出力端
子Tが、‘0'から‘1'に切り替わり、この切り換わりの
時点でセレクタ131aが拡張ポート端子への切替を行うこ
とになる。
〔発明の効果〕
以上説明したようにこの発明によれば、表示制御レジ
スタ内に所定の値を格納するポートレジスタを設け、か
つポート出力制御回路内に上記ポートレジスタに格納さ
れた値に基づいてRGBの映像信号を出力するポート出力
端子を上記ポートレジスタに格納された値に対応する値
を出力する拡張ポート端子に切り換える切換手段と、拡
張ポートへの切換えを垂直同期信号に同期させて行う同
期化手段を設けたので、RGBの出力が必要でない時はRGB
の出力値を安定させてノイズ要因の除去を図るとともに
外付制御回路のポート出力のみではポート出力が不足す
る場合の拡張ポート端子として使え、更に表示中の画面
の乱れをなくして上記切換えの安定性を図れる効果があ
る。
【図面の簡単な説明】
第1図はこの発明の一実施例を示す構成図、第2図は第
1図における切換手段及び同期化手段の具体例の詳細な
構成図、第3図は従来の画面表示装置の構成図、第4図
は従来の表示キャラクタメモリ内の字体構成図である。 1……表示用発振回路、2……タイミングジェネレー
タ、3……入力制御回路、4……データ制御回路、5…
…アドレス制御回路、6……表示制御レジスタ、7……
表示用データメモリ、8……表示キャラクタメモリ、9
……同期信号切換回路、11……表示位置検出回路、13…
…表示制御回路、17……ビデオミキサー、18……ビデオ
信号発生回路、19……ポート出力制御回路、19a〜19f…
…ポート出力端子、61……ポートレジスタ、131……切
換手段、132……同期化手段、131a……セレクタ、132a
……フリップフロップ、61a……出力エリア、61b……フ
ラグエリア。 なお図中、同一符号は同一又は相当する構成要素を示
す。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】ブラウン管等の表示装置に文字やパターン
    を表示させる画像表示装置において、 各種のタイミングの基準となる信号を発生する発振回路
    と、上記発振回路の発振信号に基づいて各種のタイミン
    グ信号を発生するタイミングジェネレータと、マイクロ
    コンピュータ等の外付制御回路からの制御信号を受け入
    れて処理する入力制御回路と、上記表示装置に写し出す
    映像信号の同期信号を入力する同期信号切換回路と、こ
    の同期信号をカウントして上記表示装置の表示位置を検
    出する表示位置検出回路と、上記入力制御回路により処
    理され上記表示装置に表示されるべき文字,パターンの
    コードやブリンキング情報等の制御データを記憶する表
    示用データメモリと、上記表示内容として表示される文
    字の字体フォントを記憶する表示キャラクタメモリと、
    上記表示位置検出回路からの位置検出信号により表示装
    置上の所定の位置に表示内容を表示すべく所定の表示信
    号及びR,G,BのRGB映像信号を出力する表示制御回路と、
    上記表示信号を映像信号にミキシングするビデオミキサ
    ーと、上記外付制御回路から上記入力制御回路に入力さ
    れたデータを保持する表示制御レジスタと、上記RGB映
    像信号をポート出力端子から出力するポート出力制御回
    路とを備え、 かつ上記表示制御レジスタは、所定の値を格納するポー
    トレジスタを有し、かつ上記ポート出力制御回路は、上
    記ポートレジスタに格納された値に基づいて上記RGB映
    像信号を出力するポート出力端子を上記ポートレジスタ
    に格納された値に対応する値を出力する拡張ポート端子
    に切り換える切換手段と、上記拡張ポート端子への切り
    換えを垂直同期信号に同期させて行う同期化手段とを有
    していることを特徴とする画面表示装置。
JP1021720A 1989-01-30 1989-01-30 画面表示装置 Expired - Fee Related JP2502358B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1021720A JP2502358B2 (ja) 1989-01-30 1989-01-30 画面表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1021720A JP2502358B2 (ja) 1989-01-30 1989-01-30 画面表示装置

Publications (2)

Publication Number Publication Date
JPH02201399A JPH02201399A (ja) 1990-08-09
JP2502358B2 true JP2502358B2 (ja) 1996-05-29

Family

ID=12062917

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1021720A Expired - Fee Related JP2502358B2 (ja) 1989-01-30 1989-01-30 画面表示装置

Country Status (1)

Country Link
JP (1) JP2502358B2 (ja)

Also Published As

Publication number Publication date
JPH02201399A (ja) 1990-08-09

Similar Documents

Publication Publication Date Title
KR900017393A (ko) 필드 레이트 동기를 이용하는 픽춰-인-픽춰 회로
KR0167004B1 (ko) 화면표시장치를 내장한 싱글칩마이크로 컴퓨터
JP2502358B2 (ja) 画面表示装置
JP2502357B2 (ja) 画面表示装置
JPH02224575A (ja) 画面表示装置
JPH03196094A (ja) 画面表示装置
JPH02202181A (ja) 画面表示装置
JPH02224583A (ja) 画面表示装置
JPH02224585A (ja) 画面表示装置
JPH02224584A (ja) 画面表示装置
JPH087549B2 (ja) 画面表示装置
JPH02224589A (ja) 画面表示装置
JPH02224581A (ja) 画面表示装置
JPH02202182A (ja) 画面表示装置
EP0508785B1 (en) Scrolling superimposition of generated title
JPH02224586A (ja) 画面表示装置
KR0163555B1 (ko) 영상처리 시스템의 자막표시 제어방법 및 장치
JP3291330B2 (ja) 文字表示装置及びそれを備えたマイクロコンピュータ
JPH02224576A (ja) 画面表示装置
JP2943495B2 (ja) オン・スクリーン・ディスプレイ用lsi
JPH03263090A (ja) 画面表示装置
JPS63314084A (ja) 文字放送受信機
JPH02224578A (ja) 画面表示装置
JPH0767048A (ja) 表示制御装置
JPH10224709A (ja) 表示制御装置およびテレビジョン受信装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees