JPH03196094A - 画面表示装置 - Google Patents
画面表示装置Info
- Publication number
- JPH03196094A JPH03196094A JP1337870A JP33787089A JPH03196094A JP H03196094 A JPH03196094 A JP H03196094A JP 1337870 A JP1337870 A JP 1337870A JP 33787089 A JP33787089 A JP 33787089A JP H03196094 A JPH03196094 A JP H03196094A
- Authority
- JP
- Japan
- Prior art keywords
- display
- signal
- video signal
- composite video
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 claims abstract description 34
- 230000010355 oscillation Effects 0.000 claims description 15
- 238000001514 detection method Methods 0.000 claims description 6
- 230000004397 blinking Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 claims description 2
- 230000000903 blocking effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
Landscapes
- Studio Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明はブラウン管などの表示装置に表示される放送
画像中に、チャンネル番号等の文字やパターンを表示さ
せる画面表示装置に関するものである。
画像中に、チャンネル番号等の文字やパターンを表示さ
せる画面表示装置に関するものである。
[従来の技術〕
第3図は従来の画面表示装置の構成を示す:ロツク図で
、図において、1はπ型Lc発振回ν1aの発振出力が
供給される表示用発振回路、2は表示用発振回路1で発
信させた信号で各種ピイミングを発生するタイミングジ
ェネレータ、3はタイミングジェネレータ2の出力と画
面表示装置を制御するための図示しないマイコン等のり
付制御装置から各入力端子3a〜3cに入力される1御
データ(表示オン、オフ等のコマンドやキャラクタコー
ド)とを入力する入力制御回路、4仁デ一タ制御回路、
5はアドレス制御回路、7は告御データを記憶する表示
用データメモリで、RAMよりなる。8は表示すべき文
字やパターン)を第4図に示す字体構成で記憶する表示
キャラクタメモリで、ROMより成る。6は入力制御回
路3の出力のうち表示制御等のコマンドをラッチする表
示制御レジスタ、9は端子9a、9bに供給される画像
信号の水平、垂直同期信号又は内部で発生させた水平、
垂直同期信号のいずれが一方の同期信号を選択的に出力
する同期信号切換回路、11は表示装置における文字や
パターン等の表示位置を検出するための表示位置検出回
路、13は表示制御回路で、表示キャラクタメモリ8の
出力を表示制御レジスタ6の表示命令に応じて表示制御
を行うものである。
、図において、1はπ型Lc発振回ν1aの発振出力が
供給される表示用発振回路、2は表示用発振回路1で発
信させた信号で各種ピイミングを発生するタイミングジ
ェネレータ、3はタイミングジェネレータ2の出力と画
面表示装置を制御するための図示しないマイコン等のり
付制御装置から各入力端子3a〜3cに入力される1御
データ(表示オン、オフ等のコマンドやキャラクタコー
ド)とを入力する入力制御回路、4仁デ一タ制御回路、
5はアドレス制御回路、7は告御データを記憶する表示
用データメモリで、RAMよりなる。8は表示すべき文
字やパターン)を第4図に示す字体構成で記憶する表示
キャラクタメモリで、ROMより成る。6は入力制御回
路3の出力のうち表示制御等のコマンドをラッチする表
示制御レジスタ、9は端子9a、9bに供給される画像
信号の水平、垂直同期信号又は内部で発生させた水平、
垂直同期信号のいずれが一方の同期信号を選択的に出力
する同期信号切換回路、11は表示装置における文字や
パターン等の表示位置を検出するための表示位置検出回
路、13は表示制御回路で、表示キャラクタメモリ8の
出力を表示制御レジスタ6の表示命令に応じて表示制御
を行うものである。
画面表示装置は以上の各回路により構成されており、表
示制御回路13の出力はビデオミキサー17に供給され
、このビデオミキサー17よりGVIDEO端子17a
を介して複合ビデオ信号が出力される。また、上記表示
制御回路13からは、R,G、Bの色信号等が端子13
a N15fを介して出力される。10はHカウンタ、
14はシフトレジスタ、15は発振素子回路15aの発
振出力が供給される同期信号発生用発振回路、16は同
期信号発生用タイミングジェネレータ、21はブリンキ
ング回路である。
示制御回路13の出力はビデオミキサー17に供給され
、このビデオミキサー17よりGVIDEO端子17a
を介して複合ビデオ信号が出力される。また、上記表示
制御回路13からは、R,G、Bの色信号等が端子13
a N15fを介して出力される。10はHカウンタ、
14はシフトレジスタ、15は発振素子回路15aの発
振出力が供給される同期信号発生用発振回路、16は同
期信号発生用タイミングジェネレータ、21はブリンキ
ング回路である。
次に動作について説明する。
入力制御回路3はマイコン等から端子38〜3cを介し
て入力される制御データを処理して、表示制御等のコマ
ンドを表示制御レジスタ6にラッチさせ、表示内容であ
るキャラクタコート等を表示用データメモリ7に記憶さ
せる。表示時は、表示用データメモリ7に記憶したキャ
ラクタコードが出力データとして表示キャラクタメモリ
8をアクセスし、この表示キャラクタメモリ8により出
力される表示文字フォントを表示制御回路13へ入力す
る。ここで表示用データメモリ7は、lワードが(a+
b)ビット、その表示文字数をCとすると合計(a+b
)・Cビットで構成されている。一方、表示キャラクタ
メモリ8は1フオントが(l X m)ビットで構成さ
れており、その種類がnキャラクタ分存在しているもの
とする。また、表示時のタイミングは画像信号からの同
期信号を同期信号切換回路9に入力し、この同期信号を
HカウンタlOでカウントし、このカウント値に基づき
表示位置検出回路11によって表示装置における表示文
字の位置を決定する。表示制御回路13では表示文字出
力を外部の映像信号に同期させ、表示制御レジスタ6の
内容に従って表示制御して出力させ、ビデオミキサー1
7に供給する。
て入力される制御データを処理して、表示制御等のコマ
ンドを表示制御レジスタ6にラッチさせ、表示内容であ
るキャラクタコート等を表示用データメモリ7に記憶さ
せる。表示時は、表示用データメモリ7に記憶したキャ
ラクタコードが出力データとして表示キャラクタメモリ
8をアクセスし、この表示キャラクタメモリ8により出
力される表示文字フォントを表示制御回路13へ入力す
る。ここで表示用データメモリ7は、lワードが(a+
b)ビット、その表示文字数をCとすると合計(a+b
)・Cビットで構成されている。一方、表示キャラクタ
メモリ8は1フオントが(l X m)ビットで構成さ
れており、その種類がnキャラクタ分存在しているもの
とする。また、表示時のタイミングは画像信号からの同
期信号を同期信号切換回路9に入力し、この同期信号を
HカウンタlOでカウントし、このカウント値に基づき
表示位置検出回路11によって表示装置における表示文
字の位置を決定する。表示制御回路13では表示文字出
力を外部の映像信号に同期させ、表示制御レジスタ6の
内容に従って表示制御して出力させ、ビデオミキサー1
7に供給する。
なお、同期信号発生用発振回路15は、発振素子回路1
5aによりNTSに方式又はPAL方式の同期信号の発
生かり能であり、この切換えをN/P端子15bからの
信号で行い、これにより4fsc又は2 fscの発振
を出力し、同期信号発生用タイミングジェネレータ16
で同期信号の発生をするので、無信号時でもTV画面に
表示が可能である。ただし、fscは色副搬送波であり
、NTSC方式では3.58MH2、PAL方式では4
.43M1(zである。
5aによりNTSに方式又はPAL方式の同期信号の発
生かり能であり、この切換えをN/P端子15bからの
信号で行い、これにより4fsc又は2 fscの発振
を出力し、同期信号発生用タイミングジェネレータ16
で同期信号の発生をするので、無信号時でもTV画面に
表示が可能である。ただし、fscは色副搬送波であり
、NTSC方式では3.58MH2、PAL方式では4
.43M1(zである。
また、ビデオミキサー17により、NTSC方式及びP
AL方式の複合ビデオ信号の発生と外部の複合ビデオ信
号へのスーパインポーズが可能である。複合ビデオ信号
は、キャラクタレベル(LECIA) 外部複合ビデ
オ入力(CVIN)、ブランキングレベル(LHBK)
、背景搬送色信号入力(R5IN)、カラーバースト入
力(CBIN)及びシンクチップレベルの6つの信号を
、アナログスイッチで切換えて合成し、にVIDEO端
子17aから出力される。
AL方式の複合ビデオ信号の発生と外部の複合ビデオ信
号へのスーパインポーズが可能である。複合ビデオ信号
は、キャラクタレベル(LECIA) 外部複合ビデ
オ入力(CVIN)、ブランキングレベル(LHBK)
、背景搬送色信号入力(R5IN)、カラーバースト入
力(CBIN)及びシンクチップレベルの6つの信号を
、アナログスイッチで切換えて合成し、にVIDEO端
子17aから出力される。
[発明が解決しようとする課題]
従来の画面表示装置は以上のように構成されていたので
、複合ビデオ信号による出力とRGB信号出力か独立に
制御できず、文字出力がある場合はそれかどの色指定で
あっても必ず複合ビデオ信号出力より文字信号が出力さ
れていた。
、複合ビデオ信号による出力とRGB信号出力か独立に
制御できず、文字出力がある場合はそれかどの色指定で
あっても必ず複合ビデオ信号出力より文字信号が出力さ
れていた。
従って、RGB出力は色指定を黒にすれば出力をOFF
状態にすることが可能であるが、複合ビデオ信号による
出力は必ず色指定した色が出力されてしまうため1文字
やパターン等の表示をすることに対して、複合ビデオ信
号系とRGB出力系をそれぞれ独立に制御したい場合に
柔軟に対処できないという問題点があった。
状態にすることが可能であるが、複合ビデオ信号による
出力は必ず色指定した色が出力されてしまうため1文字
やパターン等の表示をすることに対して、複合ビデオ信
号系とRGB出力系をそれぞれ独立に制御したい場合に
柔軟に対処できないという問題点があった。
この発明は上記のような問題点を解決するためになされ
たもので、表示制御レジスタ内に複合ビデオ信号による
文字出力をOFFさせるための表示OFFレジスタを3
ビット分有し、表示用データメモリで色指定された情報
とこの表示OFFレジスタの状態が一致した色指定の場
合のみ複合ビデオ信号による文字出力のみをOFFでき
るようにして、RGB出力と独立に表示制御を可能にし
て自由度を増やすことを目的としている。
たもので、表示制御レジスタ内に複合ビデオ信号による
文字出力をOFFさせるための表示OFFレジスタを3
ビット分有し、表示用データメモリで色指定された情報
とこの表示OFFレジスタの状態が一致した色指定の場
合のみ複合ビデオ信号による文字出力のみをOFFでき
るようにして、RGB出力と独立に表示制御を可能にし
て自由度を増やすことを目的としている。
[課題を解決するための手段]
この発明に係る画面表示装置は、表示制御レジスタ内に
複合ビデオ信号による文字表示をOFFさせることがで
きる表示OFF色レジスタを3ビット分設け、この表示
OFF色レジスタのデータに従って、上記表示用データ
メモリに格納された色情報と一致した表示文字出力を、
複合ビデオ信号のみ表示OFFさせることができるよう
に色情報−数回路を設けたものである。
複合ビデオ信号による文字表示をOFFさせることがで
きる表示OFF色レジスタを3ビット分設け、この表示
OFF色レジスタのデータに従って、上記表示用データ
メモリに格納された色情報と一致した表示文字出力を、
複合ビデオ信号のみ表示OFFさせることができるよう
に色情報−数回路を設けたものである。
[作用]
この発明における表示制御レジスタは、その内部に表示
OFF色レジスタを設けたので、表示OFFレジスタの
値に応じて、複合ビデオ信号における文字出力を遮断す
ることが可能で、かつ、RGB出力は表示用データメモ
リで指定された色信号を画面上に表示する。
OFF色レジスタを設けたので、表示OFFレジスタの
値に応じて、複合ビデオ信号における文字出力を遮断す
ることが可能で、かつ、RGB出力は表示用データメモ
リで指定された色信号を画面上に表示する。
[実施例]
以下、この発明の一実施例を図に従って説明する。
第1図はこの発明の一実施例を示す画面表示装置の構成
ブロック図で、図中、前記従来のものと同一符号は同一
につきその説明を省略する。
ブロック図で、図中、前記従来のものと同一符号は同一
につきその説明を省略する。
図において、61は所定の値を格納する複合ビデオ信号
OFF色レジスタで、3ビットで構成されており、表示
制御レジスタ6内に設けられている。
OFF色レジスタで、3ビットで構成されており、表示
制御レジスタ6内に設けられている。
この複合ビデオ信号OFF色レジスタ61には、第2図
に示すように複合ビデオ信号をOFFさせるための色レ
ジスタとして3ビットのデータ(R,G。
に示すように複合ビデオ信号をOFFさせるための色レ
ジスタとして3ビットのデータ(R,G。
Bに相当する)が格納されている。
次に動作について説明する。
マイコン等の外付は制御回路から複合ビデオ信号OFF
色レジスタ61の番地を示すアドレスと、この色レジス
タ61に格納すべき値が順次シリアル信号で入力制御回
路3に入力する。
色レジスタ61の番地を示すアドレスと、この色レジス
タ61に格納すべき値が順次シリアル信号で入力制御回
路3に入力する。
この複合ビデオ信号OFF色レジスタ613ビットで指
定された色情報と、゛表示用データメモリ7内で指定さ
れた色情報が一致した表示用キャラクタメモリ8内の文
字フォントパターンの出力は、複合ビデオ信号の出力の
みが遮断される。但し、PCB出力は表示用データメモ
リ7で指定されたPCB信号が出力される。
定された色情報と、゛表示用データメモリ7内で指定さ
れた色情報が一致した表示用キャラクタメモリ8内の文
字フォントパターンの出力は、複合ビデオ信号の出力の
みが遮断される。但し、PCB出力は表示用データメモ
リ7で指定されたPCB信号が出力される。
[発明の効果]
以上のようにこの発明によれば、表示制御レジスタ内に
複合ビデオ信号をOFFさせることができる色レジスタ
を設けたので、RGB出力信号と複合ビデオ信号出力と
を独立に制御可能となり、それぞれの使用目的に応じた
システムへの使用が可能となる。例えば、複合ビデオ信
号出力を記録側のシステムへ送り、RGB出力を表示側
のシステムへ送ることが可能である。
複合ビデオ信号をOFFさせることができる色レジスタ
を設けたので、RGB出力信号と複合ビデオ信号出力と
を独立に制御可能となり、それぞれの使用目的に応じた
システムへの使用が可能となる。例えば、複合ビデオ信
号出力を記録側のシステムへ送り、RGB出力を表示側
のシステムへ送ることが可能である。
第1図はこの発明の一実施例を示す画面表示装置の構成
ブロック図、第2図は第1図における複合ビデオ信号O
FF色レジスタ61中のデータの詳細な構成図、第3図
は従来の画面表示装置の構成ブロック図、第4図は従来
の表示キャラクタメモリ内の字体構成図である。 1:表示用発振回路、2:タイミングジェネレータ、3
:入力制御回路、4:データ制御回路、5ニアドレス制
御回路、6:表示制御レジスタ、7:表示用データメモ
リ、8:表示キャラクタメモリ、9:同期信号切換回路
、ll:表示位置検出回路、13:表示制御回路、17
:ビデオミキサー 61:複合ビデオ信号OFF色レジ
スタ。 なお、図中、同一符号は同一 又は相当部分を示す。
ブロック図、第2図は第1図における複合ビデオ信号O
FF色レジスタ61中のデータの詳細な構成図、第3図
は従来の画面表示装置の構成ブロック図、第4図は従来
の表示キャラクタメモリ内の字体構成図である。 1:表示用発振回路、2:タイミングジェネレータ、3
:入力制御回路、4:データ制御回路、5ニアドレス制
御回路、6:表示制御レジスタ、7:表示用データメモ
リ、8:表示キャラクタメモリ、9:同期信号切換回路
、ll:表示位置検出回路、13:表示制御回路、17
:ビデオミキサー 61:複合ビデオ信号OFF色レジ
スタ。 なお、図中、同一符号は同一 又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 ブラウン管などの表示装置に文字やパターンを表示させ
る画面表示装置において、 各種のタイミングの基準となる信号を発生する発振回路
と、この発振回路の発振信号に基づいて各種のタイミン
グ信号を発生するタイミングジュネレータと、マイクロ
コンピュータ等の外付制御回路からの制御信号を受け入
れて処理する入力制御回路と、上記表示装置に写し出す
映像信号の同期信号を入力する同期信号切換回路と、こ
の同期信号をカウントして上記表示装置への表示位置を
検出する表示位置検出回路と、上記入力制御回路により
処理され上記表示装置に表示されるべき文字、パターン
のコードやブリンキング情報等の制御データを記憶する
表示用データメモリと、上記表示内容をして表示される
文字の字体フォントを記憶する表示キャラクタメモリと
、上記表示位置検出回路からの位置検出信号により表示
装置の所定の位置に表示内容を表示すべく所定の表示信
号を出力する表示制御回路と、上記表示制御回路から出
力される表示信号と上記映像信号とをミキシングするビ
デオミキサーと、上記外付け制御回路から上記入力制御
回路に入力されるデータを保持する表示制御レジスタと
を備え、かつ上記表示制御レジスタは 表示出力として複合ビデオ信号とRGB出力信号のうち
複合ビデオ信号を遮断させるためのレジスタ情報を有し
、この複合ビデオ信号OFF色レジスタの選択データに
従って複合ビデオ信号とRGB出力信号とを独立に表示
制御させることを特徴とする画面表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1337870A JPH03196094A (ja) | 1989-12-25 | 1989-12-25 | 画面表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1337870A JPH03196094A (ja) | 1989-12-25 | 1989-12-25 | 画面表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03196094A true JPH03196094A (ja) | 1991-08-27 |
Family
ID=18312765
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1337870A Pending JPH03196094A (ja) | 1989-12-25 | 1989-12-25 | 画面表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03196094A (ja) |
-
1989
- 1989-12-25 JP JP1337870A patent/JPH03196094A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0045065B1 (en) | Display device | |
US5225819A (en) | Screen display device | |
US5495267A (en) | Display control system | |
JPH03196094A (ja) | 画面表示装置 | |
JP2502357B2 (ja) | 画面表示装置 | |
JP2502358B2 (ja) | 画面表示装置 | |
JPH02224575A (ja) | 画面表示装置 | |
JPH02224587A (ja) | 画面表示装置 | |
JPH02224586A (ja) | 画面表示装置 | |
JPH02224583A (ja) | 画面表示装置 | |
JPH02224585A (ja) | 画面表示装置 | |
JPH02224584A (ja) | 画面表示装置 | |
JP3828017B2 (ja) | オンスクリーンディスプレイ装置 | |
JPH02224589A (ja) | 画面表示装置 | |
JPH02224581A (ja) | 画面表示装置 | |
KR0163555B1 (ko) | 영상처리 시스템의 자막표시 제어방법 및 장치 | |
JPH02202182A (ja) | 画面表示装置 | |
JP3271268B2 (ja) | 画像表示用集積回路 | |
JP2943495B2 (ja) | オン・スクリーン・ディスプレイ用lsi | |
JPH0767048A (ja) | 表示制御装置 | |
JPH03263090A (ja) | 画面表示装置 | |
JPH0413894Y2 (ja) | ||
KR950007608B1 (ko) | 램을 이용한 오 에스 디 처리장치 | |
JPH02202181A (ja) | 画面表示装置 | |
JPH02224576A (ja) | 画面表示装置 |